专利名称：频率调制电路的制作方法
技术领域：
本实用新型涉及频率调制技木，尤其涉及到开关电源电路的电磁干扰技木。
背景技术：
由于开关电源稳压电路的开关频率越来越高，导致电路产生电磁干扰越来越严重。为了控制电磁干扰，规定了辐射能量的控制标准，以保证各种仪器之间不会由于相互干扰而影响正常工作。
发明内容本实用新型g在解决现有技术的不足，提供了一种可以较好地抑制电磁干扰的频率调制电路。频率调制电路，包括译码电路、迟滞电路和振荡电路所述译码电路对所述振荡电路输出的振荡频率信号控制所述译码电路产生若干脉冲输出信号；所述译码电路的另外ー种实现方式是单独一信号控制所述译码电路产生若干脉冲输出信号；所述单独一信号是通过単独设计个低频振荡器输出的信号；所述迟滞电路是所述译码电路产生的若干脉冲输出信号经过迟滞电路产生出迟滞信号;所述振荡电路产生振荡频率输出信号；所述振荡频率输出信号就是频率调制输出信号。所述译码电路包括计数器，所述振荡电路输出的振荡频率输出信号连接计数器， 计数器对振荡频率输出信号进行分频，产生脉冲输出信号；所述译码电路的输入的另外ー种实现方式是连接一个单独设计的低频振荡器输出的信号；所述计数器由N个分频器串接，后一分频器对前一分频器的输出进行分频，各个分频器的输出通过逻辑电路进行组合后，产生若干脉冲输出信号。所述迟滞电路包括N个NMOS开关和N个NMOS电流镜组成；所述NMOS开关的栅极连接计数器的输出信号，NMOS开关的个数同计数器输出信号的个数一致；所述每个NMOS开关是由ー个NMOS组成，NMOS的源极接地，漏极接NMOS电流镜的源极，栅极接计数器的输出； 所述NMOS电流镜的漏极和栅极接在一起再连接到振荡电路上，NMOS电流镜的源极接NMOS 开关的漏扱。所述振荡电路包括差分开关、电容、迟滞比较器和电流源；差分开关连接电流源； 迟滞比较器比较电容输出的斜波电压是否达到充电基准电压或放电基准电压，并根据比较结果翻转输出振荡频率输出信号；振荡频率输出信号反馈给差分开关，差分开关控制电容的充电和放电。[0015]所述差分开关包括第一 PMOS管、第二 PMOS管、第一 NMOS管、第二 NMOS管和第一反向器，所述第一 PMOS管，第二 PMOS管的源极连接电流源，第一 PMOS管的漏极连接第一 NMOS 管的漏极，第二 PMOS管的漏极连接第二 NMOS管的漏极，第一 NMOS管的漏极连接第一 NMOS 管和第二 NMOS管的栅极，第一 NMOS管和第二 NMOS管的源极接地，第二 NMOS管的漏极和源极分别连接电容的两端，迟滞比较器的输入端连接电容，电容的另一端接地，迟滞比较器输出振荡频率输出信号，振荡频率输出信号反馈给第二 PMOS管的栅极，振荡频率输出信号经第一反向器反向后反馈给第一 PMOS管的栅极。产生频率调制信号的步骤，包括(I)对振荡频率输出信号进行译码，或者是单独设计的低频振荡器输出信号进行译码，产生若干脉冲输出信号；(2)所述振荡频率输出信号或単独设计的低频振荡器输出信号经过迟滞后，产生迟滞信号；(3)产生振荡频率输出信号，该振荡频率就是频率调制输出信号。所述步骤(I)实现方法为所述脉冲输出信号通过分频器对振荡频率输出信号进行分频产生。所述分频器可以为多个，各个分频器串接，后一分频器对前一分频器的输出进行分频，各个分频器的输出通过逻辑电路进行组合后，产生若干脉冲输出信号。所述步骤⑵实现方法为所述迟滞电路包括N个NMOS开关和N个NMOS电流镜组成；所述NMOS开关的栅极连接计数器的输出信号，NMOS开关的个数同计数器输出信号的个数一致；所述每个NMOS开关是由ー个NMOS组成，NMOS的源极接地，漏极接NMOS电流镜的源极，栅极接计数器的输出；所述NMOS电流镜的漏极和栅极接在一起再连接到振荡电路上，NMOS电流镜的源极接NMOS开关的漏极。所述步骤(3)实现方法为所述振荡频率输出信号反馈给控制电容充放电的差分开关，当振荡频率输出信号达到电平吋，电流源对电容进行充电，当电容的斜波电压达到放电基准电压时，振荡频率输出信号翻转，电容开始放电，当电容的斜波电压达到充电基准电压时，振荡频率信号再次翻转，获得振荡频率信号。利用本实用新型提供的频率调制电路、产生频率调制得到的开关频率在一个宽的频率范围，使电磁干扰设备測量到的电磁干扰能量扩散到带宽以外，开关频率来回的调制使电磁干扰噪声降低，同传统的滤波方法实现的频率调制相比降低了成本，同时减小了开关电源系统的体积。
图I为本实用新型的频率调制电路的结构图。图2为本实用新型的频率调制电路的另ー种结构图。图3为本实用新型图I的计数器有N位的电路图。图4为本实用新型图2的计数器有N位的电路图。图5为本实用新型图I的计数器有4位的电路图。图6为本实用新型图2的计数器有4位的电路图。图7为本实用新型图5的频率调制输出信号的频率变化图。[0032]图8为本实用新型图6的频率调制输出信号的频率变化图。
具体实施方式
以下结合附图对本实用新型内容进ー步说明。如图I所示，为本实用新型的频率调制电路的结构图，包括译码电路11、迟滞电路 12和振汤电路13 所述译码电路11，对所述振荡电路13输出的振荡频率信号23控制所述译码电路 11产生若干脉冲输出信号21 ；所述译码电路11的另外ー种实现方式是单独一信号20控制所述译码电路11产生若干脉冲输出信号21 ；所述单独一信号20是通过単独设计个低频振荡器输出的信号；所述迟滞电路12，是所述译码电路11产生的若干脉冲输出信号21经过迟滞电路 12产生出迟滞信号22;所述振荡电路13产生振荡频率输出信号23 ;所述振荡频率输出信号23就是频率调制输出信号。如图2所示，为本实用新型的频率调制电路的另ー种结构图。和图I所不同的是所述单独一信号20是通过単独设计个低频振荡器输出的信号。如图3所示，为本实用新型图I的计数器有N位的电路图。如图4所示，为本实用新型图2的计数器有N位的电路图。如图5所示，为本实用新型图I的计数器有4位的电路图。如图6所示，为本实用新型图2的计数器有4位的电路图。以产生4位脉冲输出信号为例进行说明，如图5和图6。如图5所示所述译码电路11包括计数器，所述振荡电路13输出的振荡频率输出信号23连接计数器，计数器对振荡频率输出信号23进行分频，产生脉冲输出信号21 ；所述分频器为四个，四个分频器串接，后一分频器对前一分频器的输出进行分频， 分别产生二分频、四分频、八分频、十六分频，产生四个脉冲输出信号，分别为脉冲输出信号 Q0、Q1、Q2和Q3，Q0，Ql，Q2，Q3四个脉冲输出信号的编码按下列顺序循环:0000、0001、0010、
0011、0100、0101、0110、0111、1000、1001、1010、1011、1100、1101、1110、1111。所述迟滞电路12包括4个NMOS开关36、37、52、38和4个NMOS电流镜33、34、51、 35组成；所述NMOS开关36、37、52、38的栅极分别连接计数器的输出信号Q0、Q1、Q2、Q3 ;所述每个NMOS开关36、37、52、38分别是由ー个NMOS管36、37、52、38组成，NMOS管36、37、 52,38的源极接地，漏极分别接NMOS电流镜33、34、51、35的源极，栅极接计数器的输出；所述NMOS电流镜33、34、51、35的漏极和栅极接在一起再连接到振荡电路13上，NMOS电流镜 33、34、51、35的源极分别接NMOS开关36、37、52、38的漏扱。所述振荡电路13包括差分开关、电容44、迟滞比较器45和电流源46 ;差分开关连接电流源46 ;迟滞比较器45比较电容输出的斜波电压24是否达到充电基准电压或放电基准电压，并根据比较结果翻转输出振荡频率输出信号23 ;振荡频率输出信号23反馈给差分开关，差分开关控制电容的充电和放电。[0051]所述差分开关包括第一 PMOS管42、第二 PMOS管43、第一 NMOS管31、第二 NMOS管 32和第一反相器41，所述第一 PMOS管42、第二 PMOS管43的源极连接电流源46，第一 PMOS 管42的漏极连接第一 NMOS管31的漏极，第二 PMOS管43的漏极连接第二 NMOS管32的漏极，第一 NMOS管31的漏极连接第一 NMOS管31和第二 NMOS管32的栅极，第一 NMOS管31 和第二 NMOS管32的源极接地，第二 NMOS管32的漏极和源极分别连接电容的两端、迟滞比较器45的输入端连接电容44，电容的另一端接地，迟滞比较器45输出振荡频率输出信号 23，振荡频率输出信号23反馈给第二 PMOS管43的栅极，振荡频率输出信号23经第一反相器41反相后反馈给第一 PMOS管42的栅极。如图7所示为本实用新型图5的频率调制输出信号的频率变化图。如图6所示为本实用新型的频率调制电路的另ー种电路图。所述译码电路11的输入的另外一种实现方式是连接一个单独设计的低频振荡器输出的信号20 ;和图5所不同的是所述单独一信号20是通过単独设计个低频振荡器输出的信号。如图8所示为本实用新型图6的频率调制输出信号的频率变化图。产生频率调制信号的步骤，包括(I)对振荡频率输出信号进行译码，或者是单独设计的低频振荡器输出信号进行译码，产生若干脉冲输出信号；(2)所述振荡频率输出信号或単独设计的低频振荡器输出信号经过迟滞后，产生迟滞信号；(3)产生振荡频率输出信号，该振荡频率就是频率调制输出信号。所述步骤(I)实现方法为所述脉冲输出信号通过分频器对振荡频率输出信号进行分频产生。所述分频器可以为多个，各个分频器串接，后一分频器对前一分频器的输出进行分频，各个分频器的输出通过逻辑电路进行组合后，产生若干脉冲输出信号。所述步骤⑵实现方法为所述迟滞电路包括N个NMOS开关和N个NMOS电流镜组成；所述NMOS开关的栅极连接计数器的输出信号，NMOS开关的个数同计数器输出信号的个数一致；所述每个NMOS开关是由ー个NMOS组成，NMOS的源极接地，漏极接NMOS电流镜的源极，栅极接计数器的输出；所述NMOS电流镜的漏极和栅极接在一起再连接到振荡电路上，NMOS电流镜的源极接NMOS开关的漏极。所述步骤(3)实现方法为所述振荡频率输出信号反馈给控制电容充放电的差分开关，当振荡频率输出信号达到电平吋，电流源对电容进行充电，当电容的斜波电压达到放电基准电压时，振荡频率输出信号翻转，电容开始放电，当电容的斜波电压达到充电基准电压时，振荡频率信号再次翻转，获得振荡频率信号。所述步骤(3)得到的振荡频率信号就是频率调制信号。本实用新型公开了频率调制电路，并且參照附图描述了本实用新型的具体实施方式
和效果。应该理解到的是上述实施例只是对本实用新型的说明，而不是对本实用新型的限制，任何不超出本实用新型实质精神范围内的发明创造，包括但不限于对电路的局部构造的变更(如对迟滞电路的替换)、对元器件的类型或型号的替换，以及其他非实质性的替换或修改，均落入本实用新型保护范围之内。
权利要求1.频率调制电路，其特征在于包括译码电路，所述振荡频率输出信号控制所述译码电路产生若干脉冲输出信号；迟滞电路，所述振荡频率输出信号经过迟滞电路，产生频率调制输出信号，所述频率调制输出信号同所述振荡频率输出信号相比延迟一段时间，所述脉冲输出信号控制频率调制输出信号的延迟时间。振荡电路,产生振荡频率输出信号；
2.如权利要求I所述频率调制电路，其特征在于振荡电路包括差分开关、第一电容、第一迟滞比较器和第一电流源，所述差分开关连接第一电流源；第一迟滞比较器比较第一电容输出的斜波电压是否达到充电基准电压或放电基准电压，井根据比较结果翻转输出振荡频率输出信号；振荡频率输出信号反馈给差分开关，差分开关控制第一电容的充电和放电。
3.如权利要求2所述频率调制电路，其特征在于所述差分开关包括第一PMOS管、第二 PMOS管、第一 NMOS管、第二 NMOS管和第一反向器，所述第一 PMOS管，第二 PMOS管的源极连接第一电流源，第一 PMOS管的漏极连接第一 NMOS管的漏极，第二 PMOS管的漏极连接第二 NMOS管的漏极，第一 NMOS管的漏极连接第一 NMOS管和第二 NMOS管的栅极，第一 NMOS管和第二 NMOS管的源极接地，第二 NMOS管的漏极和源极分别连接第一电容的两端，第一迟滞比较器的输入端连接第一电容，第一迟滞比较器输出振荡频率输出信号，振荡频率输出信号反馈给第二 PMOS管的栅极，振荡频率输出信号经第一反向器反向后反馈给第一 PMOS管的栅极。
4.如权利要求I所述频率调制电路，其特征在于包括分频器，所述振荡电路输出的振荡频率输出信号连接分频器，分频器对振荡频率输出信号进行分频，产生脉冲输出信号。
5.如权利要求4所述频率调制电路，其特征在于所述分频器为多个，各个分频器串接， 后一分频器对前一分频器的输出进行分频，各个分频器的输出通过逻辑电路进行组合后， 产生若干脉冲输出信号。
6.如权利要求4所述频率调制电路，其特征在于所述分频器为ー个，所述分频其产生脉冲输出信号。
7.如权利要求I所述频率调制电路，其特征在于所述译码电路是计数器，计数器输出多个脉冲输出信号。
专利摘要本实用新型公开了频率调制电路，其包括译码电路、迟滞电路和振荡电路所述译码电路对所述振荡电路输出的振荡频率信号控制所述译码电路产生若干脉冲输出信号；所述迟滞电路是所述译码电路产生的若干脉冲输出信号经过迟滞电路产生出迟滞信号；所述振荡电路产生振荡频率输出信号；所述振荡频率输出信号就是频率调制输出信号。利用本实用新型可以使电磁干扰噪声减小，并有效地降低了成本和减小开关电源系统的体积。
文档编号H02M1/44GK202340187SQ20112045214
公开日2012年7月18日 申请日期2011年11月14日 优先权日2011年11月14日
发明者王文建 申请人:浙江商业职业技术学院