专利名称：基于fpga技术单同步频率跟踪数字移相触发器的制作方法
技术领域：
本实用新型属于电子线路领域，具体涉及可控变流供电设备，尤其是ー种基于FPGA技术单同步频率跟踪数字移相触发器。
背景技术：
目前大部分三相全控桥式变流设备都有各自移相触发系统，触发系统多数由数字或模拟电路构成，其输入信号包括三相同步及控制给定，输出信号为6个移相脉冲，用于触发对应晶闸管。通常对三相同步信号的处理是通过三个相同的単相处理电路实现，用以完成对同 步信号的高频滤波、相位调整、数字化处理。由于构成单相处理电路的器件性能或參数上的差异，有可能造成三相同步信号处理结果有偏差，变流设备在工作过程中，这些偏差会造成流经各晶闸管电流时间不同，最終結果是设备输出波形间隔不均匀、纹波大，控制精度降低。如果将2套交流输入互错30°的三相全控桥变流设备，以并联方式连接共同エ作，由于各自触发系统本身存在的不足，加上这2套触发系统整体性能上的不同，更是加剧了并联设备输出纹波变化剧烈、性能下降；严重时会造成这2组变流设备电流输出不平衡，弓I起保护电路动作，使设备停止工作。发明内容本实用新型为了解决传统三相全控桥移相触发系统不足的问题，提供了一种基于FPGA技术单同步频率跟踪数字移相触发器。本实用新型所采用的技术方案是基于FPGA技术单同步频率跟踪数字移相触发器，包括FPGA器件、与FPGA输入端相连的A/D转换电路和两个锁相环电路、以及与FPGA输出端相连的驱动放大隔离电路；两个锁相环电路均接收单相同步信号井分别产生倍频信号。如上所述的基于FPGA技术单同步频率跟踪数字移相触发器，其中所述FPGA器件包括与外部A/D转换电路相连的AD读取及控制模块，与外部2个锁相环构成频率反馈调节的锁相环控制模块，以及2个均与AD读取及控制模块、锁相环控制模块相连的三相全控桥触发器控制模块；所述三相全控桥触发器控制模块与外部驱动放大隔离电路相连。如上所述的基于FPGA技术单同步频率跟踪数字移相触发器，其中所述三相全控桥触发器控制模块由移相模块和脉冲处理模块组成；所述移相模块与AD读取及控制模块、锁相环控制模块相连；所述脉冲处理模块与移相模块、外部驱动放大隔离电路相连。如上所述的基于FPGA技术单同步频率跟踪数字移相触发器，其中所述两个锁相环电路，其中一个锁相环产生相对单相同步信号频率的12倍频信号；另一个锁相环产生同步输入8192倍频脉冲，是FPGA器件移相所需的计数信号。如上所述的基于FPGA技术单同步频率跟踪数字移相触发器，其中所述A/D转换器件将外部输入的模拟给定信号转换成数字给定信号，是FPGA器件输出的触发脉冲移相大小。如上所述的基于FPGA技术单同步频率跟踪数字移相触发器，其中在所述FPGA器件的输出端与输出端各连接有ー个电平变换电路。本实用新型的有益效果是I.通过采用锁相环技木，实现了对交流输入的频率跟踪；即使交流输入频率发生了变化，也能保证输出脉冲的移相角完全由控制给定确定，不受频率变化的影响；同时也实现了只需ー个単相同步信号便完成传统触发器工作所需多相同步信号功能，減少了同步信号数量，简化了系统结构。2.尽可能利用FPGA器件实现触发器所有电路功能，对于FPGA器件无法完成的部 分，如电平变换、功率放大、隔离驱动部分，则采用外部接ロ电路实现。由于在FPGA内部实现触发器的电路功能，因而器件的性能、參数基本保持一致，避免了传统电路由于器件性能差异带来的不足，简化了结构、提高了工作稳定性；特别是投入在交流输入互错30°并联工作的全控桥变流设备上，其特点尤其显著，工作波形间隔基本一致、误差小、控制精度高，整个系统的响应时间可达到十us量级。3.本触发器可应用在HL-2A装置电机励磁系统2套可控变流供电系统上，每套该供电系统由2组三相全控桥构成，2组三相全控桥的输入为互错30°、频率变化的交流；运行结果表明设备性能稳定、重复性好，能够快速跟踪频率变化；与传统触发系统相比，2组并联设备电流非常均衡，可控性强、控制响应快，控制精度得到提高。
图I为本实用新型提供的基于FPGA技术单同步频率跟踪数字移相触发器结构框图；图2为FPGA器件内部模块结构示意图。
具体实施方式
本实用新型附图以双Y错30°实施例说明，
以下结合附图和实施例说明基于FPGA技术单同步频率跟踪数字移相触发器具体实施方式
如图I所示，基于FPGA技术单同步频率跟踪数字移相触发器，包括FPGA器件、与FPGA器件输入端相连的A/D转换电路和两个锁相环电路、以及与FPGA器件输出端相连的功率驱动放大隔离电路。本实施例中，FPGA器件选择Altera公司Cyclone II ;A/D型号选为AD1674 ;锁相环电路选为4046。在FPGA控制下，12位A/D转换器件将外部输入的模拟给定转换成数字给定，提供给FPGA用于确定输出的触发脉冲移相大小。在FPGA的控制下，2个锁相环分别产生基于单相同步信号频率的倍频信号。ー个产生12倍频的数字同步信号，另ー个产生8192倍频计数脉冲。如图2所示，FPGA器件内部，包括与外部A/D转换电路相连的AD读取及控制模块，与外部2个锁相环构成频率反馈调节的锁相环控制模块，2个均与AD读取及控制模块、锁相环控制模块相连的三相全控桥触发器控制模块。其中，AD读取及控制模块控制外部A/D转换电路的工作及读取转换完成的数据。控制外部A/D转换电路的工作包括读取工作状态信号和控制启动、转换过程；将A/D转换电路转换完成的数字给定信号输送到三相全控桥触发器控制模块。锁相环控制模块的输出信号频率与锁相环输入的単相同步信号频率形成倍频关系。该模块接收2个锁相环提供12倍频和8192倍频信号，通过内部电路分析与计算，输出反映当前主回路交流输入的数字同步信号，将数字同步信号输出给三相全控桥触发器控制模块；同时输出2路锁相环控制信号调节外部锁相环输出信号频率。三相全控桥触发器控制模块用来判断当前交流输入的状态、确定自然换相点、以计数方式实现移相，输出序列化的触发脉冲。该模块由移相模块和脉冲处理模块组成。移相模块确定当前交流输入状态、自然换相点、实现移相、输出单窄脉沖。当锁相环控制模块输出的数字同步信号发生变化时，即是自然换相点时刻；此时根据数字同步信号的数值便得知当前电源状态，该模块确定了下一输出移相触发脉冲信号在输出端口中的对应位；同时在自然换相点处，启动内部计数器对8192倍频信号进行计数，并实时与数字同步信号比较，二者大小相等时，停止计数过程并在端ロ对应位输出移相后的单窄触发脉冲信号。脉冲处理模块形成双窄触发脉冲列、控制脉冲输出。由移相模块送来的6位单窄触发信号，经本模块双脉冲形成及序列化处理后，产生移相触发信号以6位双窄脉冲列形式输出。当2个三相全控桥触发器控制模块的三相同步输入端ロ接收的数字同步信号互错30°、而其余输入端ロ信号完成一致时，便构成用于控制2组三相交流输入互错30°的三相全控桥式并联供电系统的移相触发器。以上说明正是此种形式的实施例。其工作原理是=FPGA根据12倍频同步信号，判断当前主回路的交流状态及自然换相点时刻，确定下一输出触发信号去向，即应触发哪ー对晶闸管；通过对8192倍频信号的计数过程，实现触发脉冲的移相。以上所述的基于FPGA技术单同步频率跟踪数字移相触发器，不仅适用于双Y错30°、并联工作的2套三相可控变流供设备，也可应用于ー套三相可控变流设备；ー套三相可控变流设备只需使用其中的ー个三相全控桥触发器控制模块的输出，便能满足工作要求。由于FPGA信号及工作电压为3. 3V，而外围接ロ器件信号及工作电压通常为5V、± 15V、24V，因而在FPGA器件的输出端与输出端各连接有ー个电平变换电路，实现器件的电平匹配。本实用新型的实施例中，単相同步信号为本触发器工作所要求的必需信号。但也可以有多相同步信号输入，而这些同步信号只是起到辅助作用，如实现缺相检测及相序判断等功能。
、[0034]以上虽然描述了本实用新型的技术方案及具体实施方式
，但是本领域的技术人员应当理解，这些仅是举例说明。本实用新型保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本实用新型的原理和实质的前提下，可以对这种实施方式做多种变更和修改，但这些变更和修改均落入本实用新型的保护范围。
权利要求1.一种基于FPGA技术单同步频率跟踪数字移相触发器，其特征在于包括FPGA器件、与FPGA输入端相连的A/D转换电路和两个锁相环电路、以及与FPGA输出端相连的驱动放大隔离电路；两个锁相环电路均接收同一单相同步信号并分别产生不同倍频信号。
2.根据权利要求I所述的基于FPGA技术单同步频率跟踪数字移相触发器，其特征在于所述FPGA器件包括与外部A/D转换电路相连的AD读取及控制模块，与外部2个锁相环构成频率反馈调节的锁相环 控制模块，以及2个均与AD读取及控制模块、锁相环控制模块相连的三相全控桥触发器控制模块；所述三相全控桥触发器控制模块与外部驱动放大隔离电路相连。
3.根据权利要求2所述的基于FPGA技术单同步频率跟踪数字移相触发器，其特征在于所述三相全控桥触发器控制模块由移相模块和脉冲处理模块组成；所述移相模块与AD读取及控制模块、锁相环控制模块相连；所述脉冲处理模块与移相模块、外部驱动放大隔离电路相连。
4.根据权利要求I所述的基于FPGA技术单同步频率跟踪数字移相触发器，其特征在于所述两个锁相环电路，其中一个锁相环产生相对单相同步信号频率的12倍频数字同步信号，另一个锁相环产生相对单相同步信号频率的8192倍频脉冲，是FPGA器件移相所需的计数信号。
5.根据权利要求I所述的基于FPGA技术单同步频率跟踪数字移相触发器，其特征在于所述A/D转换器件将外部输入的模拟给定信号转换成数字给定信号，是FPGA器件输出的触发脉冲移相大小。
6.根据权利要求I所述的基于FPGA技术单同步频率跟踪数字移相触发器，其特征在于在所述FPGA器件的输出端与输出端各连接有一个电平变换电路。
专利摘要本实用新型属于电子线路领域，具体涉及可控变流供电设备，尤其是一种基于FPGA技术单同步频率跟踪数字移相触发器。目的是解决传统并联设备输出纹波变化剧烈、性能下降，电流输出不平衡使设备停止工作的问题。该触发器，包括FPGA器件、与FPGA输入端相连的A/D转换电路和两个锁相环电路、以及与FPGA输出端相连的驱动放大隔离电路；两个锁相环电路均接收单相同步信号并分别产生倍频信号，FPGA器件包括AD读取及控制模块、锁相环控制模块、三相全控桥触发器控制模块。本触发器性能稳定、重复性好，能够快速跟踪频率变化；与传统触发系统相比，2组并联设备电流非常均衡，可控性强、控制响应快，控制精度得到提高。
文档编号H02M1/06GK202406005SQ20112056696
公开日2012年8月29日 申请日期2011年12月30日 优先权日2011年12月30日
发明者刘学梅, 卜明南, 宣伟民, 彭建飞, 李华俊, 李维斌 申请人:核工业西南物理研究院