专利名称：电源切换电路的制作方法
技术领域：
本发明涉及电源切换电路。
背景技术：
对现有的电源切换电路进行说明。图4是示出现有电源切换电路的电路图。
检测器31对电压VCC与电压VBK进行比较，根据比较结果来控制选择电路33。选择电路33根据其比较结果来选择电压VCC与电压VBK中较高的一方，将所选择的电压作为电压VCH提供给检测器31 32以及切换电路34。检测器32对电压VCC与检测电压VDET进行比较，根据比较结果来控制切换电路34。具体地说，当电压VCC高于检测电压VDET时，检测器32输出高电平的输出电压，由此，切換电路34将电压VCC作为电压VOUT输出至检测器31、32以及电源切換电路的输出端子。另外，当电压VCC低于检测电压VDET时，检测器32输出低电平的输出电压，由此，切换电路34将电压VBK作为电压VOUT输出至检测器31 32以及电源切换电路的输出端子(例如，參照专利文献I)。专利文献I日本特开2008-086100号公报但是，在现有技术中，由于使用两个检测器31、32，因此电源切换电路的电路规模变大。
发明内容
本发明是鉴于上述课题而完成的，提供电路规模较小的电源切換电路。本发明为了解决课题，提供具有输入第一电压的第一端子、输入第二电压的第二端子、输出第三电压的第三端子以及输出第四电压的第四端子的电源切换电路，该电源切换电路的特征是具备检测器，其输入端子与第一端子连接；控制电路，其输入端子与检测器的输出端子连接；ニ极管“或”电路，其第一输入端子与第一端子连接，第二输入端子与第ニ端子连接，输出端子与第四端子连接；设置于第二端子与第三端子之间的第一 MOS晶体管，其栅极与控制电路的第一输出端子连接；设置于第二端子与第三端子之间的第二 MOS晶体管，其栅极与控制电路的第二输出端子连接；以及设置于第一端子与第三端子之间的第三MOS晶体管，其栅极与控制电路的第三输出端子连接，当检测器检测出第一电压高于检测电压时，控制电路在ニ极管“或”电路所输出的第四电压下进行动作，将与第一 MOS晶体管的源极电压以及背栅电压相等的电压提供给第一 MOS晶体管的栅极，将与第二 MOS晶体管的源极电压以及背栅电压相等的电压提供给第二 MOS晶体管的栅极，将第三MOS晶体管导通的电压提供给第三MOS晶体管的栅极，当检测器检测出第一电压低于检测电压吋，控制电路将第一 MOS晶体管导通的电压提供给第一 MOS晶体管的栅极，将第二 MOS晶体管导通的电压提供给第二 MOS晶体管的栅极，将与第三MOS晶体管的源极电压以及背栅电压相等的电压提供给第三MOS晶体管的栅极。在本发明中仅使用I个检测器，所以电源切换电路的电路规模小。
图I是示出本实施方式的电源切换电路的电路图。图2是示出本实施方式的电源切换电路的其它例的电路图。图3是示出本实施方式的电源切换电路的其它例的电路图。图4是示出现有电源切换电路的电路图。标号说明11检测器；12 15电平移 位器(level shifter) ；16反相器；17 19 PMOS晶体管；21 22 ニ极管；41控制电路；42 ニ极管“或”电路；T1第一端子；T2第二端子；Τ3第三端子；Τ4第四端子。
具体实施例方式以下，參照附图来说明本发明的实施方式。首先，说明电源切换电路的结构。图I是示出本实施方式的电源切换电路的电路图。电源切换电路具备检测器11、电平移位器12 15、反相器16、PM0S晶体管17 19以及ニ极管21 22。电平移位器12 15以及反相器16构成控制电路41。ニ极管21 22构成ニ极管“或”电路42。另外，电源切换电路具备第一端子Tl、第二端子T2、第三端子T3以及第四端子T4。检测器11的输入端子与第一端子Tl连接。电平移位器12的输入端子与检测器11的输出端子连接，输出端子与电平移位器13 14的输入端子连接，另外，经由反相器16与电平移位器15的输入端子连接。即，控制电路41的输入端子与检测器11的输出端子连接。ニ极管21的阳极与第二端子T2连接，阴极与第四端子T4连接。ニ极管22的阳极与第一端子Tl连接，阴极与第四端子T4连接。即，ニ极管“或”电路42的第一输入端子与第一端子Tl连接，第二输入端子与第二端子T2连接，输出端子与第四端子T4连接。PMOS晶体管17的栅极与电平移位器13的输出端子连接，源极以及背栅与第二端子T2连接，漏极与PMOS晶体管18的漏极连接。PMOS晶体管18的栅极与电平移位器14的输出端子连接，源极以及背栅与第三端子T3连接。PMOS晶体管19的栅极与电平移位器15的输出端子连接，源极以及背栅与第三端子T3连接，漏极与第一端子Tl连接。S卩，控制电路41的第一输出端子、第二输出端子以及第三输出端子分别与PMOS晶体管17 19的栅极连接。在第一端子Tl (对于检测器11而言的电源端子、以及对于电平移位器12而言的输入侧电源端子)与接地端子之间分别设置有检测器11以及电平移位器12。在第四端子T4(对于反相器16而言的电源端子、以及对于电平移位器13 15而言的输入侧电源端子)与接地端子之间分别设置有反相器16以及电平移位器13 15。第四端子Τ4与电平移位器12的输出侧电源端子连接。第二端子Τ2与电平移位器13的输出侧电源端子连接。第三端子Τ3与电平移位器14 15的输出侧电源端子连接。当检测器11检测出作为输入电源电压的电压Vl高于检测电压VDET时，控制电路41在ニ极管“或”电路42所输出的电压V4下进行动作，将作为输入电源电压的电压V2提供给PMOS晶体管17的栅极，将电压V3提供给PMOS晶体管18的栅极，将接地电压提供给PMOS晶体管19的栅极。于是，PMOS晶体管17 18截止，PMOS晶体管19导通。此时，第一端子Tl的电压Vl作为电压V3(输出电源电压)从第三端子T3输出。当检测器11检测出作为输入电源电压的电压Vl低于检测电压VDET时，控制电路41将接地电压分别提供给PMOS晶体管17 18的栅极，将电压V3提供给PMOS晶体管19的栅极。由此，PMOS晶体管17 18导通，PMOS晶体管19截止。此时，第二端子T2的电压V2(输入电源电压)作为电压V3(输出电源电压)从第三端子T3输出。接着，说明电源切换电路的动作。这里，ニ极管21 22的电压降是O. 5V。另外，检测电压VDET是2. 5V。另外，当电压Vl高于检测电压VDET (2. 5V)时，检测器11输出电压VI，当电压Vl低于检测电压VDET (2. 5V)时，检测器11输出接地电压(OV)。[电压Vl高于检测器11的检测电压VDET时的动作]这里，作为输入电源电压的电压Vl是3. 0V，作为输入电源电压的电压V2是0V。因为电压Vl是3. 0V，所以由于ニ极管22的电压降，电压V4为2. 5V。因为电压Vl是3. 0V，所以检测器11输出电压Vl (3. 0V)。这样，电平移位器12将电压Vl电压变换为电压V4，输出电压V4 (2. 5V)，电平移位器13将电压V4电压变换为电压V2，输出电压V2(0V)，电平移位器14将电压V4电压变换为电压V3，输出电压V3。另外，因为反相器16的输入电压是高电平，所以反相器16输出接地电压(OV)。于是，PMOS晶体管17 18的栅源间电压为0V，所以PMOS晶体管17 18截止，第二端子T2与第三端子T3电切断。此时，由于PMOS晶体管17 18的寄生ニ极管，第二端子T2与第三端子T3也会被电切断。另外，因为反相器16的输出电压是0V,所以电平移位器15的输出电压也为0V。由此，PMOS晶体管19导通，所以电压V3与电压Vl (3. 0V)相等。该电压(V3 = VI)作为其它电路的电源电压提供给该电路。即，当电压Vl高于检测器11的检测电压VDET时，第一端子Tl的电压Vl作为电压V3 (输出电源电压)从第三端子T3输出。[电压Vl低于检测器11的检测电压VDET时的动作]这里,作为输入电源电压的电压Vl是0V,作为输入电源电压的电压V2是2. 5V。因为电压V2是2. 5V，所以由于ニ极管21的电压降，电压V4成为2. 0V。因为电压Vl是0V，所以检测器11输出接地电压(OV)。这样，电平移位器12也输出接地电压(OV)，因此电平移位器13 14也输出接地电压(OV)。另外，因为反相器16的输入电压是低电平，所以反相器16输出电压V4(2. 0V)。于是，PMOS晶体管17 18导通，所以电压V3与电压V2(2. 5V)相等。该电压(V3=V2)作为其他电路的电源电压提供给该电路。即，当电压Vl低于检测器11的检测电压VDET时，第二端子T2的电压V2作为电压V3(输出电源电压)从第三端子T3输出。另夕卜，电平移位器15将反相器16的输出电压(2. 0V)电压变换为电压V3 (2. 5V)。由此，PMOS晶体管19的栅极电压以及源极电压为电压V3，PMOS晶体管19截止，所以第一端子Tl与第三端子T3被电切断。此时，由于PMOS晶体管19的寄生ニ极管，第一端子Tl与第三端子T3也会被电切断。
这样，因为仅使用一个检测器11，所以电源切换电路的电路规模小。另外，在PMOS晶体管17中，当截止时，通过电平移位器13使栅极电压为电压V2，源极电压为电压V2，所以PMOS晶体管17可完全截止。由于电平移位器14的存在，在PMOS晶体管18中也是同样的。由于电平移位器15的存在，在PMOS晶体管19中也是同样的。在图I中采用了ニ极管21、22，但还可以采用ニ极管连接的MOS晶体管。在图I中，PMOS晶体管17的源极以及背栅与第二端子T2连接，PMOS晶体管18的源极以及背栅与第三端子T3连接。此时，电平移位器13将电压V4电压变换为电压V2，电平移位器14将电压V4电压变换为电 压V3。但是，如图2所示，PMOS晶体管17的源极以及背栅可以与PMOS晶体管18的源极以及背栅连接。此时，电平移位器13将电压V4电压变换为电压V3而不是电压V2，电平移位器14将电压V4电压变换为电压V2而不是电压V3。如图3所示，可追加ニ极管23。ニ极管23的阳极与第三端子T3连接，阴极与第四端子T4连接。于是，即使不再对第一端子Tl以及第二端子T2双方施加电压，只要对第三端子T3施加电压，就能够从第四端子T4输出电压V4，所以能够维持电源切换电路的可动作状态，该电压V4基于第三端子T3的电压V3。虽未图示，但例如可以由I个电平移位器构成电平移位器12 13、由I个电平移位器构成电平移位器12以及电平移位器14、由I个电平移位器构成电平移位器12以及电平移位器15、由I个电平移位器构成电平移位器14 15、或者将反相器16从电平移位器15的输入侧设置到输出侧等，适当对电平移位器12 15以及反相器16进行电路变更。
权利要求
1.一种电源切换电路,其具有输入第一电压的第一端子、输入第二电压的第二端子、输出第三电压的第三端子以及输出第四电压的第四端子，该电源切换电路的特征在干， 该电源切换电路具有 检测器，其输入端子与所述第一端子连接； 控制电路，其输入端子与所述检测器的输出端子连接； ニ极管“或”电路，其第一输入端子与所述第一端子连接，第二输入端子与所述第二端子连接，输出端子与所述第四端子连接； 设置于所述第二端子与所述第三端子之间的第一 MOS晶体管，其栅极与所述控制电路的第一输出端子连接； 设置于所述第二端子与所述第三端子之间的第二 MOS晶体管，其栅极与所述控制电路的第二输出端子连接；以及 设置于所述第一端子与所述第三端子之间的第三MOS晶体管，其栅极与所述控制电路的第三输出端子连接， 当所述检测器检测出所述第一电压高于检测电压吋， 所述控制电路在所述ニ极管“或”电路所输出的所述第四电压下进行动作，将与所述第一 MOS晶体管的源极电压以及背栅电压相等的电压提供给所述第一 MOS晶体管的栅极，将与所述第二MOS晶体管的源极电压以及背栅电压相等的电压提供给所述第二MOS晶体管的栅极，将所述第三MOS晶体管导通的电压提供给所述第三MOS晶体管的栅极， 当所述检测器检测出所述第一电压低于所述检测电压时， 所述控制电路将所述第一 MOS晶体管导通的电压提供给所述第一 MOS晶体管的栅极，将所述第二 MOS晶体管导通的电压提供给所述第二 MOS晶体管的栅极，将与所述第三MOS晶体管的源极电压以及背栅电压相等的电压提供给所述第三MOS晶体管的栅极。
2.根据权利要求I所述的电源切换电路，其特征在干， 所述ニ极管“或”电路还具备第三输入端子，所述第三输入端子与所述第三端子连接。
3.根据权利要求I或2所述的电源切换电路，其特征在干， 所述第一 MOS晶体管的源极以及背栅与所述第二端子连接，漏极与所述第二 MOS晶体管的漏极连接， 所述第二 MOS晶体管的源极以及背栅与所述第三端子连接， 所述第三MOS晶体管的源极以及背栅与所述第三端子连接，漏极与所述第一端子连接。
4.根据权利要求I或2所述的电源切换电路，其特征在干， 所述第一 MOS晶体管的源极以及背栅与所述第二 MOS晶体管的漏极连接，漏极与所述第二端子连接， 所述第二 MOS晶体管的漏极与所述第三端子连接， 所述第三MOS晶体管的源极以及背栅与所述第一端子连接，漏极与所述第三端子连接。
全文摘要
本发明提供电源切换电路，其电路规模较小。检测器(11)检测作为输入电源电压的电压(V1)高于检测电压(VDET)的情况。控制电路(41)在二极管“或”电路(42)所输出的电压(V4)下进行动作，将作为输入电源电压的电压(V2)提供给PMOS晶体管(17)的栅极，将电压(V3)提供给PMOS晶体管(18)的栅极，将接地电压提供给PMOS晶体管(19)的栅极。于是，PMOS晶体管(17～18)截止，PMOS晶体管(19)导通。此时，第一端子(T1)的电压(V1)作为电压(V3)(输出电源电压)从第三端子(T3)输出。
文档编号H02J9/06GK102684292SQ20121005708
公开日2012年9月19日 申请日期2012年3月6日 优先权日2011年3月9日
发明者宫野入纯 申请人:精工电子有限公司