专利名称：包括用于补偿寄生电感的电路的半导体装置的制作方法
包括用于补偿寄生电感的电路的半导体装置
背景技术：
功率电子模块是用在功率电子电路中的半导体封装。功率电子模块典型地用在车辆和工业应用中，诸如用在逆变器和整流器中。功率电子模块内包括的半导体部件典型地是绝缘栅双极型晶体管(IGBT)半导体芯片、金属-氧化物-半导体场效应晶体管(MOSFET)半导体芯片、结栅场效应晶体管(JFET)半导体芯片或者其他适当的受控装置。IGBT和MOSFET半导体芯片具有变化的电压和电流额定值。一些功率电子模块还包括用于电感负载的续流电流或者用于过压保护的半导体封装中的另外的半导体二极管(即，续流二极管)。在具有并联装置(S卩，逆变器或转换器内的模块、以及模块内的半导体芯片)的功 率电子模块中，如果负载或供电电流在放置装置所沿的方向上流动，则出现从模块到模块的或者从半导体芯片到半导体芯片的电感压降。该压降由并联装置之间的杂散或寄生电感中的di/dt引起。最具干扰性的压降位于发射极(或源极)之间，因为这些在驱动(辅助)发射极中反射。该压降引起作为针对所有并联装置的一个公共栅极电压施加的栅极驱动电压的劣化。出于这些和其他原因，需要本发明。
发明内容
一个实施例提供了一种半导体装置。该半导体装置包括第一晶体管、与第一晶体管并联耦合的第二晶体管、以及第一晶体管的发射极和第二晶体管的发射极之间的第一寄生电感。该半导体装置包括第一电路，被配置为基于公共驱动器信号向第一晶体管提供第一栅极驱动器信号；和第二电路，被配置为基于公共驱动器信号向第二晶体管提供第二栅极驱动器信号。第一电路和第二电路被配置为补偿跨越第一寄生电感的压降，使得第一栅极驱动器信号和第二栅极驱动器信号与公共驱动器信号同相并且具有与公共驱动器信号相同的幅值(参考至每个驱动发射极)。
附图被包括以提供对实施例的进一步理解并且被并入本说明书并构成本说明书的一部分。附示了实施例并且连同描述一起用于说明实施例的原理。其他实施例以及实施例的许多预期优点将容易被认识到，因为它们通过参照下面的详细描述而变得更好理解。图中的元件不一定相对彼此按比例绘制。相同的附图标记表示对应的相似部分。图I是图示包括三个并联装置的单个开关的等效电路的一个实施例的示意图。图2是图示包括负载或供电电流的不对称连接的图I的等效电路的一个实施例的示意图。图3是图示具有如图2中所示的负载或供电电流的不对称连接的等效电路的栅极-发射极电压对电流的一个实施例的图表。图4是图示包括到所有三个电源线(DC+、DC-和AC)的不对称连接的等效电路的一个实施例的示意图。
图5是图示包括到DC+和DC-电源线的对称连接以及到AC电源线的不对称连接的等效电路的一个实施例的示意图。图6是图示用于补偿并联装置之间的电感压降的等效电路的一个实施例的示意图。图7是图示用于补偿并联装置之间的电感压降的等效电路的另一实施例的示意图。图8是图示用于补偿并联装置之间的电感 压降的等效电路的另一实施例的示意图。图9是图示用于补偿并联装置之间的电感压降的等效电路的另一实施例的示意图。图10是图示用于补偿并联装置之间的电感压降的等效电路的另一实施例的示意图。图11是图示用于补偿并联装置之间的电感压降的等效电路的另一实施例的示意图。图12是图示功率模块的一个实施例的分解视图的示图。图13图示了功率模块的一个实施例的横截面视图。图14A图示了用于替换图10和11中所示的发射极跟随器使用的推挽放大器的一个实施例。图14B图示了用于替换图10和11中所示的发射极跟随器使用的电压控制电流源的一个实施例。
具体实施例方式在下面的详细描述中，参照附图，附图形成详细描述的一部分并且在附图中通过图示的方式示出了其中可以实践本公开的具体实施例。在这一点上，方向性术语，诸如“顶”、“底”、“前”、“后”、“头”、“尾”等，是参照所描述的(一幅或多幅)附图的取向而使用的。由于实施例的部件可以位于许多不同的取向上，因此方向性术语用于说明的目的而决非限制。要理解，可以利用其他实施例并且可以进行结构或逻辑的改变而不偏离本公开的范围。因此，下面的详细描述不要被视为限制性意义，并且本公开的范围由所附权利要求限定。要理解，除非另外具体指出，否则这里描述的各种示例性实施例的特征可以彼此组合。如这里使用的术语“电耦合”并不意味着意指元件必须直接耦合在一起并且在“电耦合”元件之间可以提供中间元件。本发明的实施例提供了具有并联装置(S卩，逆变器或转换器内的模块、以及模块内的半导体芯片)的功率电路，其补偿当负载或供电电流在放置装置所沿的方向上流动时从模块到模块或者从半导体芯片到半导体芯片出现的电感压降(即，到AC和/或DC电源线的不对称连接)。这种由并联装置之间的杂散或寄生电感中的di/dt引起的压降被补偿，使得施加到每个个别装置的栅极的栅极信号与公共驱动器信号同相并且具有与公共驱动器信号相同的幅值(参考至每个驱动发射极)。图I是图示包括三个并联装置(IGBT、二极管)的单个开关的等效电路100的一个实施例的示意图。尽管图I和其余图公开了 IGBT，但是在所公开的每个实施例中可以替换IGBT使用MOSFET、JFET或者其他适当的受控装置。在一个实施例中，电路100可以用在逆变器或整流器中。等效电路100包括电阻124、110、138、144、180、156、174、186,212,198和222。等效电路 100 还包括电感 120、106、134、148、184、160、170、190、216、202 和 218。此夕卜，等效电路100包括IGBT 116、152和194，二极管114、166和208，集电极端子102,164和206，发射极端子142、178和226，辅助发射极端子132和栅极端子128。集电极端子(Cl)102通过信号路径104电耦合到电感106的一侧。电感106的另一侧通过信号路径108电耦合到电阻110的一侧。电阻110的另一侧电耦合到晶体管116的集电极并且通过信号路径112电耦合到二极管114的阴极。晶体管116的发射极和二极管114的阳极通过信号路径130电耦合到电阻180的一侧、电感134的一侧和辅助发射极端子(Aux-E) 132。晶体管116的栅极通过信号路径118电耦合到电阻144的一侧和电感120的一侧。电感120的另一侧通过信号路径122电耦合到电阻124的一侧。电阻124的另一侧通过信号路径126电耦合到栅极端子(G)128。电感134的另一侧通过信号路径136电耦合到电阻138的一侧。电阻138的另一侧通过信号路径140电耦合到发射极端子(El)142。集电极端子(C2) 164通过信号路径162电耦合到电感160的一侧。电感160的另一侧通过信号路径158电耦合到电阻156的一侧。电阻156的另一侧通过信号路径154电耦合到晶体管152的集电极和二极管166的阴极。晶体管152的发射极和二极管166的阳极通过信号路径168电稱合到电感184的一侧、电阻212的一侧和电感170的一侧。晶体管152的栅极通过信号路径150电稱合到电感148的一侧和电阻186的一侧。电感148的另一侧通过信号路径146电耦合到电阻144的另一侧。电感184的另一侧通过信号路径182电耦合到电阻180的另一侧。电感170的另一侧通过信号路径172电耦合到电阻174。电阻174的另一侧通过信号路径176电耦合到发射极端子(E2) 178。集电极端子(C3)206通过信号路径204电耦合到电感202的一侧。电感202的另一侧通过信号路径200电耦合到电阻198的一侧。电阻198的另一侧通过信号路径196电耦合到晶体管194的集电极和二极管208的阴极。晶体管194的发射极和二极管208的阳 极通过信号路径210电耦合到电感216的一侧和电感218的一侧。晶体管194的栅极通过信号路径192电耦合到电感190的一侧。电感190的另一侧通过信号路径188电耦合到电阻186的另一侧。电感216的另一侧通过信号路径214电耦合到电阻212的另一侧。电感218的另一侧通过信号路径220电耦合到电阻222的一侧。电阻222的另一侧通过信号路径224电耦合到发射极端子(E3) 226。电路100中的每个电阻是寄生电阻，并且电路100中的每个电感是寄生电感。晶体管116、152和194并联电连接。在操作中，施加到栅极端子128的栅极电压和施加到Aux-E端子132的辅助发射极信号用于控制晶体管116、152和194的开关。由于电阻144和电感148，存在施加到晶体管116的栅极的栅极电压和施加到晶体管152的栅极的栅极电压之间的压降。由于电阻186和电感190，存在施加到晶体管152的栅极的栅极电压和施加到晶体管194的栅极的栅极电压之间的另外的压降。同样地，由于电阻180和电感184，存在施加到晶体管116的辅助发射极的辅助发射极电压和施加到晶体管152的辅助发射极的辅助发射极电压之间的压降。由于电阻212和电感216，存在施加到晶体管152的辅助发射极的辅助发射极电压和施加到晶体管194的辅助发射极的辅助发射极电压之间的另外的压降。在栅极和驱动发射极电路中的寄生电感处感生的电阻电压可以被忽略，因为栅极电流和栅极电流的di/dt较之外部公共驱动器电路中的栅极电流和栅极电流的di/dt相当小。图2是图示包括负载或供电电流的不对称连接的图I的等效电路100的一个实施例的示意图。图2包括另外的电阻252、258、268、282、290和298以及另外的电感256、264、272、286、294和302。负载或供电信号路径250电耦合到电阻252的一侧。电阻252的另一侧通过信号路径254电耦合到电感256的一侧。电感256的另一侧通过信号路径258电耦合到电阻260的一侧和到集电极端子(Cl)102。电阻260的另一侧通过信号路径262电耦合到电感264的一侧。电感264的另一侧通过信号路径266电耦合到电阻268的一侧和到集电极端子(C2) 164。电阻268的另一侧通过信号路径270电耦合到电感272的一侧。 电感272的另一侧通过信号路径274电耦合到集电极端子(C3) 206。负载或供电信号路径280电耦合到电阻282的一侧。电阻282的另一侧通过信号路径284电耦合到电感286的一侧。电感286的另一侧通过信号路径288电耦合到电阻290的一侧和到发射极端子(El) 142。电阻290的另一侧通过信号路径292电耦合到电感294的一侧。电感294的另一侧通过信号路径296电耦合到电阻298的一侧和到发射极端子(E2)178。电阻298的另一侧通过信号路径300电耦合到电感302的一侧。电感302的另一侧通过信号路径304电耦合到发射极端子(E3) 226。图2中所示的每个电阻是寄生电阻，并且图2中所示的每个电感是寄生电感。由于电阻258和电感264，存在集电极端子(Cl) 102和集电极端子(C2) 164之间的压降。由于电阻268和电感272，存在集电极端子(C2) 164和集电极端子(C3) 206之间的另外的压降。由于电阻280和电感294，存在发射极端子(El) 142和发射极端子(E2) 178之间的压降。由于电阻298和电感302，存在发射极端子(E2) 178和发射极端子(E3) 226之间的另外的压降。发射极电感中的电感压降引起驱动发射极的电压漂移，从而引起晶体管116、152和194的栅极电压劣化。因此，如图3中所示，响应于施加到栅极端子(G)128和辅助发射极端子(Aux-E) 132的公共驱动信号，310、312和314处指示的电流在晶体管116、152和194的接通期间是不同的。图3是图示具有如图2中所示的负载或供电电流的不对称连接的等效电路100的栅极-发射极电压322对电流324的一个实施例的图表320。线328指示每个栅极-发射极电压(Vra)处的电流I。乘以三。在一个实施例中，响应于施加到栅极端子128的栅极信号和施加到辅助发射极端子132的辅助发射极信号，如334处指示的，晶体管116处的Vcje约为11. 8V,如332处指示的，晶体管152处的Vra约为9. 6V，并且如330处指示的，晶体管194处的Vse约为8. 5V。这导致了约通过晶体管116的310处的300A (在图表320中指示为900A)、通过晶体管152的312处的580A(在图表320中指示为1740A)、以及通过晶体管194的314处的1400A (在图表320中指示为4200A)的接通电流。因此，在接通期间，通过晶体管116、152和194的电流不平衡。注意，以上不平衡电流共享的描述忽略了通过寄生电感的互耦的二阶效应。由于在其中生成寄生电感的空间内不存在磁材料(即，相对磁导率等于一)，因此互耦对感生电压具有微小的影响并且未被考虑。
图4是图示包括到所有三个电源线(DC+、DC_和AC)的不对称连接的等效电路350的一个实施例的示意图。等效电路350包括并联耦合的三个半桥。等效电路350包括IGBT354、392、366、408、376 和 414。等效电路 350 还包括二极管 358、394、368、410、378 和 416。此外，等效电路350包括电感360、382、398、370、386和402。晶体管(Zl) 354的发射极通过信号路径356电耦合到二极管(Dl) 358的阴极和电感(L2) 360的一侧。晶体管(Zl) 354的栅极电耦合到栅极(Gl)信号路径352。晶体管(Zl) 354的发射极通过信号路径380电耦合到二极管(Dl) 358的阳极、电感(LI) 382的一侦U、晶体管(Z2) 392的集电极和二极管(D2) 394的阴极。晶体管(Z2) 392的发射极通过信号路径396电耦合到二极管(D2) 394的阳极和电感(L3) 398的一侧。晶体管(Z2) 392的栅极电耦合到栅极(G2)信号路径390。晶体管(Z3) 366的集电极通过信号路径362电耦合到二极管(D3) 368的阴极、电感(L2)360的另一侧和电感(L6)370的一侧。晶体管(Z3)366的发射极通过信号路径384 电耦合到二极管(D3) 368的阳极、电感(LI) 382的另一侧、电感(L4) 386的一侧、晶体管(Z4) 408的集电极和二极管(D4) 410的阴极。晶体管(Z3) 366的栅极电耦合到栅极(G3)信号路径364。晶体管(Z4)408的发射极通过信号路径400电耦合到二极管(D4)410的阳极、电感(L3) 398的另一侧和电感(L5) 402的一侧。晶体管(Z4) 408的栅极电耦合到栅极(G4)信号路径406。晶体管(Z5)376的集电极通过DC+信号路径372电耦合到二极管(D5)378的阴极和电感(L6) 370的另一侧。晶体管(Z5) 376的发射极通过AC信号路径388电耦合到二极管(D5)378的阳极、电感(L4)386的另一侧、晶体管(Z6)414的集电极和二极管(D6)416的阴极。晶体管(Z5) 376的栅极电耦合到栅极(G5)信号路径374。晶体管(Z6) 414的发射极通过DC-信号路径404电耦合到二极管(D6)416的阳极和电感(L5)402的另一侧。晶体管(Z6) 414的栅极电耦合到栅极(G6)信号路径412。为了简化，在图4中未注明寄生电阻，但是与图I和2相似存在。注意，寄生电阻引起约数十毫伏或数百毫伏的范围中的典型压降，而电感根据di/dt引起约数伏至数十伏的范围中的典型压降。在该实施例中，AC电源线388上的di/dt弓丨起LI和L4处的电压漂移。这些电压漂移导致在di/dt存在的时间期间的晶体管Zl、Z3和Z5处的不同的栅极-发射极电压信号。DC+电源线372上的和DC-电源线404上的di/dt引起L2、L6、L3和L5处的电压漂移。这些电压漂移导致在di/dt存在的时间期间的晶体管TA、Z3、Z5和Z2、TA、Z6处的不同的栅极-发射极电压信号。因此，在接通期间，通过晶体管Zl、Z3、Z5和Z2、Z4、Z6的电流不平衡。图5是图示包括到DC+和DC-电源线的对称连接以及到AC电源线的不对称连接的等效电路430的一个实施例的示意图。等效电路430包括并联耦合的三个半桥。等效电路 430 包括 IGBT 354、392、366、408、376 和 414。等效电路 430 还包括二极管 358、394、368、410,378 和 416。此外，等效电路 430 包括电感 360、382、398、370、386 和 402。除了 DC+和DC-电源线的连接之外，晶体管354、392、366、408、376和414，二极管358、394、368、410、378 和 416 以及电感 360、382、398、370、386 和 402 如前面参照图 4 描述和图示的那样彼此电耦合。在该实施例中，DC+信号路径432电耦合到电感(L2) 360的一侦U、晶体管(Zl) 354的集电极和二极管(Dl) 358的阴极。DC+信号路径434电耦合到电感(L2) 360的另一侧、电感(L6) 370的一侧、晶体管(Z3) 366的集电极和二极管(D3) 368的阴极。DC+信号路径436电耦合到电感(L6) 370的另一侧、晶体管(Z5) 376的集电极和二极管(D5) 378的阴极。DC-信号路径438电耦合到晶体管(Z2) 392的发射极、二极管(D2) 394的阳极和电感(L3)398的一侧。DC-信号路径440电耦合到电感(L3)398的另一侧、晶体管(Z4)408的发射极、二极管(D4) 410的阳极和电感(L5) 402的一侧。DC-信号路径442电耦合到电感(L5) 402的另一侧、晶体管( Z6) 414的发射极和二极管(D6) 416的阳极。在该实施例中，AC电源线388上的di/dt弓丨起LI和L4处的电压漂移。这些电压漂移导致在di/dt存在的时间期间的晶体管Zl、Z3和Z5处的不同的栅极-发射极电压信号。因此，在接通期间通过晶体管Zl、Z3和Z5的电流不平衡。图6是图示用于补偿并联装置之间的电感压降的等效电路500的一个实施例的示意图。尽管参照图6和其余示和描述了两个并联装置，但是本公开可以应用于任何适当数目的并联装置，诸如三个或更多个。电路500包括隔离DC/DC电压源510和512、隔离驱动器514和522、栅极电阻516和524、IGBT 518和526、二极管520和528以及电感530。每个隔离DC/DC电压源510和512的输入分别从端子502和504接收DC+电压和DC-电压。隔离DC/DC电压源510通过信号路径538向隔离驱动器514的DC-电压输入提供DC-电压。隔离DC/DC电压源510通过信号路径540向隔离驱动器514的DC+电压输入提供DC+电压。此外，隔离DC/DC电压源510通过信号路径542向隔离驱动器514的地信号输入、晶体管518的发射极、二极管520的阳极和电感530的一侧提供地(GND)信号(即，参考电位并且不一定是地电位)。隔离驱动器514的输入分别通过信号路径534和536接收施加在端子506和508之间的栅极控制信号。隔离驱动器514的输出通过信号路径544电耦合到栅极电阻(Rm)516的一侧。栅极电阻(Rei) 516的另一侧通过信号路径546电稱合到晶体管518的栅极。晶体管518的集电极电耦合到二极管520的阴极，并且可选地通过信号路径548电耦合到晶体管526的集电极和二极管528的阴极。隔离DC/DC电压源512通过信号路径550向隔离驱动器522的DC-电压输入提供DC-电压。隔离DC/DC电压源512通过信号路径552向隔离驱动器522的DC+电压输入提供DC+电压。此外，隔离DC/DC电压源512通过信号路径554向隔离驱动器522的地信号输入、晶体管526的发射极、二极管528的阳极和电感530的另一侧提供地(GND)信号。隔离驱动器522的输入分别通过信号路径534和536接收施加在端子506和508之间的栅极控制信号。隔离驱动器522的输出通过信号路径556电耦合到栅极电阻(Rffi)524的一侧。栅极电阻(Rs2) 524的另一侧通过信号路径558电耦合到晶体管526的栅极。晶体管526的集电极电耦合到二极管528的阴极，并且可选地通过信号路径548电耦合到晶体管518的集电极和二极管520的阴极。信号路径554电耦合到端子532。隔离DC/DC电压源510与隔离DC/DC电压源512基本上相同。在一个实施例中，隔离DC/DC电压源510和512是用于分别向隔离驱动器514和522提供隔离DC电压的DC-DC转换器。在一个实施例中，由隔离DC/DC电压源510和512提供的隔离电压在数百伏的范围内。在一个实施例中，隔离电压仅足够高至承受电感压降。隔离驱动器514与隔离驱动器522基本上相同，使得隔离驱动器514和522每个具有可忽略的延迟或基本上相同的延迟。在一个实施例中，延迟的差小于10 ns。隔离驱动器514和522提供流电(galvanic)隔离。流电隔离由无芯变压器或其他适当的电路提供。为了在每个晶体管518和526处实现几乎相同的栅极信号(在相位方面、在幅值方面和在Uc^t)轮廓方面)，作为示例，可以将数字公共栅极信号传输到隔离驱动器的次级侧。在该处，数字信号应彼此之间几乎没有延迟(在544和556处)。它们的相同幅值由几乎相同的DC供电电压510和512控制，例如在100 mV内。通过在晶体管518和526的栅极处使用精密电阻器来确保\E(t)轮廓相同。此外，存在晶体管的开关特性的狭窄展开，这可以通过共同选择用于并联的规则来实现。隔离驱动器514接收施加在端子506和508之间的栅极信号并且向晶体管518的栅极提供隔离驱动器信号。隔离DC/DC电压源510和隔离驱动器514使施加到晶体管518的栅极的驱动器信号漂移以补偿跨越电感530的电感压降。隔离驱动器522接收施加在端子506和508之间的栅极信号并且向晶体管526的栅极提供隔离驱动器信号。隔离DC/DC电压源512和隔离驱动器522使施加到晶体管526的栅极的驱动器信号漂移以补偿跨越电感530的电感压降。通过补偿电感压降，施加在端子506和508之间的公共栅极信号的轮廓(即，电压和时间)被再生以提供如Ugei (t)所指示的晶体管510的驱动器信号和如Uge2 (t)所指示的晶体管526的驱动器信号，其中仅有某些电压漂移和某些延迟。因此，晶体管518的U^a)基本上等于晶体管526的UGE2 (t)并且如ia (t)指不的通过晶体管518的电流基本上等于如iC2 (t)指示的通过晶体管526的电流。电流ia (t)和iC2 (t)被求和以提供端子532处的电流。图7是图示用于补偿并联装置之间的电感压降的等效电路570的另一实施例的示意图。电路570包括与前面参照图6描述和图示的连接成半桥配置的电路500相似的两个电路。电路570包括电路500，其中晶体管518的集电极和二极管520的阴极通过信号路径576电耦合到电压(UDC+)端子572，并且其中晶体管536的集电极和二极管528的阴极通过信号路径578电耦合到电压(UD。+)端子574。此外，电路570包括隔离DC/DC电压源580和582、隔离驱动器584和592、栅极电阻586和594、IGBT 588和596、二极管590和598以及电感600。每个隔离DC/DC电压源580和582的输入分别从端子502和504接收DC+电压和DC-电压。隔离DC/DC电压源580通过信号路径608向隔离驱动器584的DC-电压输入提供DC-电压。隔离DC/DC电压源580通过信号路径610向隔离驱动器584的DC+电压输入提供DC+电压。此外，隔离DC/DC电压源580通过信号路径612向隔离驱动器584的地信号输入、晶体管588的发射极、二极管590的阳极和电感600的一侧提供地(GND)信号。隔离驱动器584的输入分别通过信号路径604和606接收施加在端子507和509之间的栅极控制信号。隔离驱动器584的输出通过信号路径614电耦合到栅极电阻(Rm)586的一侧。栅极电阻(Rm) 586的另一侧通过信号路径616电耦合到晶体管588的栅极。晶体管588的集电极通过信号路径542电耦合到二极管590的阴极和电感530的一侧。隔离DC/DC电压源582通过信号路径618向隔离驱动器592的DC-电压输入提供DC-电压。隔离DC/DC电压源582通过信号路径620向隔离驱动器592的DC+电压输入提供DC+电压。此外，隔离DC/DC电压源582通过信号路径622向隔离驱动器592的地信号输入、晶体管596的发射极、二极管598的阳极和电感600的另一侧提供地(GND)信号。隔离驱动器592的输入分别通过信号路径604和606接收施加在端子507和509之间的栅极控制信号。隔离驱动器592的输出通过信号路径624电耦合到栅极电阻(Re2)594的一侧。栅极电阻(Rs2) 594的另一侧通过信号路径626电耦合到晶体管596的栅极。晶体管596的集电极电耦合到二极管598的阴极并且通过信号路径554电耦合到电感530的另一侧。信号路径554电耦合到AC端子532。信号路径622电耦合到电压(UDe_)端子602。隔离DC/DC电压源580与隔离DC/DC电压源582以及前面描述的隔离DC/DC电压源510和512基本上相同。在一个实施例中，由隔离DC/DC电压源510、512、580和582提供的隔离电压在数千伏的范围内，诸如高达10kV。在一个实施例中，隔离DC/DC电压源580和582是用于分别向隔离驱动器584和592提供隔离DC电压的DC-DC转换器。隔离驱动器584与隔离驱动器592以及前面描述的隔离驱动器514和522基本上相同，使得隔离驱动器584和592每个具有可忽略的延迟或基本上相同的延迟。 隔离驱动器584接收施加在端子507和509之间的栅极信号并且向晶体管588的栅极提供隔离驱动器信号。隔离DC/DC电压源580和隔离驱动器584使施加到晶体管588的栅极的驱动器信号漂移以补偿跨越电感600的电感压降。隔离驱动器592接收施加在端子507和509之间的栅极信号并且向晶体管596的栅极提供隔离驱动器信号。隔离DC/DC电压源582和隔离驱动器592使施加到晶体管596的栅极的驱动器信号漂移以补偿跨越电感600的电感压降。通过补偿电感压降，施加在端子507和509之间的公共栅极信号的轮廓(即，电压和时间)被再生以提供如Urai (t)所指示的晶体管588的驱动器信号和如Ucje2 (t)所指示的晶体管596的驱动器信号，其中仅有某些电压漂移和某些延迟。因此，在接通期间晶体管588的Ugei (t)基本上等于晶体管596的UGE2 (t)并且通过晶体管588的电流基本上等于通过晶体管596的电流。图8是图示用于补偿并联装置之间的电感压降的等效电路650的另一实施例的示意图。电路650与前面参照图6描述和图示的电路500相似，除了电路650包括单个隔离DC/DC电压源654、解耦电阻器662，664、666、668、670和672、以及电容器680,682,690和692。隔离DC/DC电压源654的输入分别从端子502和504接收DC+电压和DC-电压。隔离DC/DC电压源654通过信号路径656向电阻器666的一侧和电阻器672的一侧提供DC-电压。隔离DC/DC电压源654通过信号路径658向电阻器664的一侧和电阻器670的一侧提供DC+电压。此外，隔离DC/DC电压源654通过信号路径660向电阻器662的一侧和电阻器668的一侧提供地(GND)信号。电阻器662的另一侧通过信号路径674电I禹合到电容器680的一侧、电容器682的一侧、隔离驱动器514的地信号输入、晶体管518的发射极、二极管520的阳极以及电感530的一侧。电阻器664的另一侧电耦合到电容器680的另一侧并且通过信号路径676电耦合到隔离驱动器514的DC+电压输入。电阻器666的另一侧电耦合到电容器682的另一侧并且通过信号路径678电耦合到隔离驱动器514的DC-电压输入。电阻器668的另一侧通过信号路径684电I禹合到电容器690的一侧、电容器692的一侧、隔离驱动器522的地信号输入、晶体管526的发射极、二极管528的阳极以及电感530的另一侧。电阻器670的另一侧电耦合到电容器690的另一侧并且通过信号路径686电耦合到隔离驱动器522的DC+电压输入。电阻器672的另一侧电耦合到电容器692的另一侧并且通过信号路径688电耦合到隔离驱动器522的DC-电压输入。在该实施例中，代替针对每个隔离驱动器514和522使用单独的隔离DC/DC电压源，使用了单个隔离DC/DC电压源654、解耦电阻器662，664、666、668、670和672、以及电容器680、682、690和692。隔离驱动器514以及解耦电阻器662、664和666使施加到晶体管518的栅极的驱动器信号漂移以补偿跨越电感530的电感压降。电容器680和682在转变期间保持局部的个别电压。隔离驱动器522以及解耦电阻器6 68、670和672使施加到晶体管526的栅极的驱动器信号漂移以补偿跨越电感530的电感压降。电容器690和692在转变期间保持局部的个别电压。因此，晶体管518的Ut)基本上等于晶体管526的Ut^a)并且如ia(t)指示的通过晶体管518的电流基本上等于如ie2(t)指示的通过晶体管526的电流。图9是图示用于补偿并联装置之间的电感压降的等效电路700的另一实施例的示意图。电路700与前面参照图8描述和图示的电路650相似，除了在电路700中解耦电阻器被耦合共模(CMM)扼流器702和704替换。分别地，CCM扼流器702的一侧电耦合到地信号路径660、DC+电压信号路径658和DC-电压信号路径656，而CMM扼流器702的另一侧电耦合到信号路径674、676和678。分别地，CMM扼流器704的一侧电耦合到地信号路径660、DC+电压信号路径658和DC-电压信号路径656，而CMM扼流器704的另一侧电耦合到信号路径684、686和688。在该实施例中，代替针对每个隔离驱动器514和522使用单独的隔离DC/DC电压源，使用了单个隔离DC/DC电压源654、CCM扼流器701和704、以及电容器680、682、690和692。隔离驱动器514和CCM扼流器702使施加到晶体管518的栅极的驱动器信号漂移以补偿跨越电感530的电感压降。电容器680和682在转变期间保持局部的个别电压。隔离驱动器522和CCM扼流器704使施加到晶体管526的栅极的驱动器信号漂移以补偿跨越电感530的电感压降。电容器690和692在转变期间保持局部的个别电压。因此，晶体管518的Ugei (t)基本上等于晶体管526的Uge2 (t)并且如ia (t)指不的通过晶体管518的电流基本上等于如iC2(t)指示的通过晶体管526的电流。图10是图示用于补偿并联装置之间的电感压降的等效电路720的另一实施例的示意图。电路720与前面参照图6描述和图示的电路500相似，除了电路720包括发射极跟随器722和724。隔离驱动器514的输出电耦合到发射极跟随器722的输入。此外，发射极跟随器722的输入接收信号路径538上的DC-电压、信号路径540上的DC+电压和信号路径542上的地信号。发射极跟随器522的输出通过信号路径726电耦合到栅极电阻(Rei)516的一侧。隔离驱动器522的输出电耦合到发射极跟随器724的输入。此外，发射极跟随器724的输入接收信号路径550上的DC-电压、信号路径552上的DC+电压和信号路径554上的地信号。发射极跟随器724的输出通过信号路径728电耦合到栅极电阻(Rffi) 524的一侧。 在该实施例中，发射极跟随器722和724被分别布置在隔离驱动器514和522与晶体管518和526的栅极之间。在其他实施例中，每个发射极跟随器722和724被另一适当的电流放大器替换，诸如如图14A中所示的推挽放大器900或者如图14B中所示的电压控制电流源902。隔离DC/DC电压源510、隔离驱动器514和发射极跟随器722使施加到晶体管518的栅极的驱动器信号漂移以补偿跨越电感530的电感压降。隔离DC/DC电压源512、隔离驱动器522和发射极跟随器724使施加到晶体管526的栅极的驱动器信号漂移以补偿跨越电感530的电感压降。因此，晶体管518的Ugei⑴基本上等于晶体管526的Uge2⑴并且如ia(t)指示的通过晶体管518的电流基本上等于如ie2(t)指示的通过晶体管526的电流。图11是图示用于补偿并联装置之间的电感压降的等效电路750的另一实施例的示意图。电路750与前面参照图10描述和图示的电路720相似，除了在电路750中隔离驱动器514和522被非隔离驱动器756和758以及耦合共模(CMM)扼流器752和754替换。CMM
扼流器752的输入分别通过信号路径760和762电耦合到栅极控制信号端子506和508，而CCM扼流器752的输出分别通过信号路径764和766电耦合到驱动器756的输入。CMM扼流器754的输入分别通过信号路径760和762电耦合到栅极控制信号端子506和508，而CMM扼流器754的输出分别通过信号路径768和770电耦合到驱动器758的输入。在该实施例中，发射极跟随器722和724被分别布置在非隔离驱动器756和758与晶体管518和526的栅极之间。此外，CCM扼流器752和754分别布置在非隔离驱动器756和758之前。在其他实施例中，每个发射极跟随器722和724被另一适当的电流放大器替换，诸如如图14A中所示的推挽放大器900或者如图14B中所示的电压控制电流源902。隔离DC/DC电压源510、CCM扼流器752、驱动器756和发射极跟随器722使施加到晶体管518的栅极的驱动器信号漂移以补偿跨越电感530的电感压降。隔离DC/DC电压源512、CMM扼流器754、驱动器758和发射极跟随器724使施加到晶体管526的栅极的驱动器信号漂移以补偿跨越电感530的电感压降。因此，晶体管518的Urai (t)基本上等于晶体管526的UGE2 (t)并且如ia(t)指示的通过晶体管518的电流基本上等于如iC2(t)指示的通过晶体管526的电流。图12是图示功率模块800的一个实施例的分解视图的示图。图13图示了功率模块800的一个实施例的横截面视图。功率模块800包括交流(AC)连接条802、帽808、并联装置816、公共栅极端子814、驱动器板812以及DC+和DC-端子810。AC连接条802被布置为使得如806处所指示的那样相电流(S卩，AC电流)沿模块800的长度流动。DC (+/-)电流是对称的并且如804处所指示的那样垂直于并联装置816的行流动。在一个实施例中，驱动器板812是印刷电路板(PCB)并且包括用于驱动并联装置816的电路820、用于每个段的驱动端子824、公共栅极和发射极端子814、到个别装置的公共栅极信号路径、公共栅极供电连接器以及个别电压源。在一个实施例中，驱动器板812通过压入配合连接器附接到模块。在另一实施例中，驱动器板812通过弹簧或焊接连接器附接到模块。在又一实施例中，驱动器板812通过激光熔接互连而附接到模块。驱动器板812由帽808覆盖并且通过绝缘灌注材料826进行灌注。帽808由塑料或其他适当材料制成。驱动器板812由高温材料制成，诸如陶瓷聚酰亚胺或环氧树脂(对于环氧树脂，玻璃转变温度大于150°C或170°C )。功率模块800包括如822处所指示的在帽808的顶部的用于驱动端子的封装底座。在828处指示了用于帽-模块的分离水平。外壳818围住功率模块800。
实施例提供了公共驱动器信号与并联装置的每个装置的每个个别栅极和辅助发射极之间的电路，其中电流沿装置被并联所在的方向流动。该电路使每个装置处的驱动器信号漂移以补偿功率发射极处的电感压降。该电路确保了每个装置处的个别栅极信号与公共驱动器信号同相并且具有与公共驱动器信号相同的幅值。因此，公共栅极信号的轮廓(即，电压和时间)在每个个别装置的每个栅极处被再生。
尽管这里图示和描述了具体实施例，但是本领域的普通技术人员将认识到，在不偏离本公开的范围的情况下多种替选的和/或等同的实现方案可以替换所示出和描述的具体实施例。本申请旨在涵盖这里讨论的具体实施例的任何适配或变化。因此，旨在本公开仅由权利要求及其等同物限制。
权利要求
1.一种半导体装置，包括 第一晶体管； 第二晶体管，与所述第一晶体管并联耦合； 第一寄生电感，位于所述第一晶体管的发射极和所述第二晶体管的发射极之间； 第一电路，被配置为基于公共驱动器信号向所述第一晶体管提供第一栅极驱动器信号；以及 第二电路，被配置为基于所述公共驱动器信号向所述第二晶体管提供第二栅极驱动器信号， 其中所述第一电路和所述第二电路被配置为补偿跨越所述第一寄生电感的压降，使得所述第一栅极驱动器信号和所述第二栅极驱动器信号与所述公共驱动器信号同相并且具有与所述公共驱动器信号相同的幅值。
2.根据权利要求I所述的半导体装置，进ー步包括 第一ニ极管，耦合在所述第一晶体管的集电极和发射极之间；以及 第二ニ极管，耦合在所述第二晶体管的集电极和发射极之间。
3.根据权利要求I所述的半导体装置， 其中所述第一电路包括第一隔离电压源；以及第一隔离驱动器，耦合到所述第一隔离电压源，所述第一隔离驱动器被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供所述第一栅极驱动器信号；以及其中所述第二电路包括第二隔离电压源；以及第二隔离驱动器，耦合到所述第二隔离电压源，所述第二隔离驱动器被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供所述第二栅极驱动器信号。
4.根据权利要求I所述的半导体装置，进ー步包括 第三晶体管，与所述第一晶体管串联耦合； 第四晶体管，与所述第二晶体管串联耦合并且与所述第三晶体管并联耦合； 第二寄生电感，位于所述第三晶体管的发射极和所述第四晶体管的发射极之间； 第三电路，被配置为基于另外公共驱动器信号向所述第三晶体管提供第三栅极驱动器信号；以及 第四电路，被配置为基于所述另外公共驱动器信号向所述第四晶体管提供第四栅极驱动器信号， 其中所述第三电路和所述第四电路被配置为补偿跨越所述第二寄生电感的压降，使得所述第三栅极驱动器信号和所述第四栅极驱动器信号与所述另外公共驱动器信号同相并且具有与所述另外公共驱动器信号相同的幅值。
5.根据权利要求I所述的半导体装置，进ー步包括 隔离电压源， 其中所述第一电路包括经由第一解耦电阻器耦合到所述隔离电压源的第一隔离驱动器，所述第一隔离驱动器被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供所述第一栅极驱动器信号，以及其中所述第二电路包括经由第二解耦电阻器耦合到所述隔离电压源的第二隔离驱动器，所述第二隔离驱动器被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供所述第二栅极驱动器信号。
6.根据权利要求5所述的半导体装置，其中所述隔离电压源提供DC+电压、DC-电压和地信号， 其中所述第一电路包括第一电容器和第二电容器，所述第一电容器稱合在第一 DC+电压信号路径和第一地信号路径之间，而所述第二电容器耦合在第一 DC-电压信号路径和所述第一地信号路径之间，以及 其中所述第二电路包括第三电容器和第四电容器，所述第三电容器耦合在第二 DC+电压信号路径和第二地信号路径之间，而所述第四电容器耦合在第二 DC-电压信号路径和所述第二地信号路径之间。
7.根据权利要求I所述的半导体装置，进ー步包括 隔离电压源， 其中所述第一电路包括经由第一耦合共模扼流器耦合到所述隔离电压源的第一隔离驱动器，所述第一隔离驱动器被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供所述第一栅极驱动器信号，以及 其中所述第二电路包括经由第二耦合共模扼流器耦合到所述隔离电压源的第二隔离驱动器，所述第二隔离驱动器被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供所述第二栅极驱动器信号。
8.根据权利要求7所述的半导体装置，其中隔离电压源提供DC+电压、DC-电压和地信号， 其中所述第一电路包括第一电容器和第二电容器，所述第一电容器稱合在第一 DC+电压信号路径和第一地信号路径之间，而所述第二电容器耦合在第一 DC-电压信号路径和所述第一地信号路径之间，以及 其中所述第二电路包括第三电容器和第四电容器，所述第三电容器耦合在第二 DC+电压信号路径和第二地信号路径之间，而所述第四电容器耦合在第二 DC-电压信号路径和所述第二地信号路径之间。
9.根据权利要求I所述的半导体装置， 其中所述第一电路包括 第一隔离电压源；第一隔离驱动器，耦合到所述第一隔离电压源，所述第一隔离驱动器被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供第一信号；以及第一电流放大器，耦合到所述第一隔离电压源，所述第一电流放大器被配置为接收所述第一信号并且基于所述第一信号提供所述第一栅极驱动器信号；以及 其中所述第二电路包括 第二隔离电压源；第二隔离驱动器，耦合到所述第二隔离电压源，所述第二隔离驱动器被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供第二信号；以及第二电流放大器，耦合到所述第二隔离电压源，所述第二电流放大器被配置为接收所述第二信号并且基于所述第二信号提供所述第二栅极驱动器信号。
10.根据权利要求9所述的半导体装置，其中所述第一电流放大器包括发射极跟随器、推挽放大器和电压控制电流源之一，以及 其中所述第二电流放大器包括发射极跟随器、推挽放大器和电压控制电流源之一。
11.根据权利要求I所述的半导体装置， 其中所述第一电路包括 第一隔离电压源；第一耦合共模扼流器，被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供第一信号； 第一驱动器，耦合到所述隔离电压源，所述第一驱动器被配置为接收所述第一信号并且基于所述第一信号提供第二信号；以及 第一电流放大器，耦合到所述隔离电压源，所述第一电流放大器被配置为接收所述第二信号并且基于所述第二信号提供所述第一栅极驱动器信号；以及其中所述第二电路包括 第二隔离电压源；第二耦合共模扼流器，被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供第三信号； 第二驱动器，耦合到所述隔离电压源，所述第二驱动器被配置为接收所述第三信号并且基于所述第三信号提供第四信号；以及 第二电流放大器，耦合到所述隔离电压源，所述第二电流放大器被配置为接收所述第四信号并且基于所述第四信号提供所述第二栅极驱动器信号。
12.根据权利要求11所述的半导体装置，其中所述第一电流放大器包括发射极跟随器、推挽放大器和电压控制电流源之一，以及 其中所述第二电流放大器包括发射极跟随器、推挽放大器和电压控制电流源之一。
13.—种功率模块，包括 第一开关装置； 第二开关装置，与所述第一开关装置并联耦合； 第一寄生电感，位于所述第一开关装置和所述第二开关装置之间； 第一电路，被配置为接收公共驱动器信号并且基于所述公共驱动器信号向所述第一开关装置提供用于控制所述第一开关装置的开关的第一信号；以及 第二电路，被配置为接收公共驱动器信号并且基于所述公共驱动器信号向所述第二开关装置提供用于控制所述第二开关装置的开关的第二信号， 其中所述第一电路和所述第二电路每个被配置为补偿跨越所述第一寄生电感的压降，使得所述第一信号和所述第二信号与所述驱动器信号同相并且具有与所述驱动器信号相同的幅值。
14.根据权利要求13所述的功率模块，其中所述第一电路包括对第一隔离驱动器供电的第一隔离DC-DC转换器，所述第一隔离驱动器被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供所述第一信号；以及 其中所述第二电路包括对第二隔离驱动器供电的第二隔离DC-DC转换器，所述第二隔离驱动器被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供所述第二信号。
15.根据权利要求13所述的功率模块，进一步包括 隔离DC-DC转换器，提供DC+电压、DC-电压和地信号； 其中所述第一电路包括耦合在所述隔离DC-DC转换器和第一隔离驱动器之间的第一解耦电阻器、耦合在第一 DC+电压信号路径和第一地信号路径之间的第一电容器、和耦合在第一 DC-电压信号路径和所述第一地信号路径之间的第二电容器，所述第一隔离驱动器被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供所述第一信号；以及 其中所述第二电路包括耦合在所述隔离DC-DC转换器和第二隔离驱动器之间的第二解耦电阻器、耦合在第二 DC+电压信号路径和第二地信号路径之间的第三电容器、和耦合 在第二 DC-电压信号路径和所述第二地信号路径之间的第四电容器，所述第二隔离驱动器被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供所述第二信号。
16.根据权利要求13所述的功率模块，进一步包括 隔离DC-DC转换器，提供DC+电压、DC-电压和地信号； 其中所述第一电路包括耦合在所述隔离DC-DC转换器和第一隔离驱动器之间的第一率禹合共模扼流器、稱合在第一 DC+电压信号路径和第一地信号路径之间的第一电容器、和耦合在第一 DC-电压信号路径和所述第一地信号路径之间的第二电容器，所述第一隔离驱动器被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供所述第一信号；以及 其中所述第二电路包括耦合在所述隔离DC-DC转换器和第二隔离驱动器之间的第二耦合共模扼流器、耦合在第二 DC+电压信号路径和第二地信号路径之间的第三电容器、和耦合在第二 DC-电压信号路径和所述第二地信号路径之间的第四电容器，所述第二隔离驱动器被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供所述第二信号。
17.根据权利要求13所述的功率模块，其中所述第一电路包括对第一隔离驱动器和第一电流放大器供电的第一隔离DC-DC转换器，所述第一隔离驱动器被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供第三信号，并且所述第一电流放大器被配置为接收所述第三信号并且基于所述第三信号提供所述第一信号；以及 其中所述第二电路包括对第二隔离驱动器和第二电流放大器供电的第二隔离DC-DC转换器，所述第二隔离驱动器被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供第四信号，并且所述第二电流放大器被配置为接收所述第四信号并且基于所述第四信号提供所述第二信号。
18.根据权利要求13所述的功率模块，其中所述第一电路包括对第一驱动器和第一电流放大器供电的第一隔离DC-DC转换器以及第一耦合共模扼流器，所述第一耦合共模扼流器被配置为接收所述公共驱动器信号以基于所述公共驱动器信号提供第三信号，所述第一驱动器被配置为接收所述第三信号并且基于所述第三信号提供第四信号，并且所述第一电流放大器被配置为接收所述第四信号并且基于所述第四信号提供所述第一信号；以及 所述第二电路包括对第二驱动器和第二电流放大器供电的第二隔离DC-DC转换器以及第二耦合共模扼流器，所述第二耦合共模扼流器被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供第五信号，所述第二驱动器被配置为接收所述第五信号并且基于所述第五信号提供第六信号，并且所述第二电流放大器被配置为接收所述第六信号并且基于所述第六信号提供所述第二信号。
19.一种用于开关具有并联装置的功率电路中的装置的方法，所述方法包括 接收被配置用于开关每个装置的公共驱动器信号；以及 使所述公共驱动器信号漂移以提供每个装置处的个别装置驱动器信号以补偿每个装置之间的电感压降，使得每个装置处的每个个别装置驱动器信号与所述公共驱动器信号同相并且具有与所述公共驱动器信号相同的幅值。
20.根据权利要求19所述的方法，其中使所述公共驱动器信号漂移包括 个别地隔离每个装置的电压源；以及 经由由每个装置的相应隔离电压源供电的隔离驱动器个别地隔离所述公共驱动器信号，以提供每个装置处的个别装置驱动器信号。
21.根据权利要求19所述的方法，其中使所述公共驱动器信号漂移包括 隔离电压源； 个别地使所述电压源与每个装置的隔离驱动器解耦；以及 经由每个装置的隔离驱动器个别地隔离所述公共驱动器信号，以提供每个装置处的个别装置驱动器信号。
22.根据权利要求19所述的方法，其中使所述公共驱动器信号漂移包括 个别地隔离每个装置的电压源；以及 经由由每个装置的相应隔离电压源供电的隔离驱动器和电流放大器个别地隔离所述公共驱动器信号，以提供每个装置处的个别装置驱动器信号。
全文摘要
本发明涉及包括用于补偿寄生电感的电路的半导体装置。一种半导体装置包括第一晶体管、与第一晶体管并联耦合的第二晶体管、以及第一晶体管的发射极和第二晶体管的发射极之间的第一寄生电感。该半导体装置包括第一电路，被配置为基于公共驱动器信号向第一晶体管提供第一栅极驱动器信号；和第二电路，被配置为基于公共驱动器信号向第二晶体管提供第二栅极驱动器信号。第一电路和第二电路被配置为补偿跨越第一寄生电感的压降，使得第一栅极驱动器信号和第二栅极驱动器信号与公共驱动器信号同相并且具有与公共驱动器信号相同的幅值。
文档编号H02M1/088GK102684461SQ20121006813
公开日2012年9月19日 申请日期2012年3月15日 优先权日2011年3月15日
发明者P.T.卢尼夫斯基, R.巴耶雷尔 申请人:英飞凌科技股份有限公司