专利名称：具有电感器的输入/输出电路的制作方法
技术领域：
本公开总体上涉及半导体器件领域，更具体地，涉及具有电感器的输入/输出(I/O)电路。
背景技术：
随着半导体技术的发展，集成电路通常包含以高电压电平操作的器件以及以低电压电平操作的其他器件。低压器件不能忍受高压信号。当以高压信号操作低压器件时，会频繁发生器件故障。为了保护低压器件免受高压信号影响，集成电路通常包括输入/输出(I/O)电路作为低压器件和高压器件之间的接口。I/o电路允许低压器件与高压器件进行通信，同时保护低压器件免受高压信号的损伤。
发明内容
为解决上述问题，本发明提供了一种输入/输出(I/O)电路，包括:静电放电(ESD)保护电路，与I/O电路的输出节点电连接；至少一个电感器和至少一个负载，以串联方式电连接在I/O电路的输出节点和电源线之间；以及子电路，与至少一个电感器和至少一个负载之间的节点电连接，其中，该子电路用于增加信号变换期间流过至少一个电感器的电流。其中，子电路包括具有至少一个输出节点的至少一个预驱动级，并且至少一个预驱动级的至少一个输出节点与驱动级的至少一个输入节点电连接。其中，至少一个预驱动级包括:第一预驱动级，与至少一个负载和至少一个电感器之间的节点电连接，并与驱动级电连接；以及第二预驱动级，与至少一个负载和至少一个电感器之间的节点电连接，并与第一预驱动级电连接。其中，在信号变换期间，第一电流流过驱动级，第二电流流过第一预驱动级，第三电流流过第二预驱动级，第一电流、第二电流和第三电流基本上彼此相等。其中，子电路包括具有至少一个输出节点的至少一个电平位移器，至少一个电平位移器的至少一个输出节点与驱动级的至少一个输入节点电连接。其中，至少一个电平位移器包括:第一电平位移器，与至少一个电感器和至少一个负载之间的节点电连接，并且与驱动级电连接；以及第二电平位移器，与至少一个电感器和至少一个负载之间的节点电连接，并且与第一电平位移器电连接。其中，在信号变换期间，第一电流流过驱动级，第二电流流过第一电平位移器，第二电流流过第二电平位移器，第一电流、第二电流和第二电流基本上彼此相等。其中，在稳态期间，流过第一电平位移器和第二电平位移器的电流基本上为零。其中，ESD保护电路具有大约400毫微微法(fF)或更高的寄生电容，至少一个电感器具有大约0.1毫微亨(nH)或更低的电感。此外，还提供了一种输入/输出(I/O)电路，包括:驱动级，包括:第一静电放电(ESD)保护电路，与驱动级的第一输出节点电连接；第二 ESD保护电路，与驱动级的第二输出节点电连接；第一电感器和第一电阻器，以串联方式电连接在驱动级的第一输出节点与电源线之间；以及第二电感器和第二电阻器，以串联方式电连接在驱动级的第二输出节点与电源线之间；以及第一电路，与第一电感器和第一电阻器之间的第一节点以及第二电感器和第二电阻器之间的第二节点电连接，第一电路的第一输出节点和第一电路的第二输出节点分别与驱动级的第一输入节点和第二输入节点电连接；以及第二电路，与第一电感器和第一电阻器之间的第一节点以及第二电感器和第二电阻器之间的第二节点电连接，第二电路的第一输出节点和第二电路的第二输出节点分别与第一电路的第一输入节点和第一电路的第二输入节点电连接。其中，第一电路和第二电路包括预驱动级或电平位移器。其中，第一电路和第二电路分别用于增加信号变换期间流过第一电感器或第二电感器的电流。其中，在信号变换期间，第一电流流过驱动级，第二电流流过第一电路，第三电流流过第二电路，第一电流、第二电流和第三电流基本上彼此相等。其中，在稳态期间，流过第一电路和第二电路的电流基本上为零。其中，第一 ESD保护电路和第二 ESD保护电路分别具有大约400毫微微法(fF)或更高的寄生电容，第一电感器和第二电感器分别具有大约0.1毫微亨(nH)或更低的电感。此外，还提供了一种输入/输出(I/O)电路，包括:驱动级，包括:第一静电放电(ESD)保护电路，与驱动级的第一输出节点电连接；第二 ESD保护电路，与驱动级的第二输出节点电连接；第一电感器和第一电阻器，以串联方式电连接在驱动级的第一输出节点与电源线之间；以及第二电感器和第二电阻器，以串联方式电连接在驱动级的第二输出节点与电源线之间；以及第一电平位移器，与第一电感器和第一电阻器之间的第一节点以及第二电感器和第二电阻器之间的第二节点电连接，第一电平位移器的第一输出节点和第一电平位移器的第二输出节点分别与驱动级的第一输入节点和第二输入节点电连接，其中，在信号变换期间，第一电平位移器用于增加流过第一电感器或第二电感器的电流；以及第二电平位移器，与第一电感器和第一电阻器之间的第一节点以及第二电感器和第二电阻器之间的第二节点电连接，第二电平位移器的第一输出节点和第二电平位移器的第二输出节点分别与第一电平位移器的第一输入节点和第一电平位移器的第二输入节点电连接，其中，在信号变换期间，第二电平位移器用于增加流过第一电感器或第二电感器的电流。其中，在信号变换期间，第一电流流过驱动级，第二电流流过第一电平位移器，第二电流流过第二电平位移器，第一电流、第二电流和第二电流基本上彼此相等。其中，第一 ESD保护电路和第二 ESD保护电路分别具有大约400毫微微法(fF)或更高的寄生电容，第一电感器和第二电感器分别具有大约0.1毫微亨(nH)或更低的电感。
其中，在稳态期间，流过第一电平位移器和第二电平位移器的电流基本上为零。
当阅读附图时，根据以下详细描述更好地理解本公开的一个或多个方面。应该强调的是，根据工业的标准实践，各种部件没有按比例绘制。实际上，为了讨论的清楚，可以任意增加或减小各种部件的尺寸。图1是根据一些实施例的输入/输出(I/O)电路的示意图。
图2是示出根据一些实施例的包括至少一个预驱动级的示例性I/O电路的示意图。图3是示出根据一些实施例的包括至少一个电平位移器的示例性I/O电路的示意图。
具体实施例方式输入/输出(I/O)设计具有大约8千兆赫(GHz)或更少的带宽。该I/O设计的带宽被添加至I/O的输出节点的静电放电(ESD)保护电路的寄生电容所折中。在一些情况下，可以减小ESD保护电路的寄生电容。然而，在设计一些高带宽I/O中不能减小寄生电容。在设计适合大约IOGHz或更多的带宽的I/O的过程中，感应峰化技术使用一对电感器，每一对都电连接在负载电阻器和电源电压VDD之间。在一些情况下，对于40nm技术节点或更好的设计，电感器的电感可以在0.3毫微亨(nH)左右。随着集成电路的技术节点的缩小，可用于I/O设计的面积变得更小。在一些实施例中，用于感应峰化的0.3nH电感器的设计会太大而不能适应于单个I/O间距。大电感器和小I/O间距使得对小技术节点产生I/O设计的挑战。应该理解，以下公开提供了用于实施各种实施例的不同特征的许多不同的实施例或实例。以下描述部件和配置的具体实例以简化本公开。当然，这些仅仅是实例而不用于限制。例如，以下第一部件形成在第二部件上方的描述可以包括第一和第二部件被形成为直接接触的实施例，并且还可以包括可以形成附加部件夹置在第一和第二部件之间使得第一和第二部件没有直接接触的实施例。此外，本公开可以在各个实例中重复参考标号和/或字母。这种重复是为了简化和清楚的目的，它们本身并不用于表示所讨论的各个实施例和/或结构之间的关系。图1是输入/输出(I/O)电路的示意图。在图1中，I/O电路100包括与电路130电连接的驱动级110。驱动级110包括至少一个输入节点(例如，输入节点NjPN2)以及至少一个输出节点(例如，输出节点N3和N4)。输入节点N1和N2分别与驱动级110的晶体管M1和M2的栅极电连接。晶体管M1和M2的漏极分别与对应的输出节点N3和N4电连接。在图1中，驱动级110的输出节点N3和N4为I/O电路100的输出节点。在一些实施例中，驱动级110包括至少一个静电放电(ESD)保护电路，例如ESD保护电路120a和120b，它们与I/O电路100的对应输出节点N3和N4电连接。ESD保护电路120a和120b被配置为保护I/O电路100免受对输出节点N3和N4发生的瞬间静电放电事件的损害。在一些实施例中，ESD保护电路120a和120b都具有大约400毫微微法(fF，femtofarads)或更多的寄生电容。参照图1，I/O电路100包括至少一个电感器，例如电感器L1和L2，它们以串联方式与对应的负载(例如，电阻器R1和R2)电连接。电感器L1和电阻器R1电连接在输出节点N3和被配置为提供电源电压VDD的电源线之间。电感器L2和电阻器R3电连接在输出节点N4和被配置为提供电源电压VDD的电源线之间。在一些实施例中，电源电压VDD大约为1.8V，每个电感器的电感大约为0.1毫微亨(nH)或更少，并且每个电阻器的电阻大约为50欧姆(Ω )。由于每个电感器的电感较低，所以电感器设计使用的面积较小，使得可以以单个I/O间距设计电感器120a和120b。在一些实施例中，I/O间距大约为30 μ m或更少。
注意，上面参照图1描述的电感、寄生电容、电源电压和/或电阻仅仅是示例性的。本申请的范围不限于此。在一些实施例中，可以响应于技术节点、I/O电路的带宽设计的变化和/或其他设计变化修改电感、寄生电容、电源电压和/或电阻。再次参照图1，电路130用于增加信号变换期间流过电感器L1或L2的电流IT。例如，具有相对电压状态的一对信号被应用于输入节点N1和N2。信号导通和截止对应的晶体管M1和M2,使得电流流过电感器L2。在信号变换期间，应用于输入节点N1的信号导通晶体管M1，并且应用于输入节点N2的另一信号截止晶体管M2。随着流过电感器L1的电流It增加和/或被电路130感应，电流It的一部分流过电阻器R1,电流It的剩余部分流过电路130。即使电感器L1的电感较小(例如，大约0.1nH以下)，电感器L1两端的压差也由于电流It的增加而增加。节点N3上电压电平的上拉变快。通过增加电流It，不仅可以增加I/O电路100的带宽，而且可以在单个I/O间距中设计小电感器U。图2是示出包括至少一个预驱动级的示例性I/O电路的示意图。至少一个预驱动级用于生成应用于驱动级110的输入节点N1和N2的预驱动信号。至少一个预驱动级还用于增加和/或感应流过电感器L1和L2的电流IT。在一些实施例中，电路130包括至少一个预驱动级，例如，预驱动级230a和230b。预驱动级230a和230b分别包括对应的输入节点N7-N8和N13-N14以及对应的输出节点N9-Niq和N15-N1615预驱动级230a和230b分别还包括对应的晶体管对M3-M4和M5_M6。晶体管M3-M6的栅极分别与对应的输入节点N7、N8, N13和N14电连接。输出节点N9、N10, N15和N16与对应的输入节点N2、％、N8和N7电连接。再次参照图2，预驱动级230a和230b包括对应的电阻器对R3-R4和R5_R6。在一些实施例中，预驱动级230a和230b与电感器L1和电阻器R1之间的节点N5和电感器L2和电阻器R2之间的节点N6电连接。例如，预驱动级230a和230b的节点N11和N17分别与节点N5电连接。预驱动级230a和230b的节点N12和N18分别与节点N6电连接。注意，在信号变换期间，流过驱动级110的电感器L1的电流It增加。如果节点Nn和N17以及N12和N18没有与对应的节点N5和N6电连接，则电流It将基本上等于流过电阻器R1的电流I10在图2中，由于节点N11和N17以及N12和N18与对应的节点N5和N6电连接，所以电流It基本上等于分别流过驱动级110以及预驱动级230a和230b的电阻器RpR3和R5的电流Ip I2和I3的总和。在一些实施例中，电流Ip I2和I3基本上彼此相等。在一些实施例中，这里的术语“相等”是指电流Ip I2和I3具有相同频率、相位和/或幅度。注意，上面参照图2描述的预驱动级230a和230b的数量仅仅是示例性的。本申请的范围不限于此。在一些实施例中，应用单个预驱动级或者多于两个的预驱动级以增加和/或感应电流IT。可以响应于电感器的设计、流过对应驱动级的电流的相位和/或电流的频率的差和/或I/O电路的其他设计来改变预驱动级的数量。图3是示出包括至少一个电平位移器的示例性I/O电路的示意图。至少一个电平位移器用于移动应用于驱动级110的输入节点N1和N2的信号的电压级。至少一个电平位移器还用于增加和/或感应流过电感器L1和L2的电流IT。在一些实施例中，电路130包括至少一个电平位移器,例如电平位移器330a和330b。电平位移器330a和330b分别包括对应的输入节点N19-N2tl和N25-N26以及对应的输出节点N2「N22和N27-N28O电平位移器330a和330b分别还包括对应的晶体管M7-Mltl和Mn_M14。在一些实施例中，晶体管M7-M8和M11-M12为N型晶体管，以及晶体管M9-Mltl和M13-M14为P型晶体管。晶体管M7-M8的栅极分别与对应的输入节点N19和N2tl电连接。输出节点N21-N22和N27-N28与对应的输入节点N2、N1^N20和N19电连接。再次参照图3,输出 节点N21和N22分别设置在晶体管M7和M9之间和晶体管M8和M10之间。输出节点N27和N28分别设置在晶体管M11和M13之间和晶体管M12和M14之间。在一些实施例中，电平位移器330a和330b与电感器L1和电阻器R1之间的节点N5和电感器L2和电阻器R2之间的节点N6电连接。例如，节点N23和N29与节点N5电连接，并且节点N24和N3tl与节点N6电连接。注意，在信号变换期间，流过电感器L1的电流It增加。如果节点N23和N29以及N24和N3tl没有与对应的节点N5和N6电连接，则电流It将等于流过电阻器R1的电流I115在图3中，由于节点N23和N29以及N24和N3tl与对应的节点N5和N6电连接，所以电流It基本上等于分别流过驱动级110以及电平位移器330a和330b的电阻器R1以及晶体管Mi^PM13的电流I1^ I4和I5的总和。在一些实施例中，电流I” I4和I5基本上相互相等。在一些实施例中，这里的术语“相等”是指电流1:、I4和I5具有相同频率、相位和/或幅度。在信号稳态期间，流过电平位移器330a和330b的电流基本上等于零。流过电感器L1的电流It基本上等于流过电阻器R1的电流1:。由于在信号稳态期间基本没有电流流过电平位移器330a和330b，所以由I/O电路100消耗的功率很小。注意，上面参照图3描述的电平位移器330a和330b的数量仅仅是示例性的。本申请的范围不限于此。在一些实施例中，应用单个电平位移器或者多于两个的电平位移器以增加和/或感应电流IT。可以响应于电感器的设计、流过对应电平位移器的电流的相位和/或电流的频率的差和/或I/O电路的其他设计来改变电平位移器的数量。在一些实施例中，电平位移器330a或330b用预驱动级230a或230b替换。在其他实施例中，附加驱动级以并联方式与电平位移器330a和330b电连接，以增加和/或感应电流It。在本申请的示例性实施例中，输入/输出(I/O)电路包括与I/O电路的输出节点电连接的静电放电(ESD)保护电路。至少一个电感器和至少一个负载以串联方式电连接在I/O电路的输出节点和电源线之间。电路与至少一个电感器和至少一个负载之间的节点电连接。该电路用于增加信号变换期间流过至少一个电感器的电流。在本申请的另一个示例性实施例中，输入/输出(I/O)电路包括驱动级，其包括与驱动级的第一输出节点电连接的第一静电放电(ESD)保护电路。第二 ESD保护电路与驱动级的第二输出节点电连接。第一电感器和第一电阻器以串联方式电连接在驱动级的第一输出节点与电源线之间。第二电感器和第二电阻器以串联方式电连接在驱动级的第二输出节点与所述电源线之间。该I/O电路还包括第一电路，与第一电感器和第一电阻器之间的第一节点以及第二电感器和第二电阻器之间的第二节点电连接。第一电路具有分别与驱动级的第一输入节点和第二输入节点电连接的第三输出节点和第四输出节点。第二电路与第一电感器和第一电阻器之间的第一节点以及第二电感器和第二电阻器之间的第二节点电连接。第二电路具有分别与第一电路的第三输入节点和第四输入节点电连接的第五输出节点和第六输出节点。
前面概述了多个实施例的特征，使得本领域的技术人员可以更好地理解本公开的各个方面。本领域的技术人员应该意识到，他们可以容易地将本公开用作用于设计或修改用于执行与本文引入实施例相同的目的和/或实现相同优点的其他工艺和结构的基础。本领域的技术人员还应该意识到，这种等效构造不背离本公开的精神和范围，并且他们可以进行各种改变、替换和修改而不背离本公开的精神和范围。
权利要求
1.一种输入/输出(I/o)电路,包括: 静电放电(ESD)保护电路，与所述I/O电路的输出节点电连接； 至少一个电感器和至少一个负载，以串联方式电连接在所述I/O电路的所述输出节点和电源线之间；以及 子电路，与所述至少一个电感器和所述至少一个负载之间的节点电连接，其中，该子电路用于增加信号变换期间流过所述至少一个电感器的电流。
2.根据权利要求1所述的I/O电路，其中，所述子电路包括具有至少一个输出节点的至少一个预驱动级，并且所述至少一个预驱动级的所述至少一个输出节点与驱动级的至少一个输入节点电连接。
3.根据权利要求2所述的I/O电路，其中，所述至少一个预驱动级包括: 第一预驱动级，与所述至少一个负载和所述至少一个电感器之间的节点电连接，并与所述驱动级电连接；以及 第二预驱动级，与所述至少一个负载和所述至少一个电感器之间的节点电连接，并与所述第一预驱动级电连接。
4.根据权利要求3所述的I/O电路，其中，在信号变换期间，第一电流流过所述驱动级，第二电流流过所述第一预驱动级，第三电流流过所述第二预驱动级，所述第一电流、所述第~■电流和所述第二电流基本上彼此相等。
5.根据权利要求1所述的I/O电路，其中，所述子电路包括具有至少一个输出节点的至少一个电平位移器，所述至少一个电平位移器的所述至少一个输出节点与驱动级的至少一个输入节点电连接。`
6.根据权利要求5所述的I/O电路，其中，所述至少一个电平位移器包括: 第一电平位移器，与所述至少一个电感器和所述至少一个负载之间的节点电连接，并且与所述驱动级电连接；以及 第二电平位移器，与所述至少一个电感器和所述至少一个负载之间的节点电连接，并且与所述第一电平位移器电连接。
7.根据权利要求6所述的I/O电路，其中，在信号变换期间，第一电流流过所述驱动级，第二电流流过所述第一电平位移器，第三电流流过所述第二电平位移器，所述第一电流、所述第二电流和所述第三电流基本上彼此相等。
8.根据权利要求6所述的I/O电路，其中，在稳态期间，流过所述第一电平位移器和所述第二电平位移器的电流基本上为零。
9.一种输入/输出(I/O)电路,包括: 驱动级，包括: 第一静电放电(ESD)保护电路，与所述驱动级的第一输出节点电连接； 第二 ESD保护电路，与所述驱动级的第二输出节点电连接； 第一电感器和第一电阻器，以串联方式电连接在所述驱动级的所述第一输出节点与电源线之间；以及 第二电感器和第二电阻器，以串联方式电连接在所述驱动级的所述第二输出节点与所述电源线之间；以及 第一电路，与所述第一电感器和所述第一电阻器之间的第一节点以及所述第二电感器和所述第二电阻器之间的第二节点电连接，所述第一电路的第一输出节点和所述第一电路的第二输出节点分别与所述驱动级的第一输入节点和第二输入节点电连接；以及 第二电路，与所述第一电感器和所述第一电阻器之间的第一节点以及所述第二电感器和所述第二电阻器之间的第二节点电连接，所述第二电路的第一输出节点和所述第二电路的第二输出节点分别与所述第一电路的第一输入节点和所述第一电路的第二输入节点电连接。
10.一种输入/输出(I/O)电路,包括: 驱动级，包括: 第一静电放电(ESD)保护电路，与所述驱动级的第一输出节点电连接； 第二 ESD保护电路，与所述驱动级的第二输出节点电连接； 第一电感器和第一电阻器，以串联方式电连接在所述驱动级的所述第一输出节点与电源线之间；以及 第二电感器和第二电阻器，以串联方式电连接在所述驱动级的所述第二输出节点与所述电源线之间；以及 第一电平位移器，与所述第一电感器和所述第一电阻器之间的第一节点以及所述第二电感器和所述第二电阻器之间的第二节点电连接，所述第一电平位移器的第一输出节点和所述第一电平位移器的第二输出节点分别与所述驱动级的第一输入节点和第二输入节点电连接，其中，在信号变换期间，所述第一电平位移器用于增加流过所述第一电感器或所述第二电感器的电流；以及 第二电平位移器，与所述第一电感器和所述第一电阻器之间的第一节点以及所述第二电感器和所述第二电阻器之间的第二节点电连接，所述第二电平位移器的第一输出节点和所述第二电平位移器的第二输出节点分别与所述第一电平位移器的第一输入节点和所述第一电平位移器的第二输入节点电连接，其中，在信号变换期间，所述第二电平位移器用于增加流过所述第一电感器或所述第二电感器的电流。
全文摘要
本发明涉及具有电感器的输入/输出(I/O)电路包括与I/O电路的输出节点电连接的静电放电(ESD)保护电路。至少一个电感器和至少一个负载以串联方式且在I/O电路的输出节点和电源线之间进行电连接。电路与至少一个电感器和至少一个负载之间的节点电连接。电路用于增加信号变换期间流过至少一个电感器的电流。
文档编号H03K19/0175GK103107802SQ20121014672
公开日2013年5月15日 申请日期2012年5月11日 优先权日2011年11月10日
发明者钟道文, 陈建宏, 黃明杰, 林志昌, 隋彧文 申请人:台湾积体电路制造股份有限公司