专利名称：低噪声放大器的制作方法
技术领域：
本发明涉及低噪声放大器。
背景技术：
当接收到弱无线电信号时，在进一步处理之前必须首先将其放大。完成此功能的放大器加到所述信号上的噪声必须尽可能小。这种放大器称为低噪声放大器(LNA)。除了低噪声之外，所述放大器还必须具有完全确定的电阻性输入阻抗，以使通常位于放大器前面的滤波器能按要求工作。为了理解LNA的重要性，应当指出，无线电接收机的噪声系数绝不会小于无线电接收机中LNA的噪声系数。
在高性能的无线电接收机中，第一个单元总是低噪声放大器(LNA)，所述低噪声放大器的性能为整个无线电接收机的性能设定了一个极限。所以，如果要将CMOS技术应用于要求高的应用中，重要的是能够设计出具有非常低噪声的CMOS LNA。一般来说，对LNA的要求，除了低噪声之外，还有高线性、足够高的增益、完全确定的电阻性输入阻抗(以便与在几乎所有无线电接收机中都设置在LNA前面的无源非芯片式滤波器相匹配)以及低功耗。
有好几种不同的方案可获得电阻性输入阻抗。例如，可以使用共用栅极布局、使得输入电导等于晶体管的跨导。但最佳的噪声性能是用电感性源极衰减的方法实现的，其实例示于附图的
图1。
图1所示电路包括两个晶体管M1和M2。每个晶体管分别具有栅极、漏极和源极接线G、D和S，第一个晶体管的源极通过阻抗LS接地，其栅极通过电感LG连接到电路的输入端。在图1的电路中，RS代表源极输出阻抗，VS代表输入电压。第二个晶体管M2的源极连接到第一个晶体管M1的漏极，其漏极通过输出电感LOUT连接到电源电压VCC。第二个晶体管M2的栅极连接到电源电压VCC。第二个晶体管M2的漏极接线提供电路的输出VOUT。
以与输入晶体管m1的源极(发射极)串联的形式接入电感Ls。这样就和本征栅-源(基极-发射极)电容一起形成输入阻抗的电阻性部分。电感Ls具有极小的电感，即使是一个低质量的片内元件，也几乎不引入噪声。输入阻抗是容性和电阻性的，通过感性匹配网络可以将它转换成所需的阻抗。这种布局的一个问题是对栅极引发的电流噪声的敏感性，因为这种噪声在输入电路中被增强Q倍。但高Q对于降低沟道电流噪声是有利的，在不考虑栅极引发的电流噪声的设计中，可能会得到很大的Q值以及完全由栅极引发的电流噪声所控制的噪声。
例如，在CMOS中，栅极引发的噪声是限制可获得性能的一个问题。
发明概述根据本发明的一个方面，提供一种可降低注入输入端的噪声电流量的输入装置。为了得到同样的输入阻抗，在输入装置的栅极和源极(基极-发射极)之间引入附加电容。如果所述电容具有高质量，则它引入的噪声很小，因而放大器的总噪声被显著减小。
附图简要说明图1图解说明具有电感性源极衰减的低噪声放大器；图2图解说明实施本发明的低噪声放大器；图3图解说明MOS晶体管；图4图解说明用于噪声计算的小信号电路；以及图5图解说明噪声系数对晶体管Q和宽度的关系曲线。
优选实施例的详细说明虽然将参考MOS晶体管描述本发明，但是很易理解，所述原理可以用于任何呈现与栅极(或等效物)电容相关的栅极(或等效物)噪声的晶体管。
图2图解说明本发明的一个实施例，它包括相互连接的第一和第二晶体管M1和M2以及在图1的电路中示出的另一个元件。
在图2所示的本发明的实施例中，设置与晶体管M1的本征栅极电容Cgs并联的附加电容Cd。附加电容Cd具有消除Cgs和Q之间的相互影响的作用，这可以用来在任何给定的Cgs值的情况下可调节地减小Q。这是非常重要的，因为栅极引发的电流噪声随Cgs的平方而增加。
在以下的说明中，可以看出这种技术用来设计非常低噪声的CMOS LNA，而没有关联的功耗负担。为使所述分析易处理，所有无源元件均按无损耗处理。这样，所计算的噪声系数对于可用的技术、设计规范和功耗电平，均代表最小值。
图2示出实施本发明的LNA的简化示意图。晶体管M2对LNA的噪声性能只有很小的影响，其对总噪声的作用在分析中不作考虑。表1列出了在以下说明中所使用的许多符号，其中提到的晶体管是M1。所述处理限于长沟道(或者更确切地说，低电场)晶体管的情况，对于这类晶体管，通常的平方Ids-Vgs关系适用于饱和区。例如，对MOS晶体管的详细说明，请参阅“Operation and Modeling of the MOSTransistor”，Yannis P.Tsiridis，第二版，McGraw-Hill，1999。图3说明MOS晶体管的结构，特别图解说明晶体管的宽度W和栅极长度L。
表1工艺和设计参数符号参数W 晶体管宽度L 晶体管长度Ids晶体管沟道电流Vds晶体管漏-源电压Vgs晶体管栅-源电压Cgs晶体管栅-源电容Gmb晶体管跨导Gdo晶体管体跨导Vds＝0时晶体管输出电导μn电子迁移率Cox栅极单位电容γ 沟道电流噪声系数δ 栅极引发的电流噪声系数Rs 源电阻ω0工作角频率kB波尔兹曼常数T 绝对温度已知电路的输入阻抗(忽略gmb，其对输入阻抗和输出噪声的影响都极小)由下式给出Zin=Rs+1jωCt+jωLt+gmLsCt---(1)]]>式中Lt＝Lg+Ls且Ct＝Cd+Cgs。gm可以写为(按通常的长沟道近似)gm=2μnCaxWIds/L---(2)]]>在谐振(工作)角频率下
ω=1LtCt---(3)]]>LNA给出的阻抗必须等于源阻抗匹配；因此，谐振时的结果总阻抗为Zin,res=Rs+gmLsCt=2Rs---(4)]]>其中必须满足等式gmLsCt=Rs---(5)]]>于是，输入电路的质量因数Q为Q=12RsωoCt---(6)]]>图3中示出用于噪声分析的小信号等效电路。包括三个噪声源源电阻的热噪声(in，R)；沟道电流的热噪声(in，d)；以及栅极引发的电流噪声((in，g)。对应的噪声密度为i2‾n,R=4kBT1RsΔf---(7)]]>i2‾n,d=4kBTγgdoΔf---(8)]]>i2‾n,g=4kBTδ(ωCgs)25gdoΔf---(9)]]>栅极引发的电流噪声和沟道电流噪声的相关性已忽略不计。可以容易地给出这种噪声示而仅仅引入非常小的误差。
传统的电路分析给出所述三种噪声源在谐振条件下对输出噪声电流in，out(见图3)的转移函数
in,out,R=gmj2ωoCtin,R---(10)]]>in,out,d=12in,d---(11)]]>in,out,g=gmjωoCtjRsωoCt-1j2RsωoCtin,g---(12)]]>利用公式(6)，获得如下的在谐振条件下的噪声系数F=i2‾n,out,R+i2‾n,out,g+i2‾n,out,di2‾n,out,R]]>=1+δgm22gdo(Q2+14)P2+γ4gdoRsQ2gm2]]>=1+δ5(Q2+14)P2+γ4RsQ2gm---(13)]]>式中P≡CsCt---(14)]]>并且已作长沟道方式简化gdo＝gm。以下将采用常用的公式Cgs=23CoxWL---(15)]]>利用公式(6)、(14)和(15)，P可表示为P=Q·2ωoRsCgs=Q·43ωoRsCosWL---(16)]]>(利用公式(2)和(16))可以把公式(13)改写为
F=1+δ2(Q2+14)(Q·43ωoRsCoxWL)2+γ4RsQ22μnCoxWIds/L]]>≡1+aQ2W32+a4W32+bQ-2W-11---(17)]]>式中a和b的表达式是显而易见的。公式(17)作为Q和W的函数的典型关系曲线示于图4。可以直接看出对于Q和W的有限值，公式(17)没有最小值；而是对于任何Ids值，可以任意地使其接近于1。但是，这种情况是当Q趋于无穷大而W趋于零时得到的，而这些不是这些参数的合理选择。实际上，由于线性和对参数敏感等原因必须对Q加以限制，且W必须足够大才可得到给定的Ids。所以，可以固定一个容许的可能最大的Q值，并在有这样一个Q值时推导出最佳晶体管宽度Wopt的公式。相对于W取公式(17)的导数，得到∂F∂W=32a(Q2+14)W12-12bQ-2W-32---(18)]]>使公式(18)等于零，给出Wopt为Wopt=1Q(Q2+14)12b3a≈1Q2b3a]]>=1Q25γ12δ143ωoRsCoxL---(19)]]>将公式(19)代入公式(16)，得到Popt的对应值Popt=1(Q2+14)125γ12δ≈1Q5γ12δ---(20)]]>最后，从公式(17)和(19)可以得到对给定Q的噪声系数的最小值Fmin
Fmin=1+(Q2+14)14Q32·4a14(b3)34≈1+1Q·4a14(b3)34]]>=1+1Q·4(δ5)14(γ12)342ωo3μnRsIdsL---(21)]]>对于同样的Q和Ids值，可以将上述噪声系数和没有额外的电容Cd时所得到的噪声系数进行比较。因此，我们定义抑制系数S为S≡FP=1-1Fmin-1---(22)]]>式中由公式(13)在P＝1时给出Fp＝1。相应地S=δ5(Q2+14)+γ4δ5(Q2+14)P2opt+γ4WoptWp=1---(23)]]>其中Wp＝1来自公式(6)和(15)WP=1=1Q·43ωoRsCosL---(24)]]>公式(19)，(20)和(24)产生S=(3δ5γQ2+34)1Q5γ12δ---(25)]]>可以把Fmin写成Fmin=1+FP=1-1S---(26)]]>这样，S越高，对Fmin的改进越大。在高Q的极限内，S与Q3/2成正比。
以上求出的关系导致可实现的放大器，即，所有设计参数均可被赋予合理的数值。在以下的说明中，工艺参数取自标准0.35μmCMOS工艺，其中δ＝2γ(最近对γ和δ数值的基于模拟的分析，请参阅Proceedings CICC 1999，paper 16-2，1999年5月，其中用符号β代替δ)。工作(谐振)频率为1.8GHz，源阻抗为50Ω，电流消耗设为1mA。表2列出了工艺和设计参数。
设计过程开始时将Q固定在稍高的数值3。于是，公式(19)和(20)分别给出Wopt＝35μm和P＝0.15。从公式(15)可得Cgs＝44fF，而从公式(14)可得Cd＝250fF。公式(2)和(5)分别产生gm≈5.8mA/V和Ls≈2.5nH。最后由公式(3)计算的Lg为24nH。很清楚，所有元件(可能除了1g之外)都具有可集成化的数值。
公式(21)给出Fmin≈1.26(≈0.99dB)，这是一个非常低的数值。从抑制系数S≈4.59，可计算出P＝1时的F值，得出Fp＝1≈2.18(≈3.38dB)，一个高得多的数值。表3给出Q＝2以及Q＝4时的各元件数值。
表2艺和设计参数值参数 数值Lmin(有效) 4μmμn0.04m2/VCox4.710-3F/m2γ2.0δ4.0Ids1mAω02∏.1.8 109s-1Rs 50Ω
表3元件数值和放大器的噪声性能
显然，上述本发明的实施例可以设计出在低功耗电平下非常低噪声的CMOS LNA。
本发明的原理不仅适用于以上所示和说明的LNA，也适用于微分低噪声放大器。如果是微分LNA，则源端子通过阻抗匹配网络、例如电感、连接到信号的地(或共用)端子。
本发明的原理也适用于一般晶体管，例如双极晶体管。如果是双极晶体管，则输入和“电源”端子由基极、发射极和集电极提供。
权利要求
1.一种低噪声放大器，它包括CMOS晶体管，所述CMOS晶体管具有栅极端子、源极端子和漏极端子，所述栅极端子通过第一阻抗匹配网络连接到所述放大器的输入端，而所述源极端子通过第二阻抗匹配网络连接到信号接地线；以及，容性阻抗，它连接在所述晶体管的所述栅极端子和所述源极端子之间。
2.一种低噪声放大器，它包括具有输入端子以及第一和第二电源端子的晶体管；以及连接在所述输入端子和所述第一和第二电源端子之一之间的容性阻抗。
3.一种低噪声放大器，它包括双极晶体管，所述双极晶体管具有基极端子、发射极和集电极端子，所述基极端子通过第一阻抗匹配网络连接到所述放大器的输入端子，而所述发射极端子通过第二阻抗匹配网络连接到信号接地端子；以及容性阻抗，它连接在所述晶体管的所述基极端子和所述发射极端子之间。
全文摘要
一种低噪声放大器，它包括CMOS晶体管(M
文档编号H03F3/193GK1515070SQ02811481
公开日2004年7月21日 申请日期2002年4月8日 优先权日2001年4月9日
发明者P·安德雷尼, H·斯杰兰德, P 安德雷尼, 芾嫉 申请人:艾利森电话股份有限公司