专利名称：数据内插装置及方法、样本化函数产生装置、数据内插程序、记录媒体的制作方法
发明区域本发明涉及数据内插装置及方法、样本化函数产生装置、数据内插程序、记录媒体，特别是适合使用于在语音或图像等的分散性数据间内插数据的数据内插方式的数据内插装置及方法。
背景技术：
传统上，作为求出预先所给样本值间的值的数据内插方法，提出了各种方法。最简单的方法是直线内插。这种直线内插是，求出以(x1+x2)/2表示的内插数据，作为例如要内插两个样本值x1、x2间的中间值。
而，使用一定的样本化函数进行数据内插，也属众所周知的方法。这时的数据内插，通常是使用传统上周知的被称作sinc函数的样本化函数。
图1是sinc函数的说明图。sinc函数是将狄拉克的δ函数加以傅立叶逆变换时出现的函数，样本化频率为f时，以sin(πft)/(πft)加以定义。此sinc函数仅在t＝0的样本点，其值成为1，在其他所有样本点其值均为0。
图2是使用图1所示的样本化函数的数据内插说明图。在图2，探讨相等间隔的样本点t1、t2、t3、t4各点的分散数据的值是Y(t1)、Y(t2)、Y(t3)、Y(t4)时，要求出例如对应样本点t2与t3间的一定位置t0(离t2距离a的位置)的内插值y(t0)时的情况。
一般来讲，要使用样本化函数求出内插值y(t0)时，对于具有对应各样本点t1～t4的分散数据值Y(t1)～Y(t4)的振幅的多数样本化函数，分别求出在内插位置t0的值(以×记号表示)，而以折合式运算全部相加即可。
这些数据内插是在，例如，将分散的数字数据变换成连续的模拟信号的数字模拟变换处理，或从压缩时分散的数据，通过内插复原连续的原数据的伸展处理等时使用。这时候，常被要求尽可能将所给的分散样本点间的值，内插成平滑状态。
为了适用这种要求，在通过内插处理以虚拟方式提高取样频率的传统的数据内插方法中，基于取样保持电路保持所求得的各内插值，生成台阶状的信号波形后，将其通过低通虑波器，以输出平滑的信号。
但是，这种方法却存在有，输出的连续信号因低通滤波器造成的相位特性的劣化的问题。
另外，上述sinc函数是在±∝时收敛成0的函数，因此如果要求出正确的内插值，必须求出对应所有的分散数据值的sinc函数的值并进行相加。但实际上，从处理能力或电路规模等的因素来看，限定加以考虑的分散数据的范围，进行折合式运算。因此，所获得的内插值含有舍位误差，有不能获得正确内插值的问题。
为了解决这种问题，本申请人曾发明，能够获得没有因低通滤波器造成的相位特性的劣化或舍位误差，失真很少的输出波形的数据内插方式，并已申请专利(特愿平11-173245号)。记载于此特愿平11-173245号的发明，是将图15所示的数字基本函数，加工成对应输入的n个分散数据的值的振幅，通过过取样及折合式运算将它们加以合成，其结果是，依据图3所示的样本化函数进行数据内插。
此图3所示的样本化函数，是可以在其整个区域做一次微分，沿横轴的样本位置t仅在有限的局部区域内具有0以外的有限值，在其他区域，其值全部成为0的有限级数的函数。
同时，此图3所示的样本化函数是具有，仅样本点t3取极大值，在4个样本点t1、t2、t4、t5其值成为0的特征的函数，为获得平滑的波形的信号所需要的样本点全部会通过。
如此，图3所示的函数，是可以在其整个区域做一次微分，而且，在样本点t1、t5收敛成0的有限级数的样本化函数。因此，可以取代图1所示的传统的sinc函数，使用图3的样本化函数，进行依据各分散数据的重叠，从而能够使用能将分散数据间的值微分一次的函数平滑内插。因此，不需要低通滤波器，可防止其相位特性的劣化。
同时，由于图3所示的样本化函数会在样本点t1、t5收敛成0，因此只要将t1～t5范围内的分散数据列入考虑即可。因此，要求出某一内插值时，只要考虑有限数的分散数据的值即可，可以大幅度缩减处理量。而且，对t1～t5范围外的各分散数据，并不是本来也应列入考虑，只是考虑到处理量或准确度等而不予考虑，而是理论上没有考虑的必要，因此也可以防止发生舍位误差。
但是，在记载于特愿平11-173245号的数据内插方式，虽然可以获得如上述的优异的特性，但是较之折合式运算或移动平均运算等，直线内插等的简单的数据内插方式，需要进行复杂的运算。
发明内容
本发明的目的在使其能够通过更简单的运算，便能够进行基于在其整个区域可以做一次以上微分的有限级数的样本化函数的平滑数据内插，能够实现运算时间的缩短，或进行该运算的电路的简化。
本发明的数据内插装置的特征在于，具备可使依次输入的分散数据依次延迟的多级延迟电路；以及对从上述多级延迟电路的各输出级取出的各数据，进行对应数字基本函数的值的加权加法运算，由此求出对上述依次输入的分散数据的内插数据的乘加法运算电路。
本发明的另一方式的特征在于，以上述多级延迟电路与上述乘加法运算电路作为1组的过取样电路，而将多数过取样电路予以串级连接(cascade connection)。
本发明的其他方式的特征在于，具备可使依次输入的分散数据依次延迟的3级延迟电路；以及，对从上述3级延迟电路的各输出级取出的各数据，进行对应数字基本函数的值的加权加法运算，由此求出对上述依次输入的分散数据的内插数据的乘加法运算电路。
本发明的其他方式的特征在于，以上述3级延迟电路与上述乘加法运算电路作为1组的过取样电路，而将多数过取样电路予以串级连接。
本发明的其他方式的特征在于，具备可使依次输入的分散数据依次延迟的多级延迟电路；对从上述多级延迟电路的各输出级取出的各数据，进行对应数字基本函数的值的加权加法运算，由此求出对上述依次输入的分散数据的内插数据的乘加法运算电路；以及，用以求出从上述乘加法运算电路输出的邻接内插数据之间的平均数据的平均化电路。
本发明的其他方式的特征在于，以上述多级延迟电路、上述乘加法运算电路及上述平均化电路作为1组的过取样电路，而将多数过取样电路予以串级连接。
本发明的其他方式的特征在于，具备可使依次输入的分散数据依次延迟的4级的延迟电路；以及，对从上述4级延迟电路的各输出级取出的各数据，进行对应数字基本函数的值的加权加法运算，由此求出对上述依次输入的分散数据的内插数据的乘加法运算电路。
本发明的其他方式的特征在于，以上述4级延迟电路与上述乘加法运算电路作为1组的过取样电路，而将多数过取样电路予以串级连接。
本发明的其他方式的特征在于，具备可使依次输入的分散数据依次延迟的5级的延迟电路；以及，对从上述5级延迟电路的各输出级取出的各数据，进行对应数字基本函数的值的加权加法运算，由此求出对上述依次输入的分散数据的内插数据的乘加法运算电路。
本发明的其他方式的特征在于，以上述5级延迟电路与上述乘加法运算电路作为1组的过取样电路，而将多数过取样电路予以串级连接，本发明的其他方式的特征在于，具备对于依次输入的分散数据，取得着眼的样本点的分散数据以及其周边数个样本点的分散数据的数据取得机构；以及，对通过上述数据取得机构取得的多个分散数据，进行对应数字基本函数值的加权加法运算，由此依次求出对于上述着眼的样本点的分散数据的内插数据的内插机构。
本发明的其他方式的特征在于，以上述内插机构的输出数据作为上述数据取得机构的输入，重复进行数次上述数据取得机构及上述内插机构的处理。
本发明的其他方式的特征在于，具备对由上述内插装置求得的内插数据，在相邻接的内插数据相互间进行平均化运算的平均化构件。
同时，本发明的数据内插方法的特征在于，对依次输入的分散数据，取得着眼的样本点的分散数据及其周边数个样本点的分散数据，进行对应数字基本函数值的加权加法运算，由此依次求出对于上述着眼的样本点的分散数据的内插数据。
本发明的另一方式的特征在于，对通过对应上述数字基本函数值的加权加法运算求得的内插数据，在相邻接的内插数据相互间进行平均化运算。
本发明的其他方式的特征在于，对通过对应上述数字基本函数值的加权加法运算求得的内插数据，对着眼的样本点的内插数据及其周边数个样本点的内插数据，进行对应上述数字基本函数值的加权加法运算，进一步求出对于上述着眼的样本点的内插数据的内插数据。
本发明的其他方式的特征在于，关于依次输入的分散数据，对着眼的一个样本点的分散数据及其两相邻的样本点的分散数据，进行对应上述数字基本函数值的加权加法运算，由此从上述一个样本点的分散数据，依次求出两个样本点的内插数据。
本发明的其他方式的特征在于，关于依次输入的分散数据，对着眼的相邻的两个样本点的分散数据及其两相邻的样本点的分散数据，进行对应上述数字基本函数值的加权加法运算，由此依次求出内插上述两个样本点间的内插数据。
同时，本发明的样本化函数生成装置的特征在于，以可使输入的单一数字数据依次延迟的多级延迟电路，以及对从上述多级延迟电路的各输出级取出的各该数据，进行对应上述数字基本函数的值的加权加法运算，求出对上述单一数字数据的内插数据的乘加法运算电路，构成一组过取样电路，而将多数过取样电路予以串级连接。
同时，本发明的数据内插程序，是用以使电脑产生本发明要求保护范围第17项的各机构的功能的程序，或用以使电脑执行本发明要求保护范围第20项、第24项、第26项中任一项的数据内插方法的处理程序的程序。
同时，本发明的可由电脑读取的记录媒体，记录有用以使电脑产生本发明要求保护范围第17项的各机构的功能，或记录有用以使电脑执行本发明要求保护范围第20项、第24项、第26项中任一项的的数据内插方法的处理程序的程序。
图1是sinc函数的说明图。
图2是使用图1所示样本化函数的数据内插的说明图。
图3是表示从图15所示数字基本函数生成的传统的样本化函数的特性图。
图4是表示实施方式1的数据内插装置的构成例的图。
图5是说明实施方式1的数据内插的原理图。
图6是表示在图4所示的数据内插装置输入单位脉冲的数据时获得的过取样结果的特性图。
图7是为了比较图6的④所示波形函数与图3所示的波形函数而排列表示的特性图。
图8是图7所示的样本化函数的局部放大图。
图9是表示图7所示的样本化函数的频率特性的图。
图10是表示实施方式1的数据内插装置的其他构成例的图。
图11是表示实施方式1的数据内插装置的其他构成例的图。
图12是表示实施方式1的数据内插装置的其他构成例的图。
图13是说明实施方式2的数据内插的原理图。
图14是表示实施方式2的数据内插装置的构成例的图。
图15是表示本实施方式所用的数字基本函数的图。
具体实施例方式
(实施方式1)参照
本发明的实施方式1如下。
图4是表示实施方式1的数据内插装置的构成例的图。图5是说明实施方式1的数据内插的原理图。首先使用图5说明本实施方式的数据内插的原理。
在图5所示的数据构造中，横轴的A、B、C、…表示按每一时钟脉冲依次输入的各样本点的分散数据，其数据值成为对于数字基本函数的系数。而纵轴的a、b、c、…则表示由数字基本函数加工的分散数据的中心位置。
在此所使用的数字基本函数，是作为在进行基于过取样的数据内插时使用的样本化函数的基本的函数，如图13所示。此数字基本函数，是按每一时钟脉冲使数据值呈-1、1、8、8、1、-1变化而作成的函数。
如图5所示，对于分散数据A的数字基本函数，是以最初的时钟脉冲位置为前头，而各函数值(-1、1、8、8、1、-1)则各错开一个时钟脉冲。而对于下一个分散数据B的数字基本函数，以最初的时钟脉冲位置的两个时钟脉冲后的时钟脉冲位置为前头，而各函数值错开一个时钟脉冲。同样地，对于依次输入的各分散数据C，D，E，F，…的数字基本函数，以再各落后两个的时钟脉冲位置分别为前头，而各函数值各错开一个时钟脉冲。
依据这种数据构造，以从一个分散数据B生成两个数字基本函数B1、B2时为例子进行说明。在此探讨，夹住由数字基本函数加工的分散数据B的中心位置b的两行数据分别为b1、b2，对这些数据b1、b2进行折合式运算。这时，两个相邻接的数据值b1、b2可分别表示为，b1＝A+8B-C ……(1)b2＝-A+8B+C ……(2)从上述(1)、(2)式得，b1+b2＝16B ……(3)并且，变化成，B＝(b1/8+b2/8)/2……(4)从上述(4)式，可以说分散数据B相当于两个数据b1/8、b2/8的中间值。反过来考虑，一个分散数据B可用两个内插数据B1、B2来替换，它们可以表示如下式所示，B1＝(A+8B-C)/8 ……(5)B2＝(-A+8B+C)/8……(6)同时，关于分散数据B，在(4)式所示的关系，对其他分散数据C，D，E，F，…也同样可以成立。因此成为C＝(c1/8+c2/8)/2D＝(d1/8+b2/8)/2
E＝(e1/8+e2/8)/2F＝(f1/8+f2/8)/2……因此，如下式所示，一个分散数据C可用两个内插数据C1、C2来替换，一个分散数据D可用两个内插数据D1、D2来替换，一个分散数据E可用两个内插数据E1、E2来替换，一个分散数据F可用两个内插数据F1、F2来替换。
C→C1＝(B+8C-D)/8、C2＝(-B+8C+D)/8D→D1＝(C+8D-E)/8、D2＝(-C+8D+E)/8E→E1＝(D+8E-F)/8、E2＝(-D+8E+F)/8F→F1＝(E+8F-G)/8、F2＝(-E+8F+G)/8……如以上所述，要求出某样本点的分散数据(例如B)的内插值时，将该分散数据乘以8倍的值，与将前后的样本点的分散数据+1倍、-1倍的值相加，在以8除该相加值而获得第1内插值(例如B1)。同时，将对象的分散数据的8倍的值，与将前后的样本点的分散数据+1倍、-1倍的值相加，再以8除该相加值而获得第2内插值(例如B2)。对各样本点进行此项运算，由此对原数据做两倍的过取样。
再依据两倍过取样的内插数据，进行同样的内插处理，便可以对原数据做4倍的过取样。而且，可以依据4倍过取样的内插数据，进行同样的内插处理，对原数据做8倍的过取样。理论上，重复进行n次同样的处理便可以对原数据做2n倍的过取样。
其次，再使用图4说明实现上述内插作业的实施方式1的数据内插装置的构成。
图4所示的数据内插装置的结构，是以串级方式连接3级进行两倍过取样用的电路，以附加数字(-1～-3)区别第1级～第3级的电路。同时，附加数字不同但主记号相同的电路结构表示具有相同的功能。
第1级的过取样电路是依基准频率(例如44.1KHz)的时钟脉冲CK而作业。3级的D型触发电路1-1、2-1、3-1使依次输入的分散数据(例如16彼特)依次延迟基准频率的一个时钟脉冲CK。这些D型触发电路1-1、2-1、3-1相当于本发明的3级延迟电路。
从第1级的D型触发电路1-1的输出抽头取出的数据，形成例如(5)、(6)式所示的第1项，从第2级的D型触发电路2-1的输出抽头取出的数据形成第2项，从第3级的D型触发电路3-1的输出抽头取出的数据形成第3项。
从第1级的D型触发电路1-1的输出抽头取出的数据，经由-1倍的乘法器4-1(相当于本发明要求保护范围第3项的第1乘法器)输入AND闸(Gate)5-1的一方的输入端。同时，不经由乘法器(相当于+1倍)输入AND闸6-1的一方的输入端。AND闸5-1的另-方的输入端，输入通过变换器7-1的反转时钟脉冲CK。而，AND闸6-1的另一方的输入端，则输入时钟脉冲CK。
上述两个AND闸5-1、6-1的输出数据，是经由OR闸8-1输出。由此，时钟脉冲CK在“H”的期间中，从OR闸8-1输出+1倍的分散数据。而，时钟脉冲CK在“L”的期间中，从OR闸8-1输出-1倍的分散数据。另外，时钟脉冲CK在“H”的期间中，求出上述(5)式所示的第1项，时钟脉冲CK在“L”的期间中，求出上述(6)式所示的第1项。由两个AND闸5-1、6-1、变换器7-1及OR闸8-1构成本发明要求保护范围第3项的第1切换电路。
从第2级的D型触发电路2-1的输出抽头取出的数据，经由+8倍的乘法器9-1(相当于本发明要求保护范围第3项的第2乘法器)输出。如上述(5)、(6)式所示，关于第2项，两式的±符号不变，因此不需要如第1项的通过时钟脉冲CK切换符号用的电路。
而从第3级的D型触发电路3-1的输出抽头取出的数据，经由-1倍的乘法器10-1(相当于本发明要求保护范围第3项的第3乘法器)输入AND闸11-1的一方的输入端。同时，不经由乘法器(相当于+1倍)输入AND闸12-1的一方的输入端。AND闸11-1的另一方的输入端，输入时钟脉冲CK。而，AND闸12-1的另一方的输入端，则输入通过变换器13-1的反转时钟脉冲CK。
上述两个AND闸11-1、12-1的输出数据，是经由OR闸14-1输出。由此，时钟脉冲CK在“H”的期间中，从OR闸14-1输出-1倍的分散数据。而，时钟脉冲CK在“L”的期间中，从OR闸14-1输出+1倍的分散数据。亦即，时钟脉冲CK在“H”的期间中，求出上述(5)式所示的第3项，时钟脉冲CK在“L”的期间中，求出上述(6)式所示的第3项。由两个AND闸11-1、12-1、变换器13-1及OR闸14-1构成本发明要求保护范围第3项的第2切换电路。
上述OR闸8-1的输出数据；8倍乘法器9-1的输出数据；及OR闸14-1的输出数据，由两个加法运算器15-1、16-1(相当于本发明要求保护范围第3项的加法运算器)全部相加。由此，时钟脉冲CK在“H”的期间中，由加法运算器16-1输出上述(5)式所示的运算结果，时钟脉冲CK在“L”的期间中，由加法运算器16-1输出上述(6)式所示的运算结果。
对以上的电路，依次输入图5所示的分散数据A、B、C、…，则由加法运算器16-1输出如A、B1、B2、C1、C2、…的两倍过取样的内插数据。另外，(5)、(6)式是数据值整体被1/8倍，但为此的电路未设在第1级的过取样电路。图4的电路是将3级分集中在最未级的乘法器20加以1/512(1/83)倍。
在图4所示的数据内插装置中，例如，由1个分散数据B生成两个内插数据B1、B2时，关于两内插数据共同的(5)(6)式的第2项，是共用1个8倍乘法器9-1以形成数据。如此，生成两个内插数据时能够共用的电路尽量共用化，以简化整体的电路构成。
在上述加法运算器16-1的输出级设有，由D型触发电路17-1、加法运算器18-1、及1/2倍乘法器19-1构成的平均化电路。D型触发电路17-1依照基准频率的两倍频率的时钟脉冲2CK，使加法运算器16-1的输出数据延迟1时钟脉冲分。加法运算器18-1将加法运算器16-1的输出数据与D型触发电路17-1的输出数据相加。1/2倍乘法器19-1将加法运算器18-1的输出数据1/2倍。
如此配设平均化电路的理由是，要将因内插处理产生的时钟脉冲的相对位置的偏移恢复到原来的状态。例如，从加法运算器16-1输出如A、B1、B2、C1、C2、…的内插数据时，平均化电路是依次执行(B1+B2)/2、(B2+C1)/2、(C1+C2)/2、…的运算。
此平均化运算的执行结果成为，(B1+B2)/2＝{{(A+8B-C)/8}+{(-A+8B+C)/8}}/2＝B(B2+C1)/2＝{{(-A+8B+C)/8}+{(B+8C-D)/8}}/2＝(-A+9B+9C-D)/16 ……(7)(C1+C2)/2＝{{(B+8C-D)/8}+{(-B+8C+D)/8}}/2＝C……可将时钟脉冲的相对位置偏移修正到原来的正确位置。由此，可以使用图9，如后述，使获得的样本化函数的频率特性良好。
构成上述平均化电路的1/2倍乘法器19-1的输出数据，输入到第2级的过取样电路的D型触发电路1-2执行第2级的2倍过取样。第2级过取样电路除了是依据基准频率的两倍频率的时钟脉冲2CK作业以外，与第1级的过取样电路相同。
设在第2级的过取样电路的最末级的1/2倍乘法器19-2的输出数据，输入到第3级过取样电路的D型触发电路1-3执行第3级的两倍过取样。第3级的过取样电路，除了依基准频率的4倍频率的时钟脉冲4CK作业以外，其余与第1级的过取样电路相同。
图6是表示在图4所示数据内插装置输入单位脉冲的数据时，获得的过取样结果的特性图。在图6，①表示单位脉冲的输入数据、②表示两倍过取样数据、③表示4倍过取样数据、④表示8倍过取样数据。④所示过取样数据的波形函数，与图3所示的通过特愿平11-173245号记载的折合式运算获得的样本化函数，有大致相同的波形。
图7表示为了比较而并排的图6的④所示的波形函数，及图3所示的波形函数，供参考。在图7，实线的曲线I是图6的④所示的波形函数，虚线的曲线II是图3所示的波形函数。由此可以看出，两者的波形几乎没有差别，是会在有限的样本位置收敛到0的有限级数的样本化函数。而且，图6的④所示的函数在整个区域可以微分一次以上。
因此，应用本实施方式的数据内插处理时，其结果是使用图6的④所示的样本化函数进行依据各分散数据的重叠，可以使用能够将分散数据间的值微分一次以上的函数，将其内插成更平滑。由此，不需要低通滤波器，可以防止相位特性的劣化。
而对某一分散数据求出内插值时，只要考虑有限数(如上述(5)(6)式所示的3个)的分散数据的值即可，可以大幅度减少处理量。而且，对有限级数的范围外的各分散数据，本来应该考虑，但考虑处理量或准确度并不一定加以忽视，而是理论上没有必要考虑，因此也可以防止发生舍位误差。
图8是图7所示的样本化函数的局部放大图。如图8所示，通过特愿平11-173245号获得的样本化函数II，是在样本点t＝7位置被强行收敛到0的形态，但依据本实施方式获得的样本化函数I，则没有这种强行收敛。因此，依据本实施方式时，可以将分散数据内插成更平滑。
图9是表示图7所示的样本化函数的频率特性图。在图9，实线的曲线I表示由本实施方式获得的样本化函数的频率特性，虚线的曲线II表示通过特愿平11-173245号获得的样本化函数的频率特性。由此图9可以看出，双方均可获得极良好的频率特性。由此，陷波滤波器(notchfilter)插入在刚好出现所谓循环噪声的部位，可以有效抑制发生循环噪声。
如以上所详述，依据实施方式1时，可以仅通过上述(5)(6)式的极简单的四则运算，获得可以在全区域微分一次以上的有限级数的样本化函数，通过简单的运算即可进行依据该样本化函数的数据内插。依据此(5)(6)式时，对着眼的样本点的分散数据求出内插数据时，只要考虑其两相邻的样本点的分散数据便可以。因此，依据本实施方式时，不但可以获得没有低通滤波器的相位失真或舍位误差的良好的内插数据，又可以缩短为此所需的运算时间，同时可以简化其运算电路。
再者，上述图4所示的数据内差电路，是实现本发明的数据内插手法的电路构成的一个例子，但并不限定如此。
例如，可以个别配设，将从3个D型触发电路的输出抽头取出的各数据加以-1倍、8倍、+1倍而相加的第1乘加法运算电路；及将从3个D型触发电路的输出抽头取出的各数据加以+1倍、8倍、-1倍而相加的第2乘加法运算电路。
图10是表示这时的电路构成例的图。再者，在此仅表示进行两倍的过取样的电路，但与图4时相同，串级连接n个同样的电路便可以进行2n倍的过取样。同时，在此是省略未表示平均化电路。
在图10，3级D型触发电路21、22、23使依次输入的分散数据依次延迟1个时钟脉冲CK。第1乘加法运算电路具备将第1级的D型触发电路21的输出数据加以-1倍的第1乘法器24；将第2级的D型触发电路22的输出数据加以8倍的第2乘法器25；将第1乘法器24的输出数据、第2乘法器25的输出数据及第3级的D型触发电路23的输出数据相加的加法运算器26、27。
而第2乘加法运算电路具备将第2级的D型触发电路22的输出数据加以8倍的第3乘法器28；将第3级的D型触发电路23的输出数据加以-1倍的第4乘法器29；将第3乘法器28的输出数据、第4乘法器29的输出数据及第1级的D型触发电路21的输出数据相加的加法运算器30、31。
从第1乘加法运算电路(加法运算器27)输出的数据，输入AND闸32的一方的输入端。在AND闸32的另一方的输入端，输入通过变换器33的反转时钟脉冲CK。而，从第2乘加法运算电路(加法运算器31)输出的数据，输入AND闸34的一方的输入端。AND闸34的另一方的输入端，输入时钟脉冲CK。
上述两个AND闸32、34的输出数据，是经由OR闸35输出。由此，时钟脉冲CK在“H”的期间中，从OR闸35输出上述(5)式所示的运算结果，时钟脉冲CK在“L”的期间中，从OR闸35输出上述(6)式所示的运算结果。
又如图11所示，在图10中也可以用1个乘法器来兼用两个8倍乘法器。再者，图11也仅表示进行两倍的过取样的电路，但，串级连接n个同样的电路便可以进行2n倍的过取样。同时，在此也省略未表示平均化电路。
而图11所示的数据内插装置具备，使依次输入的分散数据依次延迟1个时钟脉冲CK的3级D型触发电路41、42、43。并具备将第1级的D型触发电路41的输出数据加以-1倍的第1乘法器44；将第2级的D型触发电路42的输出数据加以8倍的第2乘法器45；将第3级的D型触发电路43的输出数据加以-1倍的第3乘法器46。
并且具备将第1乘法器44的输出数据、第2乘法器45的输出数据及第3级的D型触发电路43的输出数据相加的第1加法运算器47、48；及将第2乘法器45的输出数据、第3乘法器46的输出数据及第1级的D型触发电路41的输出数据相加的第2加法运算器49、50。
从加法运算器48输出的数据，输入AND闸51的-方的输入端。在AND闸51的另一方的输入端，输入通过变换器52的反转时钟脉冲CK。而，从加法运算器50输出的数据，则输入AND闸53的一方的输入端。AND闸53的另一方的输入端，输入时钟脉冲CK。
上述两个AND闸51、53的输出数据，是经由OR闸54输出。由此，时钟脉冲CK在“H”的期间中，从OR闸54输出上述(5)式所示的运算结果，时钟脉冲CK在“L”的期间中，从OR闸54输出上述(6)式所示的运算结果。
上述实施方式是通过进行上述(5)(6)式的运算进行数据内插，对求得的内插数据再进行平均化运算，以补正时钟脉冲的相对位置的偏移。对此，也可以直接进行上述(7)式所示的运算，以省略平均化运算。
要直接进行上述(7)式所示的运算时，关于依次输入的分散数据，对着眼的相邻接的两个样本点的分散数据及其两相邻的样本点的分散数据，进行对照数字基本函数的值的加权加法运算，依次求出内插上述两个样本点的分散数据间的内插数据。例如，着眼的两个分散数据是B、C时，其间的内插数据(B+C)/2是如下式求得。
(B+C)/2＝(-A+9B+9C-D)/16……(8)图12是表示这个时候的电路构成例的图。在此也仅表示进行两倍的过取样的电路，但，串级连接n个同样的电路便可以进行2n倍的过取样。
而图12所示的数据内插装置，具备使依次输入的分散数据依次延迟1个时钟脉冲CK的4级D型触发电路61、62、63、64。此4级D型触发电路61～64相当于本发明的4级延迟电路。
另外，具备将第1级的D型触发电路61的输出数据加以-1倍的第1乘法器65；将第2级的D型触发电路62的输出数据加以9倍的第2乘法器66；将第3级的D型触发电路63的输出数据加以9倍的第3乘法器67；将第4级的D型触发电路64的输出数据加以-1倍的第4乘法器68。并且具备，将上述第1～第4乘法器65～68的输出数据全部相加的加法运算器69、70、71。
从加法运算器71输出的数据，输入AND闸72的一方的输入端。在AND闸72的另一方的输入端，输入通过变换器73的反转时钟脉冲CK。而，输入初级的D型触发电路61的分散数据，是介由可仅使其延迟配合上述各电路方块61～71的延迟量的延迟电路74，输入AND闸75的一方的输入端。AND闸75的另一方的输入端，输入时钟脉冲CK。
上述两个AND闸72、75的输出数据，是经由OR闸76输出，由此，时钟脉冲CK在“H”的期间中，输入的分散数据直接从OR闸76输出，时钟脉冲CK在“L”的期间中，从OR闸76输出由上述(8)式所示的运算所获得的内插数据。
再者，此图12是进行如上述(8)式的运算用的一个电路例子，但不限定如此。例如，也可以用以下的构成取代图12所示的乘加法运算电路65～71。亦即，以将第1级的D型触发电路61的输出数据与第4级的D型触发电路64的输出数据相加的第1加法运算器；将第2级的D型触发电路62的输出数据与第3级的D型触发电路63的输出数据相加的第2加法运算器；将上述第1加法运算器的输出数据加以-1倍的第1乘法器；将上述第2加法运算器的输出数据加以9倍的第2乘法器；将上述第1乘法器的输出数据与上述第2乘法器的输出数据相加的第3加法运算器、构成乘加法运算电路。如此，便可以减少乘法器。
(实施方式2)其次说明本发明的实施方式2。实施方式2使用将图15所示数字基本函数各错开一个时钟脉冲相加(平均化)的函数。
图13是说明实施方式2的数据内插装置的原理图。在图13所示的数据构造，横轴的A、B、C、…表示按每一时钟脉冲依次输入的各样本点的分散数据，其数据值成为对于本实施方式的数字基本函数的系数。而纵轴的a、b、c、…则表示由数字基本函数加工的分散数据的中心位置。
如图13所示，对分散数据A的数字基本函数，以离最初的时钟脉冲位置的两时钟脉冲前为前头，而将各函数值(-1、0、9、16、9、0、-1)各错开一个时钟脉冲。而对下一个分散数据B的数字基本函数，以最初的时钟脉冲位置为前头，而将各函数值错开一个时钟脉冲。同样地，对依次输入的各分散数据C、D、E、F、…的数字基本函数，是以再各落后两个时钟脉冲位置分别为前头，而将各函数值各错开一个时钟脉冲。
依据这种数据构造时，例如，对应分散数据C的值加工的数字基本函数的中心位置c，与实施方式1不同，重叠在1个数据位置上。因此，在实施方式2，是通过使用此时钟脉冲位置c的数据，与其前后的时钟脉冲位置的数据，进行折合式运算，从1个间拔数据C求出两个内插数据C1、C2。
假设以时钟脉冲位置c为中心的前后3行分的数据分别为c-、c、c+时，则c-＝-A+9B+9C-D……(9)c＝16C ……(10)c+＝-B+9C+9D-E ……(11)由上述(9)(10)式，获得，(c-+c)＝(-A+9B+25C-D)……(12)同时，由上述(10)(11)式，获得，(c+c+)＝(-B+25C+9D-E)……(13)依此(12)(13)式考虑振幅的调整份时，1个分散数据C，可以用两个内插数据C1、C2取代，而C1、C2如下。
C1＝(-A+9B+25C-D)/32……(14)C2＝(-B+25C+9D-E)/32……(15)而关于分散数据C的(14)(15)所示的关系，对其他分散数据D、E、F、…也可以成立。因此，如下式所示，1个分散数据D置换成两个内插数据D1、D2；1个分散数据E置换成两个内插数据E1、E2；1个分散数据F置换成两个内插数据F1、F2D→D1＝(-B+9C+25D-E)/32、D2＝(-C+25D+9E-F)/32E→E1＝(-C+9D+25E-F)/32、E2＝(-D+25E+9F-G)/32
F→F1＝(-D+9E+25F-G)/32、F2＝(-E+25F+9G-H)/32………如以上，求出某样本点的分散数据(例如C)的内插数据时，将25倍该分散数据的值；9倍前-个样本点的分散数据的值；-1倍再前一个的样本点的分散数据的值；-1倍后一个的样本点的分散数据的值，予以相加，以8除其相加值，获得第1内插值(例如C1)。
同时，将25倍对象的分散数据的值；-1倍前一个样本点的分散数据的值；9倍后一个样本点的分散数据的值；-1倍再后一个样本点的分散数据的值，予以相加，以8除其相加值，获得第2内插值(例如C2)。
对各样本点进行上述运算，对原来的数据作两倍的过取样。
同时，依据两倍过取样的内插数据，进行同样的内插处理，则可将原来的数据作4倍的过取样。依据4倍过取样的内插数据，进行同样的内插处理，又可将原来的数据作8倍的过取样。理论上重复进行n次同样的内插处理，便可以将原来的数据作2n倍的过取样。
图14是表示实施方式2的数据内插装置的构成例的图。图14所示的数据内插装置的构成是以串级方式连接3级进行两倍过取样用的电路，以附加数字(-1～-3)区别第1级～第3级的电路构成的符号。同时，附加数字不同但主记号相同的电路构成表示具有相同的功能。
第1级的过取样电路是依基准频率(例如44.1KHz)的时钟脉冲CK而作业。5级的D型触发电路81-1、82-1、83-1、84-1、85-1使依次输入的分散数据(例如16彼特)依次延迟基准频率的一个时钟脉冲CK。这些D型触发电路81-1～85-1相当于本发明要求保护范围第13项的5级的延迟电路。
从第1级的D型触发电路81-1的输出抽头取出的数据，输入-1倍的乘法器86-1(相当于本发明要求保护范围第14项的第1乘法器)。从第2级的D型触发电路82-1的输出抽头取出的数据，输入+9倍的乘法器87-1(相当于本发明要求保护范围第14项的第2乘法器)，与-1倍的乘法器93-1(相当于本发明要求保护范围第14项的第5乘法器)。
从第3级的D型触发电路83-1的输出抽头取出的数据，输入25倍的乘法器88-1(相当于本发明要求保护范围第14项的第3乘法器)。从第4级的D型触发电路84-1的输出抽头取出的数据，输入-1倍的乘法器89-1(相当于本发明要求保护范围第14项的第4乘法器)，与+9倍的乘法器94-1(相当于本发明要求保护范围第14项的第6乘法器)。从第5级的D型触发电路85-1的输出抽头取出的数据，输入-1倍的乘法器95-1(相当于本发明要求保护范围第14项的第7乘法器)。
上述-1倍的乘法器86-1、9倍的乘法器87-1、25倍的乘法器88-1及-1倍的乘法器89-1的输出数据，由3个加法运算器90-1、91-1、92-1全部相加。上述-1倍的乘法器93-1、25倍的乘法器88-1、9倍的乘法器94-1及-1倍的乘法器95-1的输出数据，由3个加法运算器96-1、97-1、98-1全部相加。
从加法运算器92-1输出的数据，输入AND闸99-1的一方的输入端。在AND闸99-1的另一方的输入端，输入时钟脉冲CK。从加法运算器98-1输出的数据，输入AND闸100-1的一方的输入端。在AND闸100-1的另一方的输入端，则输入通过变换器101-1的反转时钟脉冲CK。
上述两个AND闸99-1、100-1的输出数据，是经由OR闸102-1输出。由此，时钟脉冲CK在“H”的期间中，从OR闸102-1输出上述(14)式所示的运算结果，而，时钟脉冲CK在“L”的期间中，从OR闸102-1输出上述(15)式所示的运算结果。
对上述电路，依次输入图13所示的分散数据A、B、C、…，则由OR闸102-1输出如A、B、C1、C2、D1、D2、…的两倍过取样的内插数据。再者，上述(14)、(15)式是数据值整体被1/32倍，但为此的电路未设在第1级的过取样电路。图14的电路是将3级分集中在最未级的乘法器104加以1/32768(1/323)倍。
上述OR闸102-1的输出数据，输入到第2级的过取样电路的D型触发电路81-2，执行第2级的两倍过取样。第2级的过取样电路除了是依据基准频率的两倍频率的时钟脉冲2CK作业以外，与第1级的过取样电路相同。
设在第2级的过取样电路的最末级的OR闸102-2的输出数据，输入到第3级的过取样电路的D型触发电路81-3，执行第3级的两倍过取样。第3级的过取样电路，除了是依基准频率的4倍频率的时钟脉冲4CK作业以外，其余与第1级的过取样电路相同。
设在第3级的过取样电路的最末级的OR闸102-3的输出数据，是依据8倍频率的时钟脉冲CK保持在D型触发电路103后，经由1/512倍乘法器104输出。
将数据内插装置构成如图14时，输入单位脉冲时所获得的样本化函数大致与图6的④所示一样。因此，应用实施方式2的数据内插处理时，也可以使用可以微分一次以上的函数将分散数据的值更平滑内插。由此，可以不需要低通滤波器，可以防止其相位特性的劣化。
另外，对某一分散数据求出内插值时，只要考虑有限数(如上述(14)(15)式所示的4个)的分散数据便可以，可以大幅度减少处理量。而且，对有限级数的范围以外的各分散数据，本来应该考虑，但是考虑处理量或准确度并不是一定忽视，而是理论上没有必要考虑，也可以防止舍位误差的发生。
此外，实施方式2，如图13所示，使用将图15所示的数字基本函数分别偏移一个时钟脉冲相加(平均化)的函数，求出内插数据，在此函数内已经进行平均化运算。因此进行依上述(14)(15)式的内插运算后没有必要再进行平均化运算，可以省略平均化电路。
再者，上述实施方式1及2的数字基本函数，使用按每一时钟脉冲使数据值做-1、1、8、8、1、-1的变化。此数值最佳，但也可以使用此以外者(例如，使两旁的部分的加权数不是-1而是1或0者，中心部分的加权数用8以外的值等)作为数字基本函数。这时，较之使用sinc函数的传统方式，仍可以通过简单的运算获得能够平滑连接分散数据间的良好的内插数据。
以上所说明的实施方式1及2的数据内插的手法也可以通过硬件构成、DSP、软体的任一手法来实现，例如，通过软体实现时，本实施方式的数据内插装置，实际上是以电脑的CPU或MPU、RAM、ROM等所构成，通过存储在RAM、ROM的程序作业而实现。
因此，例如在CD-ROM的记录媒体上记录可使电脑作业以发挥上述本实施方式功能的程序，而由电脑读入而实现。记录上述程序的记录媒体可以使用CD-ROM以外的软盘、硬盘、磁带、光盘、光磁盘、DVD、非挥发性存储卡等。同时，也可以经由英特网等的网路，将上述程序下载到电脑而加以实现。
同时，不仅通过电脑执行所供给的程序以实现上述实施方式的功能的情况，该程序与在电脑运作的OS(作业系统)或其他应用软体等共同实现上述实施方式的功能的情况，或供给的程序的全部处理或部分处理是由电脑的功能扩充板或功能扩充单元进行而实现上述实施方式的功能的情况，这些程序均含在本发明的实施方式。
图4及图14所示的数据内插装置，是依次输入多数分散数据以进行数据内插，但也可以用作通过输入单一的数字数据，而生成如图6④的样本化函数的样本化函数生成装置。
同时，上述数据内插装置可以应用在，例如，将分散性数字数据变换成连续性的模拟信号的数字-模拟变换；或压缩时从分散化的数据通过内插恢复原来的数据的伸展处理；图像数据的放大处理等。
此外，上述实施方式只是表示实施本发明时的具体化的一个例子而已，不能因此等而对本发明技术范围作有限度的解释。亦即，本发明可以在不脱离其构思、或其主要特征的情形下，以各种方式实施。
本发明，如上述，关于依次输入的分散数据，对着眼的样本点的分散数据及其周边数个样本点的分散数据，进行对应数字基本函数的值的加权加法运算，由此求出内插数据，因此，能够以极简单的四则计算获得在全区域可作有限次微分的有限级数的样本化函数，能够通过简单的运算进行依据该样本化函数的平滑的数据内插。因此可以缩短，获得没有低通滤波器的相位失真或舍位误差的良好的内插数据所需的运算时间，同时可以简化该运算电路。
本发明可以通过更简单的运算，进行基于在全区域可作一次以上微分的有限级数的样本化函数的平滑的数据内插，可以缩短运算时间，同时可以实现简化进行该运算用的电路。
权利要求
1.一种数据内插装置，其特征在于，具备可使依次输入的分散数据依次延迟的多级延迟电路；以及，对从上述多级延迟电路的各输出级取出的各数据，进行对应数字基本函数的值的加权加法运算，由此求出对于上述依次输入的分散数据的内插数据的乘加法运算电路。
2.如权利要求1所述的数据内插装置，其特征在于，以上述多级延迟电路与上述乘加法运算电路作为1组的过取样电路，而将多数过取样电路予以串级连接。
3.一种数据内插装置，其特征在于，具备可使依次输入的分散数据依次延迟的3级延迟电路；以及，对从上述3级延迟电路的各输出级取出的各数据，进行对应数字基本函数的值的加权加法运算，由此求出对于上述依次输入的分散数据的内插数据的乘加法运算电路。
4.如权利要求3所述的数据内插装置，其特征在于，上述乘加法运算电路具备可将第1级的延迟电路的输出数据-1倍的第1乘法器；可将第2级的延迟电路的输出数据8倍的第2乘法器；可将第3级的延迟电路的输出数据-1倍的第3乘法器；可选择性切换上述第1级的延迟电路的输出数据与上述第1乘法器的输出数据，而输出的第1切换电路；可选择性切换上述第3级的延迟电路的输出数据与上述第3乘法器的输出数据，而输出的第2切换电路；以及可将上述第2乘法器的输出数据、上述第1切换电路的输出数据及上述第2切换电路的输出数据相加的加法运算器。
5.如权利要求3所述的数据内插装置，其特征在于，上述乘加法运算电路具备由可将第1级的延迟电路的输出数据-1倍的第1乘法器，可将第2级的延迟电路的输出数据8倍的第2乘法器，可将上述第1乘法器的输出数据、上述第2乘法器的输出数据及第3级的延迟电路的输出数据相加的加法运算器构成的第1乘加法运算电路；由可将上述第2级的延迟电路的输出数据8倍的第3乘法器，可将上述第3级的延迟电路的输出数据-1倍的第4乘法器，可将上述第3乘法器的输出数据、上述第4乘法器的输出数据及上述第1级的延迟电路的输出数据相加的加法运算器构成的第2乘加法运算电路；以及，可选择性切换上述第1乘加法运算电路的输出数据与上述第2乘加法运算电路的输出数据，而输出的切换电路。
6.如权利要求3所述的数据内插装置，其特征在于，上述乘加法运算电路具备可将第1级的延迟电路的输出数据-1倍的第1乘法器；可将第2级的延迟电路的输出数据8倍的第2乘法器；可将第3级的延迟电路的输出数据-1倍的第3乘法器；可将上述第1乘法器的输出数据、上述第2乘法器的输出数据及上述第3级的延迟电路的输出数据相加的第1加法运算器；可将上述第2乘法器的输出数据、上述第3乘法器的输出数据及上述第1级的延迟电路的输出数据相加的第2加法运算器；以及，可选择性切换上述第1加法运算器的输出数据与上述第2加法运算器的输出数据，而输出的切换电路。
7.如权利要求3所述的数据内插装置，其特征在于，以上述3级的延迟电路与上述乘加法运算电路作为1组的过取样电路，而将多数过取样电路予以串级连接。
8.一种数据内插装置，其特征在于，具备可使依次输入的分散数据依次延迟的多级延迟电路；对从上述多级延迟电路的各输出级取出的各数据，进行对应数字基本函数的值的加权加法运算，由此求出对于上述依次输入的分散数据的内插数据的乘加法运算电路；以及，用以求出从上述乘加法运算电路输出的相邻接的内插数据相互间的平均数据的平均化电路。
9.如权利要求8所述的数据内插装置，其特征在于，以上述多级的延迟电路、上述乘加法运算电路与上述平均化电路作为1组的过取样电路，而将多数过取样电路予以串级连接。
10.一种数据内插装置，其特征在于，具备可使依次输入的分散数据依次延迟的4级的延迟电路；以及对从上述4级延迟电路的各输出级取出的各数据，进行对应数字基本函数的值的加权加法运算，由此求出对于上述依次输入的分散数据的内插数据的乘加法运算电路。
11.如权利要求10所述的数据内插装置，其特征在于，上述乘加法运算电路具备可将第1级的延迟电路的输出数据-1倍的第1乘法器；可将第2级的延迟电路的输出数据9倍的第2乘法器；可将第3级的延迟电路的输出数据9倍的第3乘法器；可将第4级的延迟电路的输出数据-1倍的第4乘法器；可将上述第1～第4乘法器的输出数据相加的加法运算器；以及可选择性切换上述加法运算器的输出数据与输入上述第1级延迟电路的分散数据，而输出的切换电路。
12.如权利要求10所述的数据内插装置，其特征在于，上述乘加法运算电路具备可将第1级的延迟电路的输出数据与第4级的延迟电路的输出数据相加的第1加法运算器；可将第2级的延迟电路的输出数据与第3级的延迟电路的输出数据相加的第2加法运算器；可将上述第1加法运算器的输出数据-1倍的第1乘法器；可将上述第2加法运算器的输出数据9倍的第2乘法器；可将上述第1加法运算器的输出数据与上述第2加法运算器的输出数据相加的第3加法运算器；以及，可选择性切换上述第3加法运算器的输出数据与输入上述第1级的延迟电路的分散数据，而输出的切换电路。
13.如权利要求10所述的数据内插装置，其特征在于，以上述4级的延迟电路与上述乘加法运算电路作为1组的过取样电路，而将多数过取样电路予以串级连接。
14.一种数据内插装置，其特征在于，具备可使依次输入的分散数据依次延迟的5级的延迟电路；以及对从上述5级的延迟电路的各输出级取出的各数据，进行对应数字基本函数的值的加权加法运算，由此求出对于上述依次输入的分散数据的内插数据的乘加法运算电路。
15.如权利要求14所述的数据内插装置，其中，上述乘加法运算电路具备由可将第1级的延迟电路的输出数据-1倍的第1乘法器、可将第2级的延迟电路的输出数据9倍的第2乘法器、可将第3级的延迟电路的输出数据25倍的第3乘法器、可将第4级的延迟电路的输出数据-1倍的第4乘法器、可将上述第1～第4乘法器的输出数据相加的加法运算器，构成的第1乘加法运算电路；由可将上述第2级的延迟电路的输出数据-1倍的第5乘法器、可将上述第4级的延迟电路的输出数据9倍的第6乘法器、可将上述第5级的延迟电路的输出数据-1倍的第7乘法器、可将上述第3乘法器的输出数据及上述第5～第7乘法器的输出数据相加的加法运算器，构成的第2乘加法运算电路；以及，可选择性切换上述第1乘加法运算电路的输出数据与上述第2乘加法运算电路的输出数据，而输出的切换电路。
16.如权利要求14所述的数据内插装置，其特征在于，以上述5级的延迟电路与上述乘加法运算电路作为1组的过取样电路，而将多数过取样电路予以串级连接。
17.一种数据内插装置，其特征在于，具备对依次输入的分散数据，取得着眼的样本点的分散数据以及其周边数个样本点的分散数据的数据取得机构；以及对通过上述数据取得机构取得的多个分散数据，进行对应数字基本函数的值的加权加法运算，由此依次求出对于上述着眼的样本点的分散数据的内插数据的内插机构。
18.如权利要求17所述的数据内插装置，其特征在于，以上述内插机构的输出数据作为上述数据取得机构的输入，重复进行数次上述数据取得机构及上述内插机构的处理。
19.如权利要求17所述的数据内插装置，其特征在于，具备，对由上述内插装置求得的内插数据，在相邻接的内插数据相互间进行平均化运算的平均化机构。
20.一种数据内插方法，其特征在于，关于依次输入的分散数据，对着眼的样本点的分散数据及其周边数个样本点的分散数据，进行对应数字基本函数的值的加权加法运算，由此依次求出对于上述着眼的样本点的分散数据的内插数据。
21.如权利要求20所述的数据内插方法，其特征在于，以通过对应上述数字基本函数的值的加权加法运算求得的两个内插数据，分别置换上述依次输入的分散数据。
22.如权利要求21所述的数据内插方法，其特征在于，对通过对应上述数字基本函数的值的加权加法运算求得的内插数据，在相邻接的内插数据相互间进行平均化运算。
23.如权利要求20所述的数据内插方法，其特征在于，关于通过对应上述数字基本函数的值的加权加法运算求得的内插数据，对着眼的样本点的内插数据及其周边数个样本点的内插数据，进行对应上述数字基本函数的值的加权加法运算，由此进一步求出对于上述着眼的样本点的内插数据的内插数据。
24.一种数据内插方法，其特征在于，关于依次输入的分散数据，对着眼的一个样本点的分散数据及其两相邻的样本点的分散数据，进行对应上述数字基本函数的值的加权加法运算，由此从上述一个样本点的分散数据，依次求出两个样本点的内插数据。
25.如权利要求24所述的数据内插方法，其特征在于，对于由上述求得的内插数据，在相邻接的内插数据相互间进行平均化运算。
26.一种数据内插方法，其特征在于，关于依次输入的分散数据，对着眼的相邻接的两个样本点的分散数据及其两相邻的样本点的分散数据，进行对应上述数字基本函数的值的加权加法运算，由此依次求得内插两个样本点间的内插数据。
27.一种样本化函数生成装置，其特征在于，以可使输入的单一数字数据依次延迟的多级延迟电路；以及对从上述多级延迟电路的各输出级取出的各该数据，进行对应上述数字基本函数的值的加权加法运算，由此求出对于上述单一数字数据的内插数据的乘加法运算电路，构成一组过取样电路，而将多数过取样电路予以串级连接。
28.一种数据内插程序，其特征在于，用以使电脑产生权利要求17所述各机构的功能。
29.一种数据内插程序，其特征在于，用以使电脑执行权利要求20所述的数据内插方法的处理程序。
30.一种数据内插程序，其特征在于，用以使电脑执行权利要求24所述的数据内插方法的处理程序、
31.一种数据内插程序，其特征在于，用以使电脑执行权利要求26所述的数据内插方法的处理程序。
32.一种可由电脑读取的记录媒体，其特征在于，记录有用以使电脑产生权利要求17所述的各机构的功能。
33.一种可由电脑读取的记录媒体，其特征在于，记录有用以使电脑执行权利要求20所述的数据内插方法的处理程序。
34.一种可由电脑读取的记录媒体，其特征在于，记录有用以使电脑执行权利要求24所述的数据内插方法的处理程序。
35.一种可由电脑读取的记录媒体，其特征在于，记录有用以使电脑执行权利要求26所述的数据内插方法的处理程序。
全文摘要
一种数据内插装置，具备可使依次输入的分散数据延迟的多级延迟电路文档编号H03H17/00GK1515073SQ02811499
公开日2004年7月21日 申请日期2002年5月23日 优先权日2001年6月8日
发明者小柳裕喜生 申请人:神经网络处理有限公司