专利名称：一种保护测控一体化装置的制作方法
技术领域：
本发明涉及变电站继电保护和自动化测控技术领域，具体涉及一种I IOkV及以上电压等级保护测控一体化装置。
背景技术：
传统的变电站继电保护中，出于运行安全的考虑，IlOkV及以上电压等级保护与测控功能分别采用独立的装置完成，35kV及以下电压等级的保护装置则集成了测控功能，其测控功能通常与保护功能采用同一个CPU完成逻辑运算。随着智能变电站技术的发展及二次设备集成度的提高，迫切需要可以满足IlOkV及以上电压等级技术要求的保护测控一体
化装置。目前在运行的高电压等级保护测控一体化装置是在高压微机保护装置的基础上研发形成，保护与测控功能并非是由完全独立的CPU插件完成，因保护启动CPU负荷率相对较低，将测控与保护启动计算放在同一 CPU中是常见设计，并且对于定值存储区通常也未明确是否按保护与测控分开插件设计。因保护或测控两功能未能独立设计，其中任一功能的定值及参数修改时，必然会因参数的重载造成另一功能同时短时中断，若因软件出错或(PU板硬件故障则两功能会同时中断，设备的可靠性不能完全满足运行要求。微机保护测控装置的开发模式一般经历需求分析、功能设定、硬件选型、结构设计、硬件设计和调试、软件编程、装置测试、系统联调等过程。随着装置多样性的增加，如果每个装置研发都经历上述全部环节，必然造成开发周期长、质量不易控制、人为因素影响大等问题。而由普通微机保护装置或测控装置改型而成的保护测控一体化装置，又存在保护与测控不能相互独立问题。
发明内容
针对现有技术的不足，本发明提供一种保护测控一体化装置，该装置采用高速串行总线技术及通用CPU插件设计，在高速串行总线背板上通过相互独立的保护、测控插件及通信、管理、10、电源等辅助插件，完成保护测控功能，满足IlOkV及以上电压等级对保护测控装置的高可靠性要求。本发明的目的是采用下述技术方案实现的一种保护测控一体化装置，其改进之处在于，所述装置包括高速串行总线背板I ;用于完成所述装置的保护及测控逻辑功能计算的保护、保护启动及测控CPU插件2 ；作为所述装置IO数据接口的I/O插件3 ；用于实现人机界面和站级数据通信的管理插件4 ；用于网络通信处理的通信插件5 ；为所述装置供电的电源插件6 ;
所述CPU插件2、I/O插件3、管理插件4、通信插件5和电源插件6均插在所述高速串行总线背板I上。其中，所述装置包括液晶板和键盘，所述液晶板和键盘与所述管理插件4连接。其中，所述高速串行总线背板I采用低压差分总线技术；所述高速串行总线背板I采用XILINX 3S 系列FPGA芯片。其中，所述FPGA芯片自带低压差分总线的驱动器。其中，所述高速串行总线背板I包括四条高速串行总线。其中，所述保护、保护启动及测控CPU插件2采用TI公司DM6446芯片构建，包括FLASH存储器、EEPR0M、DM6446芯片和高速串行总线接口 21 ；在所述DM6446芯片内包含DSP核和ARM核两个处理器；所述FLASH存储器和EEPROM均与DM6446芯片连接；所述DM6446芯片与高速串行总线接口 21连接；所述高速总线接口 21与所述高速串行总线背板的高速串行总线连接。其中，所述IO插件3作为装置的IO数据接口具备开入和开出功能，完成保护压板及开关信号采集、控制开出；所述IO插件3支持双路高速串行总线接口。其中，所述IO插件3包括接口电路、隔离电路、逻辑电路和双路高速串行总线接口31 ；所述高速串行总线接口 31与所述高速串行总线背板的高速串行总线连接。其中，所述管理插件4采用POWERPC芯片MPC8247构建，包括高速串行总线接口41 ；所述高速串行总线接口 41与所述高速串行总线背板的高速串行总线连接。其中，所述通信插件5采用POWERPC芯片MPC8247构建，包括网络接口、调试接口、MPC8247处理器和高速串行总线接口 51 ；所述网络接口和调试接口分别与MPC8247处理器连接；所述MPC8247处理器与所述高速串行总线接口 51连接；所述高速串行总线接口 51与所述高速串行总线背板的高速串行总线连接。其中，所述电源插件6支持交直流输入，采用双电源模块。其中，所述液晶板采用FPGA驱动的320X 240的256色的TFT显示。与现有技术比，本发明达到的有益效果是本发明提供的保护测控一体化装置，保护逻辑计算和测控逻辑在不同的CPU插件中进行运算，并行处理，保证了保护功能和测控功能软件的相对独立性，消除了两项功能间的相互影响，任一功能软硬件出错时不会影响到另一功能正常运行；保护定值及测控参数分区存储，分别存储在各自的CPU插件中，参数修改时只需管理相应分区的CPU插件重新载入定值，其余CPU插件不会因该参数修改导致程序重新载入定值，避免了保护测控一体化装置任一定值或参数修改时，程序需重新载入定值导致整体功能短时中断问题。本发明提供的保护测控一体化装置，提高了高电压等级中保护测控一体化装置的可靠性，有利于电力系统的稳定运行。
图I是本发明提供的保护测控一体化装置的结构图；图2是本发明提供的保护测控一体化装置的保护、保护启动及测控CPU插件框图；图3是本发明提供的保护测控一体化装置的通信插件框图；图4是本发明提供的保护测控一体化装置的IO插件框图。
具体实施例方式下面结合附图对本发明的具体实施方式
作进一步的详细说明。本发明提供的保护测控一体化装置的结构图如图I所示，包括高速串行总线背板I ;用于完成所述装置的保护及测控逻辑功能计算的保护、保护启动及测控CPU插件2 ； 作为所述装置IO数据接口的I/O插件3 ;用于实现人机界面和站级数据通信的管理插件4 ;用于网络通信处理的通信插件5 ;为装置供电的电源插件6 ;CPU插件2、1/0插件3、管理插件4、通信插件5和电源插件6均插在高速串行总线背板I上。该装置还包括液晶板和键盘，液晶板和键盘与所述管理插件4连接。保护功能和测控功能分保护、保护启动及测控CPU插件2独立处理，两者相对独立，并具有各自独立的定值及参数存储区。装置硬件的基本设计思想是基于高速、可靠的高速串行总线背板设计一组硬件插件，设计硬件插件的接口和交互机制，构建适用于IlOkV及以上电压等级的保护测控一体化装置。高速串行总线背板I采用BLVDS技术，BLVDS是低压差分总线的缩写，其拥有330mv的低压差分信号和快速过渡时间，可以让装置内部通信达到IOOMbps到IGbps的高速速率，非常适合装置的背板总线设计。具体实现时，采用XILINX 3S系列FPGA芯片，FPGA芯片自带低压差分总线的BLVDS的驱动器，不需要外加任何专用的总线驱动器。实现的高速串行总线背板I具有以下特点I、高速度装置内部通信能够达到至少200Mbps的串行通信速度。2、可扩展总线上至少外挂20个通信模块，为厂站自动化装置的实现提供了极大可能。3、可靠性高速总线传输中应用了高速数据通信的容错技术，实现数据传输的自纠错，保证数据传输的高可靠性。4、多路装置高速串行总线采用四条总线，总线间完全独立，为装置内部通信提供多路数据通道。5、实时性装置内部通信采用完全可控的收发机制，保证了装置内部通信的高实时性。6、灵活性装置背板各模块插件位置管脚定义完全相同，模块采用标准尺寸，因此模块插件位置可以任意互换。7、抗干扰高速串行总线采用差分电路，适合各种可靠性等级要求。背板总线采用了单电源单总线，双电源完全独立的双总线机制。保护、保护启动及测控CPU插件2基于TI公司的DM6446芯片构建，框图如图2所示，包括FLASH存储器、EEPROM、DM6446芯片和高速串行总线接口 21 ;在DM6446芯片上包含DSP核和ARM核两个处理器；FLASH存储器和EEPROM分别与DM6446芯片连接；DM6446芯片与高速串行总线接口 21连接；高速总线接口 21与所述高速串行总线背板的高速串行总线连接。保护、保护启动及测控CPU插件框图如图2所示。在一颗DM6446芯片中，同时存在ARM和DSP两个独立的核，可以同时运行不同的程序，能够很好的解决实时性和操作系统性能冲突的问题。具体实现时，在ARM核上运行MONTAVISTALINUX系统处理通信、事件数据组织等，同时DSP独立运行保护程序，不受ARM的影响。其中DSP核主频513MHZ，具有峰值达到4752MIPS的处理效率；ARM926EJ_S核具有256MHZ处理主频。
IO插件3作为装置的IO数据接口具备开入和开出功能，完成保护压板及信号采集、控制开出；10插件3支持双路高速串行总线接口。IO插件3包括接口电路、隔离电路、逻辑电路和双路高速串行总线接口 31 ;接口电路、隔离电路和逻辑电路依次连接后分别与双路高速串行总线接口模块连接。高速串行总线接口 31与高速串行总线背板的高速串行总线连接。IO插件框图如图4所示。管理插件4采用POWERPC芯片MPC8247构建，包括高速串行总线接口 41 ;高速串行总线接口 41与高速串行总线背板I的高速串行总线连接。管理插件4实现保护测控一体化装置的管理模块人机界面功能。液晶板采用FPGA驱动的320 X 240的256色的TFT显
/Jn o通信插件5采用POWERPC芯片MPC8247构建，包括网络接口、调试接口、MPC8247处理器和高速串行总线接口 51 ;网络接口和调试接口分别与MPC8247处理器连接；MPC8247处理器与高速串行总线接口 51连接；高速串行总线接口 51与高速串行总线背板的高速串行总线连接。通信插件5作为装置数字化过程层接口模块，具有多网络通信处理能力，实现了 4个百兆网口，3个IOM网口的通信能力作为数字化过程层接口模块，采用实时操作系统VXffORKS作为基础软件。通信插件框图如图3所示。电源插件6支持交直流输入，采用双电源模块，双电源模块相互独立，提高了装置的可靠性要求。本发明提供的保护测控一体化装置支持过程层的数据采样，支持GOOSE实现跳闸和闭锁，可应用于智能变电站110KV及以上电压等级线路、母联/分段、断路器保护测控一体化装置。最后应当说明的是以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解依然可以对本发明的具体实施方式
进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求范围当中。
权利要求
1.一种保护测控一体化装置，其特征在于，所述装置包括 高速串行总线背板(I); 用于完成所述装置的保护及测控逻辑功能计算的保护、保护启动及测控CPU插件(2)； 作为所述装置IO数据接口的I/O插件(3)； 用于实现人机界面和站级数据通信的管理插件(4)； 用于网络通信处理的通信插件(5)； 为所述装置供电的电源插件(6)； 所述CPU插件(2 )、I/0插件(3 )、管理插件(4 )、通信插件(5 )和电源插件(6 )均插在所述高速串行总线背板(I)上。
2.如权利要求I所述的保护测控一体化装置，其特征在于，所述装置包括液晶板和键盘，所述液晶板和键盘与所述管理插件(4)连接。
3.如权利要求I所述的保护测控一体化装置，其特征在于，所述高速串行总线背板(I)采用低压差分总线技术；所述高速串行总线背板(I)采用XILINX3S系列FPGA芯片。
4.如权利要求3所述的保护测控一体化装置，其特征在于，所述FPGA芯片自带低压差分总线的驱动器。
5.如权利要求I所述的保护测控一体化装置，其特征在于，所述高速串行总线背板(I)包括四条高速串行总线。
6.如权利要求I所述的保护测控一体化装置，其特征在于，所述保护、保护启动及测控CPU插件(2)采用TI公司DM6446芯片构建，包括FLASH存储器、EEPROM、DM6446芯片和高速串行总线接口(21)； 在所述DM6446芯片内包含DSP核和ARM核两个处理器； 所述FLASH存储器和EEPROM均与DM6446芯片连接；所述DM6446芯片与高速串行总线接口(21)连接； 所述高速总线接口(21)与所述高速串行总线背板的高速串行总线连接。
7.如权利要求I所述的保护测控一体化装置，其特征在于，所述IO插件(3)作为装置的IO数据接口具备开入和开出功能，完成保护压板及开关信号采集、控制开出；所述IO插件(3)支持双路高速串行总线接口。
8.如权利要求I所述的保护测控一体化装置，其特征在于，所述IO插件(3)包括接口电路、隔尚电路、逻辑电路双路闻速串行总线接口(31)； 所述双路高速串行总线接口(31)与所述高速串行总线背板的高速串行总线连接。
9.如权利要求I所述的保护测控一体化装置，其特征在于，所述管理插件(4)采用POWERPC芯片MPC8247构建，包括高速串行总线接口(41)； 所述高速串行总线接口(41)与所述高速串行总线背板的高速串行总线连接。
10.如权利要求I所述的保护测控一体化装置，其特征在于，所述通信插件(5)采用POWERPC芯片MPC8247构建，包括网络接口、调试接口、MPC8247处理器和高速串行总线接口(51)； 所述网络接口和调试接口分别与MPC8247处理器连接；所述MPC8247处理器与所述高速串行总线接口(51)连接； 所述高速串行总线接口(51)与所述高速串行总线背板的高速串行总线连接。
11.如权利要求I所述的保护测控一体化装置，其特征在于，所述电源插件(6)支持交直流输入，采用双电源模块。
12.如权利要求2所述的保护测控一体化装置，其特征在于，所述液晶板采用FPGA驱动的320X240的256色的TFT显示。
全文摘要
本发明涉及一种110kV及以上电压等级保护测控一体化装置。该装置包括高速串行总线背板(1)；用于完成装置的保护及测控逻辑功能计算的保护、保护启动及测控CPU插件(2)；作为装置IO数据接口的I/O插件(3)；用于实现人机界面和站级数据通信的管理插件(4)；用于网络通信处理的通信插件(5)；为装置供电的电源插件(6)；CPU插件(2)、I/O插件(3)、管理插件(4)、通信插件(5)和电源插件(6)均插在高速串行总线背板(1)上。该装置支持过程层的数据采样，支持GOOSE实现跳闸和闭锁，可应用于智能变电站110KV及以上电压等级线路、母联/分段、断路器保护测控一体化装置。
文档编号H02J13/00GK102769337SQ201210237870
公开日2012年11月7日 申请日期2012年7月9日 优先权日2012年7月9日
发明者吴艳平, 姜玉磊, 樊陈, 蔡月明, 赵东坡, 高春雷 申请人:中国电力科学研究院, 国家电网公司