专利名称：Dc-dc转换器和控制dc-dc转换器的方法
技术领域：
本文涉及一种DC-DC转换器及控制该DC-DC转换器的方法。
背景技术：
诸如个人计算机等电子装置包括开关电源电路(DC-DC转换器)，该开关电源电路用于给执行信号处理的内部电路提供驱动电压。该开关电源电路将例如从AC适配器或电池提供的直流电压转换成适用于内部电路运行的驱动电压。通过升高或降低直流输入电压，开关电源电路控制主开关的开/关以生成输出电压，同时执行反馈控制以将输出电压保持在与负载对应的恒定电压。主开关例如为MOS晶体管。MOS晶体管具有在控制端子与其他端子(源极端子或漏极端子)之间形成的寄生电容。驱动电路通过对MOS晶体管的栅极端子充电或放电(寄生电容)来驱动MOS晶体管(导通或关断该MOS晶体管)。电流通过放电而从MOS晶体管的栅极端子流向低电势电源(例如，接地端)，并且该电流变为电源电压的损耗。该损耗被称为Qg损耗。这里，Qg是在栅极端子中累积的电荷量。在电子装置负载中的电流消耗量根据电子装置的运行状态而改变。对重负载状态下需要相对大电流量的DC-DC转换器而言，改善其效率的方法是让MOS晶体管的导通电阻值(on-resistance value)变小，即，让MOS晶体管的尺寸变大。然而，在栅极端子中累积的电荷量Qg与MOS晶体管的尺寸成比例。例如，让MOS晶体管的尺寸变大会增大所累积的电荷量Qg，因此而损耗增大。例如，当让MOS晶体管的尺寸变小以减小损耗(即，使电荷量Qg变小)时，MOS晶体管的导通电阻值变高，且重负载状态下的转换效率降低。降低损耗的另一种方法是将栅极端子中累积的电荷提供至DC-DC转换器的输出端子。执行这一方法的DC-DC转换器例如包括耦接在MOS晶体管的栅极端子与输出端子之间的开关，并且该开关基于对MOS晶体管的开关切换而导通或关断。由此，在栅极端子中累积的电荷被提供给输出端子。例如，可参阅日本特开专利公开号2007-288935、以及US2010/0308785 和 US2011/0001462。如上所述，在包括栅极端子(其耦接有开关)的MOS晶体管中，由于输出端子电压通过导通的开关被施加至栅极端子，因而导通电阻值与没有使用开关的情况相比变大。导通电阻值的增大导致DC-DC转换器的效率降低。
发明内容
针对现有技术中存在的问题，根据实施例的一个方案，提供一种DC-DC转换器,其将输入电压转换成输出电压，该DC-DC转换器包括:第一开关元件；驱动电路，被耦接至该第一开关兀件，并被配置为驱动该第一开关兀件以将该输入电压转换为该输出电压；第二开关元件，被耦接在该驱动电路的低电势电源端子与第一节点之间，其中该第一节点对应于该输入电压或该输出电压；第三开关元件，被耦接在该驱动电路的该低电势电源端子与第二节点之间，其中该第二节点的电势低于该输入电压和该输出电压这两者；电流检测部，被配置为检测在该DC-DC转换器的输出端子中流过的负载电流；以及控制电路，被配置为在该输入电压与该输出电压之间的差值低于阈值的情况下导通该第三开关元件，并在该差值等于或大于该阈值的情况下基于该电流检测部的检测结果来控制该第二开关元件和该第三开关元件。根据实施例的另一个方案，还提供一种DC-DC转换器，其将输入电压转换成适用于率禹接至DC-DC转换器的输出端子的外部负载的输出电压。该DC-DC转换器包括:第一开关元件；驱动电路，被耦接至该第一开关元件，并被配置为驱动该第一开关元件以将输入电压转换为规定的输出电压；第二开关元件，被耦接在该驱动电路的电源端子与第二节点之间，该第二节点对应于输入电压和输出电压中较低的一个；第三开关兀件，被稱接在该驱动电路的电源端子与第一节点之间，该第一节点的电势低于输入电压和输出电压这两者；电流检测部，被配置为检测在输出端子中流过的负载电流；以及控制电路，被配置为在输入电压与输出电压之间的差值低于阈值的情况下导通该第三开关元件，并在该差值等于或大于该阈值的情况下基于该电流检测部的检测结果来控制该第二开关元件和第三开关元件之一。根据实施例的另一个方案，还提供一种DC-DC转换器,其将输入电压转换成输出电压并将该输出电压提供至该DC-DC转换器的输出端子，该DC-DC转换器包括:第一开关元件；驱动电路，被耦接至该第一开关元件并被配置为驱动该第一开关元件，从而将该输入电压转换成该输出电压；第二开关元件，被耦接在该驱动电路的低电势电源端子与第一节点之间，其中该第一节点对应于该输入电压或该输出电压；第三开关兀件，被稱接在该驱动电路的低电势电源端子与第二节点之间，其中该第二节点的电势低于该输入电压和该输出电压这两者；控制电路，被配置为根据在该输入电压与该输出电压之间的差值而导通该第二开关元件和该第三开关元件之一。根据实施例的另一个方案,还提供一种控制DC-DC转换器的方法,该方法包括以下步骤:通过控制第一开关元件而将输入电压转换成输出电压，并将该输出电压输出至输出端子；检测在耦接至该输出端子的外部负载中流过的负载电流；确定该输入电压与该输出电压之间的差值是否低于阈值；在该差值等于或大于该阈值的情况下，基于对负载电流的检测结果，控制第二开关元件与该第三开关元件，其中该第二开关元件耦接在配置为驱动该第一开关元件的驱动电路的低电势电源端子和与该输入电压或该输出电压对应的第一节点之间；以及在该输入电压和该输出电压之间的差值小于该阈值的情况下，导通该第三开关元件，该第三开关元件耦接在配置为驱动该第一开关元件的该驱动电路的该低电势电源端子与第二节点之间，该第二节点的电势低于该输入电压和该输出电压。采用本申请实施例的技术方案，在负载电流小于规定值的轻负载状态下，可以降低Qg损耗，在负载电流大于规定值的重负载状态下，可以抑制由于导通电阻导致的损耗增力口。由此，可以降低DC-DC转换器的损耗。本发明的目的将借助于权利要求中具体指出的元件和组合而得以实现和获得。须了解，前述概括描述和下述具体描述这两者均是示例性和解释性的，不会限制本发明。
图1是第一实施例的DC-DC转换器的电路图。
图2是偏置电路的电路图。图3是开关电路和开关控制电路的电路图。图4是偏置电路中的电流的波形图。图5A和图5B是DC-DC转换器中的信号的波形图。图6A和图6B是控制电路中的电压和电流的波形图。图7是示出负载与损耗之间的关系的示例性视图。图8是第二实施例的DC-DC转换器的局部电路图。图9是第三实施例的DC-DC转换器的局部电路图。图1OA和图1OB是控制电路中的电压和电流的波形图。图11是第四实施例的DC-DC转换器的局部电路图。图12是时钟信号和周期信号的波形图。图13是示出控制电路的运行的流程图。图14A和图14B是控制电路中的信号波形图。图15是第五实施例的DC-DC转换器的局部电路图。图16是第六实施例的DC-DC转换器的电路图。图17A和图17B是DC-DC转换器中的信号的波形图。图18是第七实施例的DC-DC转换器的电路图。图19是第七实施例的DC-DC转换器的局部电路图。图20是另一个DC-DC转换器的局部电路图。图2IA和图2IB是DC-DC转换器中的信号的波形图。图22是电子装置的示意图。
具体实施例方式将参照图1至图7对第一实施例的DC-DC转换器I进行描述。DC-DC转换器I是采用同步整流方案的降压型(step-down )DC_DC转换器。如图1所示，DC-DC转换器I将提供至输入端子Pi的输入电压Vin转换为低于该输入电压Vin的输出电压Vout。此输出电压Vout被提供给耦接有负载2的输出端子Po。DC-DC转换器I包括转换部10和控制部20，其中该转换部10生成该输出电压Vout，而该控制部20控制该转换部10。输入电压Vin被提供至电阻Rsl的第一端子。电阻Rsl的第二端子被耦接至转换部10的晶体管Tl。晶体管Tl例如是P型沟道MOS晶体管。晶体管Tl的第一端子(源极端子)被耦接至电阻Rsl的第二端子。晶体管Tl的第二端子(漏极端子)被耦接至晶体管T2。晶体管Tl的控制端子(栅极端子)被耦接至控制部20。晶体管Tl根据从控制部20提供的驱动信号DH而导通或关断。晶体管T2例如是N型沟道MOS晶体管。晶体管T2的第一端子(源极端子)被耦接至电势(例如，零伏)低于输入电压Vin和输出电压Vout的布线。图中示出的该示例中的此布线为接地端GND，在另一个示例中，其为低电势电源线。晶体管T2的第二端子(漏极端子)被耦接至晶体管Tl。晶体管T2的控制端子(栅极端子)被耦接至控制部20。晶体管T2根据从控制部20提供的驱动信号DL而导通或关断。位于晶体管Tl的漏极端子与晶体管T2的漏极端子之间的节点NI被耦接至电感LI的第一端子。电感LI的第二端子被耦接至输出端子Po。位于电感LI的第二端子与输出端子Po之间的节点N2被耦接至电容Cl的第一端子。电容Cl的第二端子被耦接至接地端GND。电容Cl被包括在用于平滑输出电压Vout的平滑电路中。负载2例如是电子装置的内部电路(ASIC、存储器、CPU、液晶显示器等)。运行于负载中的电路的数量根据内部电路的运行状态和所提供的电力而改变。当负载2的状态改变时，依赖于负载2的状态的电流(负载电流)的量会有变化。例如，当假设负载2是轻负载状态时，输出电压Vout升闻，而在重负载状态下输出电压Vout下降。因而,控制部20根据输出电压Vout和输出电流1ut来调节控制信号Sp的占空比(duty) (H电平的时间与L电平的时间的比率)。在一个示例中，可将导通时间相对于开关周期的比率(导通占空比，on-duty)用作该占空比。电阻Rsl的两个端子均被耦接至控制部20的电流检测电路21。电流检测电路21基于电阻Rsl的两个端子之间的电势差来检测在电阻Rsl中流过的电流Ir，并输出与该电流Ir成比例的感测电流Isl。在电阻Rsl中流过的电流Ir流至位于较高电势侧的晶体管Tl，而后经由晶体管Tl流至电感LI。因此，电流检测电路21检测在电感LI中流过的电流，并输出与检测到的电流成比例的感测电流Isl。电流检测电路21的输出端子经由开关SWl而被耦接至电阻Rs2的第一端子。电阻R2的第二端子被耦接至接地端GND。开关SWl根据提供至控制端子的控制信号Sp而导通或关断。位于开关SWl与电阻Rs2之间的节点Nll被耦接至偏置电路22的输出端子。偏置电路22输出基于输入电压Vin和输出电压Vout而生成的偏置电流1f。如图2所示，偏置电路22包括分压电路31和32、差分放大器电路33和减法器(subtractor)电路35。分压电路31包括两个串联耦接的电阻Rll和R12。输入电压Vin被提供至电阻Rll的第一端子。电阻Rll的第二端子被耦接至电阻R12的第一端子。电阻R12的第二端子被耦接至接地端GND。分压电路31根据电阻Rll和R12的电阻比率来对输入电压Vin进行分压，以在电阻Rll和R12之间的节点处生成第一分压。因此，该第一分压与输入电压Vin成比例。分压电路32包括两个串联耦接的电阻R13和R14。输出电压Vout被提供至电阻R13的第一端子。电阻R13的第二端子被耦接至电阻R14的第一端子。电阻R14的第二端子被耦接至接地端GND。分压电路32根据电阻R13和R14的电阻比率而对输出电压Vout进行分压，以在电阻R13和R14之间的节点处生成第二分压。因此，该第二分压与输出电压Vout成比例。差分放大器电路33包括恒流源34以及晶体管Til、T12、T13和T14。晶体管Tll和T12例如是P型沟道MOS晶体管，而晶体管T13和T14例如是N型沟道MOS晶体管。输入电压Vin被提供至恒流源34的第一端子。恒流源34的第二端子被耦接至晶体管Tll和T13这两者的源极端子。来自分压电路31的第一分压被提供至晶体管Tll的栅极端子，而来自分压电路32的第二分压被提供至晶体管T12的栅极端子。晶体管Tll的漏极端子被耦接至晶体管T13的漏极端子和栅极端子。晶体管T13的源极端子被耦接至接地端GND。晶体管T12的漏极端子被耦接至晶体管T14的漏极端子和栅极端子。晶体管T14的源极端子被耦接至接地端GND。晶体管T13的栅极端子被耦接至减法器电路35。减法器电路35包括恒流源36和晶体管T15。晶体管T15例如是N型沟道MOS晶体管。输入电压Vin被提供至恒流源36的第一端子。恒流源36的第二端子被耦接至晶体管T15的漏极端子。晶体管T15的栅极端子被耦接至差分放大器电路33的晶体管T13的栅极端子，且晶体管T15的源极端子被耦接至接地端GND。位于恒流源36与晶体管T15之间的节点NI2被耦接至图1所示的节点Nil。减法器电路35从位于恒流源36与晶体管T15之间的节点N12输出偏置电流1f。减法器电路35的恒流源36以及差分放大器电路33的恒流源34被设定为生成相等的电流111。来自差分放大器电路33的恒流源34的电流111被分配至晶体管T11和晶体管T12。在晶体管Tll中流过的电流和在晶体管T12中流过的电流的每一个都与对应的晶体管的栅极电压(即，输入电压Vin (第一分压)和输出电压Vout (第二分压)的差值电压)对应。在减法器电路35的晶体管T15中流过的电流112等于在晶体管Tll中流过的电流。因此，从减法器电路35输出的偏置电流1f趋于(come to be)等于恒流源36流过的电流Ill与晶体管T15流过的电流之间的差值。在一个示例中，分压电路31和32的分压比率被设定为当输入电压Vin等于输出电压Vout时(当导通占空比是100%时)使得晶体管T13关断且电流Ill流经晶体管T11。进一步地，分压电路31和32的分压比率被设定为当输入电压Vin等于两倍的输出电压Vout时(当导通占空比是50%时)使得晶体管Tll关断且电流Ill流经晶体管T13。偏置电路22生成偏置电流1f，该偏置电流1f如图4所示那样改变。当输入电压Vin高于两倍于输出电压Vout的电压(Vin > 2Vout)时，偏置电路22输出等于电流111的偏置电流1f。当输入电压Vin等于输出电压Vout时，偏置电路22不输出偏置电流1f(偏置电流1f是0(A))。当输入电压Vin高于输出电压Vout且低于两倍于输出电压Vout的电压(Vout < Vin < 2Vout)时，偏置电路22根据输入电压Vin与输出电压Vout的差值电压而使偏置电流1f以线性方式改变。如图1所示，从电流检测电路21输出的感测电流Isl流至导通状态下的开关SWl以及电阻Rs2。在电阻Rs2的两个端子之间生成与感测电流Isl成比例的电势差。该电势差与在用于检测的电阻Rsl中流过的电流Ir成比例。从偏置电路22输出的偏置电流1f流至电阻Rs2。因此，当开关SWl处于关断状态期间，在电阻Rs2中流过偏置电流1f。电阻Rs2的电势差与在其两个端子之间产生的偏置电流1f成比例。另一方面，当开关SWl处于导通状态期间，在电阻Rs2中流过偏置电流1f和感测电流Isl的合流。因此，电阻Rs2具有与在其两个端子之间产生的偏置电流1f和感测电流Isl的合流成比例的电势差。在不提供偏置电流1f的情况下，当开关SWl被关断时，节点Nll的电势由于电阻Rs2而趋于接地端GND电平。因此，根据在用于检测的电阻Rsl中流过的电流Ir并根据偏置电流1f，在位于开关SWl与电阻Rs2之间的节点处的感测电压Vsl的波形被从接地端GND偏移。位于开关SWl与电阻Rs2之间的节点Nll被耦接至斜坡补偿电路23的输入端子。斜坡补偿电路23通过给感测电压Vsl添加规定的斜线电压而生成补偿信号Slp，并输出该补偿信号Sip。该补偿信号Slp被提供至比较器24的正相(non-1nverting)输入端子。根据输出电压Vout的误差电压Ver被提供至比较器24的反相(inverting)输入端子。输出电压Vout被提供至控制部20的电阻Rl的第一端子。电阻Rl的第二端子被耦接至电阻R2的第一端子，且电阻R2的第二端子被耦接至接地端GND。在电阻Rl与电阻R2之间的耦接点被耦接至误差放大器25的反相输入端子。电阻Rl和电阻R2利用它们的电阻比率对输出电压Vout进行分压，以生成分压Vf。分压Vf与输出电压Vout成比例。基准电压Vrl被基准电源El提供至误差放大器25的正相输入端子。用于防止振荡的电容C2被耦接在误差放大器25的输出端子与反相输入端子之间。误差放大器25根据分压Vf与基准电压Vrl之间的差值电压的放大结果来输出误差电压Ver。误差电压Ver被提供至比较器24的反相输入端子。比较器24将补偿信号Slp的电压与误差电压Ver进行比较，并输出电平与比较结果对应的信号SI。当补偿信号Slp变得等于或高于误差电压Ver时，比较器24输出H电平的信号SI,而当补偿信号Slp变得小于误差电压Ver时，比较器24输出L电平的信号SI。比较器24的输出信号SI被提供至触发器电路(flipflop circuit) 26。该触发器电路例如为RS触发器电路。信号SI被提供至触发器电路26的复位端子R。从振荡器OSC输出的具有规定周期的振荡信号Sck被提供至触发器电路26的设定端子S。在图5所示的示例中，振荡信号Sck是具有规定周期T的趋于H电平的脉冲信号。响应于H电平的振荡信号Sck,触发器电路26输出H电平的控制信号Sp,并且响应于H电平的信号SI,触发器电路26输出L电平的控制信号Sp。因此,控制信号Sp在振荡信号Sck的上升沿升高至H电平，并且当信号S I趋于H电平时下降。控制信号Sp被提供至驱动电路27a和27b。驱动电路27a例如通过使用输入电压Vin作为其电源电压而运行，并根据控制信号Sp而输出驱动信号DH。驱动电路27b例如通过使用输入电压Vin作为其电源电压而运行，并且根据控制信号Sp而输出驱动信号DL。驱动信号DH被提供至位于较高电势侧的晶体管Tl的控制端子(栅极端子)。驱动信号DL被提供至位于较低电势侧的晶体管T2的控制端子(栅极端子)。位于较高电势侧的晶体管Tl根据驱动信号DH而导通或关断。位于较低电势侧的晶体管T2根据驱动信号DL而导通或关断。输出部10包括电流检测部11，该电流检测部11用于检测在耦接至外部负载2的输出端子Po中流过的负载电流lout。例如，电流检测部11被设置在节点NI与电感LI之间，其中该节点NI处在位于较高电势侧的晶体管Tl与位于较低电势侧的晶体管T2之间。电流检测部11生成与输出电流1ut (负载电流)成比例的感测电流Is2。电流检测部11例如包括插入在节点NI与电感LI之间的电阻元件，以及生成与该电阻元件的两个端子之间的电势差成比例的电流的电路。由电流检测部11生成的感测电流Is2被提供至开关控制电路28。开关控制电路28输出与感测电流Is2对应的控制信号Ss。控制信号Ss被提供至开关电路29。开关电路29包括耦接至驱动电路27a的较低电势电源端子的共用端子、耦接至接地端GND的第一开关端子、以及耦接至节点N2的第二开关端子。耦接有第二开关端子的节点N2是用于根据输入电压Vin生成输出电压Vout的路径(从输入端子Pi到输出端子Po的路径)中的规定节点，并且是其电势低于驱动电路27a的电源电压(输入电压Vin)的节点。响应于控制信号Ss，开关电路29将共用端子耦接至第一开关端子和第二开关端子之一。当共用端子耦接至第一开关端子时，驱动电路27a的较低电势电源端子被耦接至接地端GND。另一方面，当共用端子耦接至第二开关端子时，驱动电路27a的较低电势电源端子被耦接至输出端子Po。如图3所示，驱动电路27a包括反相器电路41以及晶体管T21和T22。晶体管T21例如是P型沟道MOS晶体管，而晶体管T22例如是N型沟道MOS晶体管。反相器电路41的输入端子用作驱动电路27a的输入端子。控制信号Sp被提供至该输入端子。反相器电路41的输出端子被耦接至晶体管T21和T22的栅极端子。晶体管T21的源极端子用作驱动电路27a的较高电势电源端子，而输入电压Vin被提供至较高电势电源端子作为其电源电压。晶体管T21的漏极端子被耦接至晶体管T22的漏极端子。晶体管T22的源极端子用作驱动电路27a的较低电势电源端子，而该较低电势电源端子被耦接至开关控制电路28。位于晶体管T21的漏极端子与晶体管T22的漏极端子之间的节点用作驱动电路27a的输出端子。该输出端子被耦接至晶体管T2的栅极端子。在图3中，耦接在晶体管T2的栅极端子与接地端GND之间以虚线示出的电容Cgl是晶体管T2的栅极端子的寄生电容。开关控制电路28包括比较器42、电阻R21和基准电源E11。比较器42的反相输入端子被耦接至电阻R21的第一端子，而电阻R21的第二端子被耦接至接地端GND。从前述电流检测部11输出的检测电流Is2流至电阻R21。因此，在电阻R21的第一端子处，基于检测电流Is2和电阻R21的电阻值而生成检测电压Vs2。基准电源Ell的基准电压Vr2被提供至比较器42的正相输入端子。比较器42输出控制信号Ss,该控制信号Ss的电平对应于检测电压Vs2与基准电压Vr2的比较结果。根据待要流至图1所示的负载2的输出电流1ut (即，负载状态)而设定基准电压Vr2。比较器42输出电平与负载状态对应的控制信号Ss。例如，在输出电流1ut小于规定值的轻负载状态下，与检测电流Is2 (与输出电流1ut相对应)和电阻R21的相乘值相对应的检测电压Vs2低于基准电压Vr2。在此情形下，比较器42输出H电平的控制信号Ss。另一方面,在输出电流1ut大于规定值的重负载状态下,与检测电流Is2(与输出电流1ut相对应)和电阻R21的相乘值相对应的检测电压Vs2高于基准电压Vr2。在此情形下，比较器42输出L电平的控制信号Ss。开关电路29包括反相器电路43以及晶体管T23和T24。晶体管T23和T24例如为N型沟道MOS晶体管。从开关控制电路28输出的控制信号Ss被提供至晶体管T23的控制端子(栅极端子)和反相器电路43的输入端子。晶体管T23的源极端子被耦接至输出节点N2，而晶体管T23的漏极端子被耦接至驱动电路27a的较低电势电源端子，即，耦接至晶体管T22的源极端子。在一个示例中，串联耦接至线圈LI的电阻DCR是包含在该线圈LI中的等效串联电阻。反相器电路43的输出端子被耦接至晶体管T24的控制端子(栅极端子)。反相器电路43输出信号Ss2，信号Ss2的电平与控制信号Ss是逻辑反相。晶体管T24的源极端子被耦接至接地端GND。晶体管T24的漏极端子被耦接至驱动电路27a的较低电势电源端子，即，耦接至晶体管T22的源极端子。晶体管T23和晶体管T24基于控制彳目号Ss而互补地导通和关断。响应于H电平的控制信号Ss而导通的晶体管T23将驱动电路27a的较低电势电源端子(即，晶体管T22的源极端子)连接至输出节点N2。另一方面，响应于L电平的控制信号Ss而导通的晶体管T24将驱动电路27a的较低电势电源端子(即，晶体管T22的源极端子)连接至接地端GND。接下来，将描述DC-DC转换器I的运行。误差放大器25根据与输出电压Vout成比例的电压Vf与基准电压Vrl之间的差值电压来输出误差电压Ver。比较器24比较误差电压Ver和补偿信号Slp的电压，并根据比较结果输出信号SI。触发器电路26根据振荡信号Sck而输出H电平的控制信号Sp,并根据信号SI而输出L电平的控制信号Sp。因此,控制信号Sp以与振荡信号Sck的周期T相同的周期趋于H电平，并根据信号S I而趋于L电平。控制信号Sp由于信号SI改变的时刻根据输出电压Vout与基准电压Vrl之间的差值而改变。即，控制信号Sp的脉冲宽度根据输出电压Vout而改变。由此，位于较高电势侧的晶体管Tl的导通时间和位于较低电势侧的晶体管T2的导通时间会改变，输出电压Vout因此而改变。如上述，DC-DC转换器I执行反馈控制，使得与输出电压Vout成比例的电压Vf与基准电压Vrl相匹配。偏置电路22根据输入电压Vin和输出电压Vout之间的差值电压而输出偏置电流1f0图5A示出当导通占空比是50%或更小时的信号波形，而图5B示出当导通占空比超过50%时各信号的波形。如上述，DC-DC转换器I通过斜坡补偿电路23的斜坡补偿以及通过由偏置电路22利用偏置电流1f对感测电压Vsl施加的偏置负载而将误差电压Ver保持为恒定值。由此，得以抑制输出电压Vout的变化。图6A示出重负载状态下的各信号的波形，而图6B示出轻负载状态下的各信号的波形。在图6A和图6B中，点划线示出在晶体管Tl中流过的电流Itl的波形。由于电流Itl的一部分实际波形与其他波形重叠，因而，为了便于理解，点划线稍微偏离电流Itl的实际波形。在图6A示出的时间段Fl中，位于较高电势侧的晶体管Tl关断，而位于较低电势侧的晶体管T2导通。进一步地，在时间段F2中，位于较高电势侧的晶体管Tl导通，而位于较低电势侧的晶体管T2关断。在时间段Fl中，由于图3示出的驱动电路27a的晶体管T21处于导通状态，因而晶体管Tl的栅极电压Vg处于输入电压Vin电平。在重负载状态期间，由于基于对电感LI中流过的电流IL的检测结果(检测电流Is2)的检测电压Vs2高于基准电压Vr2，因而图3中示出的开关控制电路28输出L电平的控制信号Ss。响应于控制信号Ss，开关电路29将驱动电路27a的较低电势电源端子连接至接地端GND。接下来，在时间段F2中，图3所示的驱动电路27a响应于控制信号Sp而导通晶体管T22。晶体管T22的源极端子经由开关电路29而被耦接至接地端GND。由此，位于较高电势侧的晶体管Tl的栅极电压Vg从输入电压Vin电平变为接地端GND电平，并且晶体管Tl导通。由于在晶体管Tl的栅极和源极之间的栅极-源极电压Vgs变成等于输入电压Vin，因而导通电阻实质上变成O (Ω)。由此，晶体管Tl中的导通电阻损耗得以抑制。类似地，在图6B所示的时间段Fl中，位于较高电势侧的晶体管Tl关断，并且位于较低电势侧的晶体管T2导通。进一步地，在时间段F2中，位于较高电势侧的晶体管Tl导通，而位于较低电势侧的晶体管T2关断。在时间段Fl中，由于如图3所示的驱动电路27a的晶体管T21处在导通状态下，因而晶体管Tl的栅极电压Vg处于输入电压Vin电平。在此轻负载状态期间，由于基于电感LI中流过的电流IL的检测结果(检测电流Is2)的检测电压Vs2低于基准电压Vr2，因而图3示的出开关控制电路28输出H电平的控制信号Ss。响应于控制信号Ss，开关电路29将驱动电路27a的较低电势电源端子连接至节点N2。接下来，在时间段F2中，图3示出的驱动电路27a响应于控制信号Sp而导通晶体管T22。晶体管T22的源极端子经由开关电路29被耦接至节点N2。由此，在晶体管Tl的栅极电容Cg中累积的电荷流至节点N2。即，栅极电容Cg中累积的电荷被提供至负载2以作为输出电流lout。由此，得以降低由栅极电容Cg造成的Qg损耗。在此情形下，由于驱动电路27a的较低电势电源端子被开关电路29耦接至节点N2，因而位于较高电势侧的晶体管Tl的栅极电压Vg从输入电压Vin电平变成输出电压Vout电平。因此，由于在晶体管Tl的栅极和源极之间的栅极-源极电压Vgs变成等于输入电压Vin与输出电压Vout的差值电压(=Vin-Vout),因而导通电阻变大。然而，在此轻负载状态期间，由于晶体管Tl中流过的电流Itl很少，因而其损耗与重负载状态期间的导通电阻损耗相比很小。接下来，将描述对基于驱动电路27a的较低电势电源端子的连接进行切换的设定。首先，将参照图7描述负载与损耗的关系。在图7中,横轴表不负载,而纵轴表不损耗。实线Kl表示在输入电压Vin恒定的情况下如图3所示的位于较高电势侧的晶体管Tl的栅极电容Cg造成的Qg损耗。无论负载如何，Qg损耗均是恒定的。曲线K2表示由比较例I中晶体管Tl的导通电阻值造成的损耗，在该比较例I中，图3中的驱动电路27a的较低电势电源端子被耦接至接地端GND。所述损耗是导通电阻值Ron和在晶体管Tl中流过的电流Itl的平方的乘积(=RonX Itl2)。因此，导通电阻造成的损耗随着负载变大而变大。曲线K3表示比较例2中导通电阻的损耗，在该比较例2中，图3中的晶体管Tl的栅极端子被永久地耦接至节点N2。在该比较例2中，由于晶体管Tl的栅极电压仅降低到输出电压Vout，因而导通电阻会产生损耗，并且其损耗会随着负载变大而变大。比较例2中的损耗是由实线Kl示出的Qg损耗和由曲线K2示出的导通电阻造成的损耗之和。如同在比较例2中那样，当驱动电路27a的较低电势电源端子被耦接至输出节点N2时，由导通电阻造成的损耗增大，而另一方面，Qg损耗得以解决(resolved)。S卩，在重负载下该损耗较小，无须采取任何关于Qg损耗的措施。因此，对使得Qg损耗量QL和由于导通电阻造成的损耗增量RL变成相等的电流量ILx (在电感LI中流过的电流量)进行计算。通过使用电流量ILx作为阈值，确定轻负载状态和重负载状态，并且根据确定结果，切换驱动电路27a的较低电势电源端子的连接。由此，可以降低总负载。通过将用作阈值的电流量ILx转换成电压并且使用所转换的电压作为图3中的基准电压Vr2，使得上述确定变为可能。下面示出对基准电压Vr2的计算示例。在一个示例中，比较例1(将驱动电路27a的较低电势电源端子连接至接地端GND)中的晶体管Tl的导通电阻值Rxl是0.1 ( Ω )，比较例2 (将驱动电路27a的较低电势电源端子连接至输出节点N2)中晶体管Tl的导通电阻值Rx2是0.3 ( Ω )，DC-DC转换器I的开关频率fsw是3 (MHz)，驱动电路27a的较低电势电源端子被耦接至输出节点N2的时间段Tc是3 (ns)，并且Qg损耗量QL是15 (mW)。导通电阻值Ron造成的损耗增量RL趋于为:RL= (TcXfsw) X (Rx2_Rxl) X ILx2因此，在上述示例中，进行如下计算:15mff= (3nsX3MHz) X (0.3Ω-0.1 Ω ) XILx2并且ILx = 90mA在图3所示的电阻R21的电阻值是1(011111)的情况下，检测电压￥82变成90(11^)。因此，通过将基准电压Vr2设定为90 (mV)，可以降低总损耗。根据第一实施例，可获得如下有益效果。(Xl-1)基于用以检测在耦接至输出端子Po的负载2中流过的负载电流的电流检测部11的检测结果，开关控制电路28生成控制信号Ss。开关电路29包括晶体管T23和晶体管T24，其中该晶体管T23被耦接在驱动电路27a的较低电势电源端子与趋于输出电压Vout的节点N2之间，而该晶体管T24被耦接在位于同一电势侧的前述电源端子与接地端GND之间。基于控制信号Ss，开关电路29控制晶体管T23和晶体管T24互补地导通和关断，即，使得晶体管T23和T24之一呈导通状态。对于负载电流1ut (线圈电流IL)小于规定值的轻负载，开关控制电路28输出H电平的控制信号Ss。响应于H电平的控制信号Ss，开关电路29使晶体管T23呈导通状态。由此，驱动电路27a的较低电势电源端子被耦接至节点N2。因此，在晶体管Tl的栅极端子的寄生电容Cgl中累积的电荷被提供至节点N2。由于该电荷被包括在输出电压Vout中，因而接地端GND中流过的电荷得以降低，损耗(Qg损耗)因此而被降低。对于负载电流1ut (线圈电流IL)大于规定值的重负载，开关控制电路28输出L电平的控制信号Ss。响应于L电平的控制信号Ss，开关电路29使晶体管T24呈导通状态。由此，驱动电路27a的较低电势电源端子被耦接至接地端GND。因此，由于晶体管Tl的栅极端子处的电压趋于接地端GND电平，因而由于晶体管Tl的导通电阻导致的损耗增加可得到抑制。(1-2)开关控制电路28包括电阻R21和比较器42，在该电阻R21中流过从电流检测部11输出的检测电流IS2，而该比较器42对与检测电流Is2和电阻R21的电阻值的乘积对应的检测电压Vs2与基准电压Vr2进行比较。当检测电压Vs2大于基准电压Vr2时，比较器42输出L电平的控制信号Ss,并当检测电压Vs2小于基准电压Vr2时输出H电平的控制信号Ss。通过对开关控制电路28进行上述配置，可以根据负载2中流过的负载电流而很容易地生成控制信号Ss。(1-3)根据基于在晶体管Tl的栅极端子处的寄生电容Cgl的损耗QL (Qg损耗)和由在晶体管Tl的栅极端子处的电压(趋于输出电压Vout)造成的损耗RL (由导通电阻造成的损耗)，设定基准电压Vr2和开关控制电路28的电阻R21的电阻值。各值被这样设定，使得在由于导通电阻造成的损耗RL小于Qg损耗QL的轻负载下，驱动电路27a的较低电势电源端子被耦接至趋于输出电压Vout的节点N2，而在由于导通电阻造成的损耗RL大于Qg损耗QL的重负载下，驱动电路27a的较低电势电源端子被耦接至接地端GND。由此，可以降低DC-DC转换器I中的损耗。
将参照附图描述第二实施例。对于与第一实施例的相应部件相同的那些部件赋予类似的附图标记。将不再具体描述这些部件。各附图可省略与第一实施例相同的电路和/或部件。如图8所示，DC-DC转换器51的控制部52包括开关控制电路53，该开关控制电路53控制耦接至驱动电路27a的较低电势电源端子的开关电路29。开关控制电路53包括电流检测电路54、电压检测电路55和AND电路(与电路)56。电流检测电路54被配置为类似于第一实施例的开关控制电路28。S卩，电流检测电路54包括比较器42、用于检测的电阻R21和基准电源E11。根据电流检测部11的检测电流Is2，在电阻R21的第一端子处生成检测电压Vs2。比较器42输出电流检测信号Si，该电流检测信号Si的电平与检测电压Vs2和基准电压Vr2的比较结果对应。电压检测电路55包括比较器44以及电阻R22至R25。输入电压Vin被提供至电阻R22的第一端子。电阻R22的第二端子被耦接至电阻R23的第一端子，并且电阻R23的第二端子被耦接至接地端GND。在电阻R22和电阻R23之间的节点N21被耦接至比较器44的正相输入端子。电阻R22和电阻R23根据它们的电阻值的比率对输入电压Vin进行分压以生成电压Vid。输出电压Vout被提供至电阻R24的第一端子。电阻R24的第二端子被耦接至电阻R25的第一端子，并且电阻R25的第二端子被耦接至接地端GND。在电阻R24和电阻R25之间的节点N22被耦接至比较器44的反相输入端子。电阻R24和电阻R25根据它们的电阻值的比率对输出电压Vout进行分压以生成电压Vod。比 较器44对位于其两个输入端子处的电压Vid和Vod进行比较，并且输出电平与其比较结果对应的电压检测信号Sv。根据输入电压Vin、输出电压Vout和规定的基准电压Vr3 (阈值)来设定上述电阻R22至R25的电阻值。例如，电阻R22至R25的电阻值被这样设定，使得当在输入电压Vin与输出电压Vout之间的差值电压AV等于基准电压Vr3时，在节点N21处生成的电压Vid和在节点N22处生成电压Vod变成彼此相等。因此，当差值电压AV (=Vin-Vout)大于基准电压Vr3时，比较器44输出H电平的检测信号Sv，而当差值电压AV小于基准电压Vr3时，输出L电平的检测信号Sv。稍后将描述对基准电压Vr3的设定。AND电路56输出电平与对第一检测信号Si和第二检测信号Sv的逻辑乘积的计算结果对应的控制信号Ss。因此，当第一检测信号Si和第二检测信号Sv至少之一是L电平时,AND电路56输出L电平的控制信号Ss。另一方面，当第一检测信号Si和第二检测信号Sv这两者均为H电平时，AND电路56输出H电平的控制信号Ss。根据DC-DC转换器51中的损耗来设定基准电压Vr3。作为比较例，将假设驱动电路27a的较低电势电源端子(即，晶体管T22的源极端子)被直接耦接至输出节点N2的电路。在此比较例中，效率根据输入电压Vin与输出电压Vout之间的差值电压Δν而改变。例如，当输入电压Vin和输出电压Vout的差值电压△ V低于规定电压时(例如当其接近零伏时)，位于较高电势侧的晶体管Tl的栅极电压变高。与栅极电压处于接地端GND电平的情况相比，晶体管Tl的导通电阻值Ron在此情形下会变大。因此，在该比较例中，由位于较高电势侧的晶体管Tl的导通电阻造成的损耗会变大。作为另一个比较例，将描述驱动电路27a的较低电势电源端子(即，晶体管T22的源极端子)被耦接至接地端GND的电路。在另一个比较例中，会产生由于位于较高电势侧的晶体管Tl的寄生电容Cg的充放电而造成的损耗。当输入电压Vin和输出电压Vout的差值电压Λ V变大时，由于充放电造成的损耗也会变大。在第二实施例中，根据上述损耗而设定基准电压Vr3。当差值电压AV(=Vin-Vout)大于基准电压Vr3时，开关控制电路53输出电平等于比较器42输出的检测信号Si的控制信号Ss。由此，类似于第一实施例，通过根据负载电流而使晶体管T23和晶体管T24之一呈导通状态，损耗得以降低。另一方面，当差值电压AV (=Vin-Vout)小于基准电压Vr3时，开关控制电路53输出L电平的控制信号Ss。在接收控制信号Ss后，开关电路29的晶体管T24导通，并且驱动电路27a的较低电势电源端子因此而被耦接至接地端GND。由此，通过降低位于较高电势侧的晶体管Tl的导通电阻值，得以抑制由于导通电阻导致的损耗增大。根据第二实施例，除了第一实施例的有益效果之外，还可获得如下有益效果。(2-1)开关控制电路53包括电压检测电路55。电压检测电路55根据输入电压Vin与输出电压Vout之间的差值电压来输出电压检测信号Sv。基于电压检测信号Sv和从电流检测电路54(其包括比较器42)输出的电流检测信号Si，开关控制电路53生成控制开关电路29的控制信号Ss。因此，根据提供至负载2的负载电流(输出电流lout)和输入电压Vin与输出电压Vout之间的差值电压，驱动电路27a的较低电势电源端子被耦接至接地端GND或处于输出电压Vout的节点N2。由此，当输入电压Vin与输出电压Vout之间的差值很小时，在此期间，由于导通电阻导致的的损耗增大量得以抑制，并且可以降低DC-DC转换器51中的损耗。将参照附图描述第三实施例。对于与前述实施例的相应部件相同的那些部件赋予类似的附图标记。将不再具体描述这些部件。各附图可省略与前述实施例相同的电路和/或部件。如图9所示，在DC-DC转换器61的控制部62中包含的开关控制电路28控制耦接至驱动电路27b的较低电势电源端子的开关电路63，其中该驱动电路27b驱动位于较低电势侧的晶体管T2。驱动电路27b包括反相器电路71以及晶体管T31和T32。晶体管T31例如是P型沟道MOS晶体管，而晶体管T32例如是N型沟道MOS晶体管。反相器电路71的输入端子被用作驱动电路27b的输入端子。控制信号Sp被提供至该输入端子。反相器电路71生成控制信号Sp2，该控制信号Sp2的电平是控制信号Sp的逻辑反相。反相器电路71的输出端子被耦接至晶体管T31和T32的栅极端子。晶体管T31的源极端子用作驱动电路27b的较高电势电源端子，并且输入电压Vin被提供至较高电势电源端子作为其功率电压。晶体管T31的漏极端子被耦接至晶体管T32的漏极端子。晶体管T32的源极端子作为驱动电路27b的较低电势电源端子，并且较低电势电源端子被耦接至开关控制电路28。在晶体管T31的漏极端子与晶体管T32的漏极端子之间的节点作为驱动电路27b的输出端子。该输出端子被耦接至晶体管T2的栅极端子。耦接在晶体管T2的栅极端子与接地端GND之间的由虚线示出的电容Cg2是晶体管T2的栅极端子的寄生电容。开关电路63包括延迟电路72、AND电路73、反相器电路74和晶体管T33和T34。延迟电路72例如是由串联耦接的奇数个反相器电路配置而成。延迟电路72将来自驱动电路27b的信号Sp2延迟，并输出延迟控制信号Spd，该延迟控制信号Spd的电平是信号Sp2的逻辑反相。由于驱动电路27b的信号Sp2是控制信号Sp的逻辑反相信号，因而延迟控制信号Spd等同于通过借由偶数个(在图9的示例中是四个)反相器电路将控制信号Sp延迟而获得的信号。AND电路73生成控制信号Sds，该控制信号Sds的电平根据从开关控制电路28输出的控制信号Ss和从延迟电路72输出的延迟控制信号Spd的逻辑乘积计算结果而定。开关控制电路28输出控制信号Ss，该控制信号Ss的电平根据负载2的状态(参见图1)而定。例如，在轻负载状态期间，开关控制电路28输出H电平的控制信号Ss，并且在重负载状态期间输出L电平的控制信号Ss。响应于L电平的控制信号Ss, AND电路73输出L电平的控制信号Sds。进一步地，响应于控制信号H电平，AND电路73输出电平等于延迟控制信号Spd的电平的控制信号Sds。晶体管T33和晶体管T34基于控制信号Sds而互补地导通和关断。接下来，将描述DC-DC转换器61的运行。在重负载情况下，开关控制电路28基于电流检测部11的检测结果(检测电流IS2)而输出L电平的控制信号Ss。响应于L电平的控制信号Ss，AND电路73输出L电平的控制信号Sds。由此，开关电路63关断晶体管T33，导通晶体管T34，并将驱动电路27b的较低电势电源端子连接至接地端GND。在如图1OA所示的时间段Fl中，位于较高电势侧的晶体管Tl关断，而位于较低电势侧的晶体管T2导通。进一步地，在时间段F2中，位于较高电势侧的晶体管Tl导通，而位于较低电势侧的晶体管T2关断。在图1OA中，点划线表示在晶体管T2中流过的电流It2的波形。由于电流It2的一部分实际波形与其他波形重叠，因而，为了便于理解，点划线稍微偏离电流It2的实际波形。在时间段Fl中，由于图9所示的驱动电路27b的晶体管T31呈导通状态，因而晶体管T2的栅极电压Vg处于输入电压Vin电平。在此重负载状态期间，由于基于对电感LI中流过的电流IL的检测结果(检测电流Is2)的检测电压Vs2高于基准电压Vr2，因而图9所示的开关控制电路28输出L电平的控制信号Ss。响应于控制信号Ss，开关电路63将驱动电路27b的较低电势电源端子连接至接地端GND。接下来，当发生时间段F2时，响应于控制信号Sp，图9所示的驱动电路27b导通晶体管T32。晶体管T32的源极端子经由开关电路63而被耦接至接地端GND。由此，位于较低电势侧的晶体管T2的栅极电压Vg从输入电压Vin电平变成接地端GND电平，并且晶体管T2关断。由于晶体管T2的栅极-源极电压Vgs实质上变成0(V)，因而导通电阻实质上变成O (ohm)。由此，晶体管T2中的导通电阻的损耗得以抑制。另一方面，开关控制电路28在轻负载下输出H电平的控制信号Ss。AND电路73输出电平等于延迟控制信号Spd的控制信号Ss。通过延迟用于生成驱动信号DL (其控制位于较低电势侧的晶体管T2的导通/关断)的控制信号Sp (反相信号SP2)，由延迟电路72生成延迟控制信号Spd。驱动电路27b中包含的晶体管T31导通，而其中包含的晶体管T32基于H电平的控制信号Sp (L电平的反相信号Sp2)而关断。输入电压Vin经由导通状态的晶体管T31而被提供至晶体管T2的栅极端子，晶体管T2因此而导通。自晶体管T2已经导通后，在经过对应于延迟电路72的延迟时间的时间之后，开关电路63导通晶体管T33,并关断晶体管T34。由此，开关电路63将驱动电路27b的电源端子连接至输出节点N2。在此情形下，驱动电路27b中包含的晶体管T32基于H电平的控制信号Sp (L电平的反相信号SP2)而呈关断状态。接下来，驱动电路27b中包含的晶体管T31关断，并且其中包含的晶体管T32基于L电平的控制信号Sp (H电平的反相信号Sp2)而导通。在此情形下，驱动电路27b的电源端子(即，晶体管T32的源极端子)经由开关电路63的晶体管T33而被耦接至节点N2。因此，位于较低电势侧的晶体管T2的栅极端子经由驱动电路27b(晶体管T32)和开关电路63(晶体管T33)而被耦接至输出节点N2。由此，晶体管T2的栅极端子中累积的电荷被提供至输出节点N2。因此，晶体管T2的栅极电压Vg从输入电压Vin电平下降，如图1OB所示。接下来，自驱动电路27b的晶体管T32已经导通后，在经过对应于于延迟电路72的延迟时间的时间(时间段F3)之后，开关电路63关断晶体管T33，并导通晶体管T34。由此，开关电路63将驱动电路27b的电源端子连接至接地端GND。如上述，在位于较低电势侧的晶体管T2被关断之后，在预定时间内其栅极端子经由驱动电路27b和开关电路63而被耦接至输出节点N2。在此输出节点的连接时间段期间，晶体管T2的栅极端子中累积的电荷被提供至输出节点N2。因此，Qg损耗得以降低。此后，开关电路63将驱动电路27b的电源端子连接至接地端GND。因此，晶体管T2的栅极端子电平趋于接地端GND电平。由此，得以抑制晶体管T2的导通电阻增加，并且使电流不再流经晶体管T2，因此而得以抑制效率的降低。即，当开关电路63将驱动电路27b的电源端子连接至输出节点N2的状态持续时，晶体管T2的栅极端子处的电压仅下降至输出电压Vout。即，晶体管T2的源极-栅极电压Vgs变成等于输出电压Vout，而且与使得源极-栅极电压Vgs处于O (V)的情况相比，晶体管T2的导通电阻值会变高。由此，在晶体管T2中流过电流It2，并造成损耗。根据第三实施例，除了上述实施例的有益效果之外，还可获得下述有益效果。(3-1)在轻负载状态期间，开关电路63根据控制信号Ss导通晶体管T33，并且将驱动电路27b的电源端子连接至输出节点N2。由此，通过将位于晶体管T2的栅极端子处的寄生电容Cg2中累积的电荷提供至输出节点N2以使该电荷包含在输出电压Vout中，可以降低Qg损耗。(3-2)在轻负载状态期间，在已经使晶体管T33呈导通状态后，当经过了对应于延迟电路72的延迟时间的时间时，开关电路63使得晶体管T34呈导通状态。由此，晶体管T2的栅极端子电平趋于接地端GND电平。由此，得以抑制晶体管T2的导通电阻增加，并且使得电流不再流经晶体管T2，因此而得以抑制效率的降低。将参照附图描述第四实施例。对于与前述实施例的相应部件相同的那些部件赋予同样的附图标记。将不再具体描述这些部件。各附图可省略与前述实施例相同的电路和/或部件如图11所示，在DC-DC转换器81的控制部82中包含的开关控制电路83控制耦接至驱动电路27b的较低电势电源端子的开关电路63，该驱动电路27b驱动位于较低电势侧的晶体管T2。开关控制电路83检测位于较低电势侧的晶体管T2的栅极端子的状态，并根据其检测结果生成用于控制开关电路63的控制信号Ss。进一步地，开关控制电路83具有间歇地检测位于较低电势侧的晶体管T2的栅极端子的状态的功能。开关控制电路83包括周期信号生成电路84、状态检测电路85、控制信号生成电路86和反相器电路87。周期信号生成电路84生成周期信号Scc，该周期信号Scc指示对位于较低电势侧的晶体管T2的栅极端子的状态进行检测的时间段。具有预定周期T的脉冲信号(例如，从图1所示的振荡器OSC输出的振荡信号Sck)被输入至周期信号生成电路84。周期信号生成电路84例如是计数器电路。周期信号生成电路84对振荡信号Sck的脉冲个数进行计数，即，响应于H电平的振荡信号Sck而增加计数值(+1)。当计数值变成等于规定值(例如，“4”)时，周期信号生成电路84输出规定电平(例如，H电平)的周期信号Scc，并且复位计数值(使该值为“O”)。响应于下一个H电平的振荡信号Sck,周期信号生成电路84输出L电平的周期信号Scc，并增加计数值。如图12所示，振荡信号Sck其脉冲按照预定周期T重复的信号。振荡信号Sck的周期T是DC-DC转换器81的开关周期。周期信号Scc变成脉冲按照周期(4T)重复的信号，该周期(4T)是振荡信号Sck的整数倍周期(例如，其可以是四个周期)。H电平的脉冲时间段等于振荡信号Sck的一个周期。如图11所示，周期信号Scc被提供至反相器电路87和控制信号生成电路86。反相器电路87输出其电平是周期信号Scc的逻辑反相的反相周期信号Sci。反相周期信号Sci被提供至状态检测电路85和控制信号生成电路86。状态检测电路85包括反相器电路91、AND电路92和93、以及触发器电路94。反相器电路91包括P型沟道MOS晶体管T41和N型沟道MOS晶体管T42。输入电压Vin被提供至晶体管T41的源极端子。晶体管T41的漏极端子被耦接至晶体管T42的漏极端子，而晶体管T42的源极端子被耦接至接地端GND。晶体管T41和T42这两者的栅极端子均被耦接至彼此的栅极端子和位于较低电势侧的晶体管T2的栅极端子。位于较低电势侧的晶体管T2的栅极端子处的电压(栅极端子电压)对应于提供至晶体管T2的栅极端子的驱动信号DL的电压和在位于栅极端子处的寄生电容Cg中累积的电荷。反相器电9输出信号Sll,该信号Sll的电平在基于栅极端子电压的改变的时刻改变。AND电路92的一个输入端子被耦接至在驱动电路27b中包含的反相器电路71的输出端子，并且AND电路92的另一个输入端子被耦接至开关电路63的AND电路73的输出端子。AND电路92根据对反相控制信号Sp2和控制信号Sds的逻辑乘积的计算结果而输出信号S12。反相控制信号Sp2是相位与控制信号Sp相反的信号，当位于较低电势侧的晶体管T2呈导通状态时，反相控制信号Sp2在此时间段期间是L电平，并且当晶体管T2呈关断状态时，反相控制/[目号Sp2在此时间段期间是H电平。控制/[目号Sds是基于延迟电路72的延迟时间而从控制信号Sp延迟的信号。因此，AND电路92输出的信号S12是这样的脉冲信号:在从反相控制信号Sp2升高时起始(即，从控制信号Sp下降时起始)并经过延迟电路72的延迟时间的时间段中，该脉冲信号是H电平。位于较低电势侧的晶体管T2根据基于控制信号Sp生成的驱动信号DL而导通或关断。位于较低电势侧的晶体管T2基于L电平的控制信号Sp (驱动信号DL) (S卩，基于H电平的反相控制信号Sp2)而关断。因此，在从已经关断位于较低电势侧的晶体管T2后起始经过了延迟电路72的延迟时间的时间段中，AND电路92输出的信号S12的电平是H电平。信号S12是H电平的时间段对应于当开关电路63将驱动电路27b的较低电势电源端子(即，位于较低电势侧的晶体管T2的栅极端子)连接至输出节点N2的时间段。AND电路93输出信号S13，该信号S13的电平根据对反相器电路91的输出信号Sll和AND电路92的输出信号S12的逻辑乘积的计算结果而定。反相器电路91的输出信号Sll对应于位于较低电势侧的晶体管T2的栅极端子处的电压变量。AND电路92的输出信号S12是这样的脉冲信号:从位于较低电势侧的晶体管T2被关断时起始，在预定时间段内该信号处于H电平。因此，当位于较低电势侧的晶体管T2被关断后的预定时间段内，AND电路93输出信号S13，该信号S13的波形根据晶体管T2的栅极端子电压的变化而定。触发器电路94例如是RS触发器电路。从AND电路93输出的信号S13被提供至触发器电路94的设定端子。从上述反相器电路87输出的信号Sci (反相周期信号Sci)被提供至触发器电路94的复位端子R。当信号Sci是L电平时，触发器电路94响应于H电平的信号S13而从输出端子Q输出H电平的信号Sg。进一步地，当信号S13是L电平时，触发器电路94响应于H电平的信号Sci而从输出端子Q输出L电平的信号Sg。如图12所示，在检测时间段期间，反相周期信号Sci是L电平，并且在保持时间段期间是H电平。因此，触发器电路94在反相周期信号Sci是H电平的情况下(S卩，在保持时间段期间)输出L电平的信号Sg。在检测时间段期间，触发器电路94输出其电平根据信号S13而定的信号Sg。信号Sg被提供至控制信号生成电路86。控制信号生成电路86包括触发器电路95和OR电路(或电路)96。触发器电路95例如是D触发器电路。反相周期信号Sci被提供至触发器电路95的时钟端子ck。从状态检测电路85输出的检测信号Sg被提供至触发器电路95的输入端子D。响应于H电平的反相周期信号Sci，触发器电路95对检测信号Sg进行锁定，并输出电平等于锁定电平的信号S14。触发器电路95的输出信号S14以及周期信号Scc被提供至OR电路96。OR电路96输出控制信号Ss,该控制信号Ss的电平根据对信号Scc和S14的逻辑和(logical sum)的计算结果而定。将参照图13描述上述开关控制电路83的运行。首先，设定各信号的初始状态(步骤SlOI)，并保持各信号的状态(步骤S102)。接下来，基于周期信号Scc对是否处在检测时间段进行确定(步骤S103)。如果不是处在检测时间段(周期信号Scc处于L电平)期间，则该处理转到步骤S103。S卩，状态得以保持。如果是处在检测时间段(检测信号Scc处于H电平)，则该处理转到下个步骤。接下来，强制改变检测信号Sg的电平(步骤S104)。通过被提供至图11所示的触发器电路94的复位端子R的H电平的反相周期信号Sci执行该处理。即，检测信号Sg被复位(强制改变成L电平)。根据L电平的检测信号Sg以及L电平的周期信号Scc，控制信号生成电路86输出L电平的控制信号Ss。根据控制信号Ss，开关电路63对驱动电路27b的电源端子被耦接至输出节点N2的状态(此后称作“状态A”)和驱动电路27b的电源端子被耦接至接地端GND (此后称作“状态B”)的状态进行切换。因此，响应于L电平的控制信号Ss,开关电路63将连接状态切换成“状态B”。接下来，当周期信号Scc从L电平改变成H电平时，检测时间段开始，并且检测位于较低电势侧的晶体管T2的栅极电压电平(步骤S105 )。比较检测电平Lg和阈值电压Vth。阈值电压Vth是这样的阈值电压:即，耦接至晶体管T2的栅极端子的反相器电路91在该阈值电压处将输出信号Sll的逻辑反转。当检测电平Lg大于阈值电压Vth (Lg)Vth)时，开关电路63被设定成“状态A”(步骤S107)，并保持此状态(步骤S102)。另一方面，当检测电平Lg等于或小于阈值电压Vth (Lg彡Vth)时，开关电路63被设定成“状态B”(步骤S108)，并保持此状态(步骤S102)。接下来，将参照图14描述开关控制电路83的运行。如图14A所示，检测信号Sg被强制设定为L电平。图11所示的驱动电路27b响应于控制信号Sp而导通晶体管T31，并且输入电压Vin被提供至位于较低电势侧的晶体管T2的栅极端子。因此，晶体管T2的栅极端子电压Vg2趋于输入电压Vin电平。通过提供至较高电势电源端子(晶体管T41的源极端子)的输入电压Vin和耦接有较低电势电源端子(晶体管T42的源极端子)的接地端GND电平，状态检测电路85的反相器电路91得以运行。例如，反相器电路91的阈值电压Vth被设定为电源电压(较高电势电源端子与较低电势电源端子之间的电势差)的60%。因此，反相器电路91的阈值电压Vth根据输入电压Vin而改变。在驱动电路27b的电源端子(晶体管T32的源极端子)被耦接至输出节点N2的情况下，晶体管T2的栅极电压Vg2从输入电压Vin电平降至输出电压Vout电平。在输入电压V in与输出电压Vout之间的电势差很大的情况下(例如,输入电压Vin是输出电压Vout的两倍)，在晶体管T2的栅极端子处的电压Vg2从高于阈值电压Vth的输入电压Vin电平改变为低于阈值电压Vth的输出电压Vout电平。由此，当栅极电压Vg2变得低于阈值电压Vth时，反相器电路91输出H电平的信号S11。在从AND电路92输出的信号S12是H电平期间，如果接收到H电平的信号S11，则AND电路93输出H电平的信号S13。响应于H电平的信号S13，触发器电路94输出H电平的检测信号Sg。另一方面，在输入电压Vin与输出电压Vout之间的电势差很小的情况下,在信号S12是H电平的时间段期间，晶体管T2的栅极电压Vg2不会变得低于阈值电压Vth。因此，从AND电路输出的93信号S13停留在L电平。由此，触发器电路94输出L电平的检测信号Sg。如上所述，状态检测电路85输出检测信号Sg，该检测信号Sg的电平根据输入电压Vin与输出电压Vout之间的电势差而定。即，可通过检测信号Sg的电平来确定输入电压Vin与输出电压Vout之间的电势差。根据第四实施例，可获得下述有益效果。(4-1)通过使用输入电压Vin作为其驱动电压，耦接至晶体管T2的栅极端子的驱动电路27b得以运行，并且通过使晶体管T2的栅极端子电压处于输入电压Vin电平而导通晶体管T2。因此，晶体管T2的栅极端子电压从输入电压Vin改变为耦接至驱动电路27b的电源端子的节点处的电压。因此，当开关电路63的晶体管T34导通时，晶体管T2的栅极端子电压从输入电压Vin电平改变为接地端GND电平，并且当晶体管T33导通时，从输入电压Vin电平改变为输出电压Vout电平。因此，晶体管T2的栅极端子电压根据输入电压Vin与输出电压Vout之间的电压差而降低。
耦接至晶体管T2的栅极端子的状态检测电路85根据晶体管T2的栅极电压的改变而生成信号S13。触发器电路94通过H电平的信号S13而设定检测信号Sg。S卩，可通过检测信号Sg的电平来确定输入电压Vin与输出电压Vout之间的电势差。(4-2)开关控制电路83包括生成周期信号Scc的周期信号生成电路84。响应于周期信号Scc，状态检测电路85复位检测信号Sg。在检测时间段期间，响应于周期信号Scc，控制信号生成电路86生成控制信号Ss，从而将驱动电路27b的电源端子连接至输出节点N2。响应于周期信号Scc，控制信号生成电路86保持检测信号Sg。如上述，可间歇地执行对晶体管T2的栅极端子电压的检测。可对第四实施例进行如下改型。在上述第四实施例中，通过使用由开关电路63生成的信号Sds，状态检测电路85已经设定对位于较低电势侧的晶体管T2的栅极端子的状态进行检测的时间段。在类似时间段中，也可使用其他信号，只要可以检测位于较低电势侧的晶体管T2的栅极端子的状态即可。例如，可使用基于控制信号Sp针对预定时间段而输出H电平信号的单触发电路(one-shot circuit)、以及其中延迟电路和AND电路组合在一起的脉冲信号生成电路,等
坐寸ο将参照附图描述第五实施例。对于与前述实施例的相应部件相同的那些部件赋予类似的附图标记。将不再具体描述这些部件。各附图可省略与前述实施例相同的电路和/或部件。如图15所示，DC-DC转换器111的控制部112中包含的开关控制电路113包括电流检测电路114。电流检测电路114包括比较器115、电阻R21、晶体管T51和基准电源Ell0电阻R21的第一端子被耦接至电流检测部11，并且电阻R21的第二端子被耦接至晶体管T51。晶体管T51例如是N型沟道MOS晶体管。晶体管T51的漏极端子被耦接至电阻R21的第二端子，其源极端子被耦接至接地端GND，并且周期信号Scc被提供至其栅极端子。晶体管T51响应于H电平的周期信号Scc而导通，并且响应于L电平的周期信号Scc而关断。当晶体管T51导通时，检测电流Is2在电阻R21中流过，并在电阻R21的第一端子处生成检测电压Vs2。电阻R21的第一端子被耦接至比较器115的正相输入端子。基准电源Ell的基准电压Vr2被提供至比较器115的反相输入端子。进而，周期信号Scc被提供至比较器115。比较器115根据周期信号Scc运行或停止。例如，比较器115响应于H电平的周期信号Scc而运行，并响应于L电平的周期信号Scc而停止。在运行期间，比较器115输出检测信号Si，该检测信号Si的电平根据检测电压Vs2与基准电压Vr2的比较结果而定。检测信号Si被提供至触发器电路116。触发器电路116例如是D触发器电路。检测信号Si被提供至触发器电路116的输入端子D。反相周期信号Sci被提供至触发器电路116的时钟端子ck。响应于H电平的反相周期信号Sci，触发器电路116锁定检测信号Si，并且输出电平等于锁定电平的输出信号S21。信号S21被提供至控制信号生成电路117的AND电路118。从触发器电路95输出的信号S14被提供至AND电路118。AND电路118输出信号S22，该信号S22的电平根据对信号S14和S21的逻辑乘积的计算结果而定。OR电路96输出控制信号Ss，该控制信号Ss的电平根据对AND电路118的输出信号S22与周期信号Scc的逻辑和的计算结果而定。电流检测电路114的晶体T51根据周期信号Scc而导通或关断。当晶体管T51导通时，检测电流Is2在串联耦接至晶体管T51的电阻R21中流过，并生成检测电压Vs2。由于在晶体管T51呈关断状态期间检测电流Is2没有在电阻R21中流过，损耗因此而被降低。比较器115根据周期信号Scc运行或停止。因此在比较器115停止运行期间消耗的电流减少。由此，损耗得以降低。根据第五实施例，除了第四实施例的有益效果之外，还可获得下述有益效果。(5-1)在检测时间段期间，基于周期信号Scc而使比较器115运行。进一步地，晶体管T51基于周期信号Scc而导通，并且在检测时间段期间，在电阻R21处生成检测电压Vs2。因此，在除了检测时间段之外的时间段(即，在保持时间段期间)，比较器115停止，并且在电阻R21中没有流过检测电流Is2。由此，通过减少在保持时间段期间的电流转移(currentshift)，可实现低功率消耗，S卩，使得所消耗的电流小于检测时间段期间的电流。将参照附图描述第六实施例。对于与前述实施例的相应部件相同的那些部件赋予类似的附图标记。将不再具体描述这些部件。各附图可省略与前述实施例相同的电路和/或部件。图16所示的DC-DC转换器121是采用同步整流方案的升压型(st印-up) DC-DC转换器，并且基于提供至输入端子Pi的输入电压Vin生成高于输入电压Vin的输出电压Vout0此输出电压Vout被提供至耦接至输出端子Po的负载2。DC-DC转换器121包括转换部122和控制部123，其中该转换部122生成输出电压Vout，而该控制部123控制转换部122。输入电压Vin经由电阻Rsl而被提供至电感LI的第一端子，而电感LI的第二端子被耦接至晶体管T61。晶体管T61例如是N型沟道MOS晶体管。晶体管T61的第一端子(源极端子)被耦接至接地端。晶体管T61的第二端子(漏极端子)被耦接至电感LI的第二端子和晶体管T62。晶体管T62例如是P型沟道MOS晶体管。晶体管T62的第一端子(源极端子)被耦接至输出端子Po。晶体管T62的第二端子(漏极端子)被耦接至晶体管T61的第二端子和电感LI的第二端子。驱动信号DH从控制部123被提供至位于较高电势侧的晶体管T62的控制端子(栅极端子)。晶体管T62根据驱动信号DH而导通或关断。驱动信号DL被从控制部123提供至位于较低电势侧的晶体管T61的控制端子(栅极端子)。晶体管T61根据驱动信号DL而导通或关断。控制部123中包含的触发器电路26的输出端子Q被耦接至反相器电路124的输入端子，并且反相器电路124的输出端子被耦接至驱动电路27a和27b的输入端子。反相器电路124输出反相控制信号Spi，该反相控制信号Spi的电平是从触发器电路26输出的控制信号Sp被逻辑反相后的电平。驱动电路27a以输出电压Vout作为其驱动电压而运行，并且根据反相控制信号Spi输出驱动信号DH。因此，驱动电路27a驱动位于较高电势侧的晶体管T62。驱动电路27b以输入电压Vin作为其驱动电压而运行，并且根据反相控制信号Spi输出驱动信号DL。因此，驱动电路27b驱动位于较低电势侧的晶体管T61。驱动电路27a (其驱动位于较高电势侧的晶体管T62)的较低电势电源端子被耦接至开关电路125a。开关电路125a被配置为类似于图3所示的开关电路29。开关电路125a的共用端子被耦接至驱动电路27a的电源端子。开关电路125a的第一开关端子被耦接至接地端GND，并且开关电路125a的第二开关端子被耦接在用于检测的电阻Rsl与电感LI之间，即，被耦接至耦接有电感LI的输入侧端子的节点N31。电流检测部11被设置至节点N32与电感LI之间,该节点N32位于电感LI的输出侧端子与晶体管T62之间。根据从开关控制电路126a输出的控制信号Ss I，开关电路125a将驱动电路27a的电源端子连接至接地端GND或节点N31。驱动电路27b (其驱动位于较低电势侧的晶体管T61)的较低电势电源端子被耦接至开关电路125b。开关电路125b被配置为类似于图9所示的开关电路63。开关电路125b的共用端子被耦接至驱动电路27b的电源端子，第一开关端子被耦接至接地端GND，而第二开关端子被耦接至节点N31。根据从开关控制电路126b输出的控制信号Ss2，开关电路125b将驱动电路27b的电源端子连接至接地端GND或节点N31。开关控制电路126a和126b例如被配置为类似于如图3所示的开关控制电路28。因此，开关控制电路126a基于在电感LI中流过的电流ILx来检测负载2的状态。开关控制电路126a在轻负载状态期间输出H电平的控制信号Ssl，并在重负载状态期间输出L电平的控制信号Ssl。类似地，基于在电感LI中流过的电流ILx，开关控制电路126b在轻负载状态期间输出H电平的控制信号Ss2，并在重负载状态期间输出L电平的控制信号Ss2。将描述DC-DC转换器121的运行。基于从触发器电路26输出的H电平的控制信号Sp (L电平的反相控制信号Spi)，DC-DC转换器121的控制部123导通晶体管T61并关断晶体管T62。进一步地，控制部123基于L电平的控制信号Sp (H电平的反相控制信号Spi)关断晶体管T61并导通晶体管T62。DC-DC转换器121交替重复基于输入电压Vin而在电感LI中累积能量的状态和基于电感LI中的能量生成输出电压Vout的状态。基于输出电压Vout、由检测电阻Rsl检测到的输入电流Ir、以及输入电压Vin与输出电压Vout之间的差值电压，控制部123控制晶体管T61和T62的每一个的导通时间和关断时间。图17A表示当占空比为25%时各信号的波形，而图17B表示当占空比为50%时各信号的波形。因此，DC-DC转换器121通过斜坡补偿电路23的斜坡补偿以及通过由偏置电路22利用偏置电流1f对感测电压Vsl施加的偏置负载而将误差电压Ver保持为恒定值。由此，输出电压Vout的变化得以抑制。在重负载状态下，响应于H电平的控制信号Ssl，开关电路125a将驱动电路27a的电源端子连接至接地端GND。响应于H电平的控制信号Ss2，开关电路125b将驱动电路27b的电源端子连接至接地端GND。通过将驱动电路27a和27b的较低电势电源端子耦接至接地端GND，得以防止晶体管T61和T62的导通电阻值变大，并且降低了由于导通电阻造成的损耗。在轻负载状态下，响应于L电平的控制信号Ssl，开关电路125a将驱动电路27a的电源端子连接至节点N31。响应于L电平的控制信号Ss2，开关电路125b将驱动电路27b的电源端子连接至节点N31。因此，通过将驱动电路27a和27b的较低电势电源端子耦接至节点N31，晶体管T61和T62的栅极端子的寄生电容的电荷被提供至电感LI的输入侧，由栅极电容造成的损耗得以降低。根据第六实施例，可获得下述有益效果。(6-1)在升压型DC-DC转换器121中，可以降低由晶体管T61和T62的栅极端子处的寄生电容造成的损耗(Qg)。进一步地，可以抑制由于晶体管T61和T62的导通电阻增大而导致的损耗增大。因此，在升压型DC-DC转换器121中，可提高转换效率。第六实施例可被改型为如下的实施例。可适当改变开关控制电路126a和126b的配置。例如，开关控制电路126a的配置可被配置为类似于图8所示的开关控制电路53。进一步地，开关控制电路126的配置可被配置为类似于图11所示的开关控制电路83，或被配置为类似于图15所示的开关控制电路113。可省略耦接至两个驱动电路27a和27b之一的较低电势电源端子的开关电路、以及控制前述开关电路的控制电路。下面将参照附图描述第七实施例。对于与前述实施例的相应部件相同的那些部件赋予类似的附图标记。将不再具体描述这些部件。各附图可省略与前述实施例相同的电路和/或部件。如图18所示DC-DC转换器131是升降压型(step-up-and-sown)转换器，并且基于提供至输入端子Pi的输入电压Vin生成输出电压Vout。此输出电压Vout被提供至耦接至输出端子Po的负载2。DC-DC转换器131包括转换部132和控制部133，其中该转换部132生成输出电压Vout，而该控制部133控制该转换部。转换部132包括晶体管T71至T74、电感LI和电容Cl。晶体管T71和T74例如为P型沟道MOS晶体管，而晶体管T72和T73例如为N型沟道MOS晶体管。输入电压Vin经由电阻Rsl而被提供至晶体管T71的第一端子(源极端子)。晶体管T71的第二端子(漏极端子)被耦接至晶体管T72的第二端子(漏极端子)，并且晶体管T72的第一端子(源极端子)被耦接至接地端GND。位于晶体管T71的第二端子与晶体管T72的第二端子之间的中间节点N41被耦接至电感LI的第一端子，并且电感LI的第二端子被耦接至晶体管T73的第二端子(漏极端子)。晶体管T73的第一端子(源极端子)被耦接至接地端GND。电感LI的第二端子被耦接至晶体管T74的第二端子(漏极端子)。晶体管T74的第一端子(源极端子)被耦接至输出端子Po。输出端子Po被耦接至平滑电容Cl的第一端子，并且电容Cl的第二端子被耦接至接地端GND。晶体管T71至T74的每一个根据从控制部133输出的驱动信号Dl至D4中对应的一个信号而导通或关断。从控制部133中包含的触发器电路26的输出端子Q输出的控制信号Sp被提供至第一和第二驱动电路141和142。响应于控制信号Sp，第一驱动电路141生成用于驱动第一晶体管T71的驱动信号D1。响应于控制信号Sp,第二驱动电路142生成用于驱动第二晶体管T72的驱动信号D2。控制信号Sp被提供至反相器电路134，并且反相器电路134输出电平是控制信号Sp的逻辑反相的反相控制信号Spi。反相控制信号Spi被提供至第三和第四驱动电路143和144。响应于反相控制信号Spi，第三驱动电路143生成用于驱动第三晶体管T73的驱动信号D3。响应于反相控制信号Spi，第四驱动电路144生成用于驱动第四晶体管T74的驱动信号D4。将描述DC-DC转换器131的示意性运行。基于从触发器电路26输出的H电平的控制信号Sp, DC-DC转换器131的控制部133导通晶体管T71和T73，并且基于L电平的反相控制信号Spi而关断晶体管T72和T74。进一步地，基于L电平的控制信号Sp，控制部133关断晶体管T71和T74，并且基于H电平的反相控制信号Spi而导通晶体管T72和T73。DC-DC转换器131交替重复基于输入电压Vin而在电感LI中累积能量的状态和基于电感LI中的能量生成输出电压Vout的状态。基于输出电压Vout、由检测电阻Rsl检测到的输入电流Ir、以及输入电压Vin与输出电压Vout之间的差值电压，控制部133控制晶体管T71至T74中每一个的导通时间和关断时间。图21A表示当占空比是40%时各信号的波形，而图21B表示当占空比是50%时各信号的波形。因此，DC-DC转换器131通过斜坡补偿电路23的斜坡补偿以及通过偏置电路22利用偏置电流1f对感测电压Vsl施加的偏置负载而将误差电压V而保持在恒定值。由此，输出电压Vout的变化得以抑制。进一步地，DC-DC转换器131包括图19所示的开关电路151和152、以及开关控制电路153。开关电路151被耦接至第一驱动电路141的较低电势电源端子，并且输入电压Vin被提供至第一驱动电路141的较高电势电源端子。开关电路151被配置为类似于图3所示的开关电路29。开关电路151基于从开关控制电路153输出的控制信号Ssll而将驱动电路141的电源端子连接至接地端GND或节点N43。开关电路152被耦接至第四驱动电路144的较低电势电源端子，并且输出电压Vout被提供至第四驱动电路144的较高电势电源端子。开关电路152被配置为类似于图9所示的开关电路63。开关电路152根据从开关控制电路153输出的控制信号Ssl2而将驱动电路144的电源端子连接至接地端GND或节点N44。如图18所示，节点N44是位于输入端子Pi与第一晶体管T71的源极端子之间的节点。开关控制电路153例如被配置为类似于图8所示的开关控制电路53。根据基于设置在节点N41与电感LI之间的电流检测部11的检测结果(检测电流Is2)的负载2的状态(参见图18)，开关控制电路153输出控制信号Ssll和Ssl2。例如，开关控制电路153基于轻负载状态而输出H电平的控制信号Ssll和Ssl2,并基于重负载状态而输出L电平的控制信号Ssll和Ssl2。在重负载状态下，响应于H电平的控制信号SslI，开关电路151将驱动电路141的电源端子连接至接地端GND。响应于H电平的控制信号Ssl2，开关电路152将驱动电路144的电源端子连接至接地端GND。通过使得驱动电路141和144的较低电势电源端子被连接至接地端GND，得以防止晶体管T71和T74的导通电阻值变大，并且降低了由导通电阻造成的损耗。在轻负载状态下，响应于L电平的控制信号SslI，开关电路151将驱动电路141的电源端子连接至节点N43。响应于L电平的控制信号Ssl2，开关电路152将驱动电路144的电源端子连接至节点N44。因此，通过使得驱动电路141和144的较低电势电源端子耦接至节点N43和N44，晶体管T71和T74的栅极端子的寄生电容Cgl和Cg4的电荷被提供至输入侧或输出侧。因此，由栅极电容Cgl和Cg4造成的损耗得以降低。根据第七实施例，可获得下述有益效果。(7-1)在升降压型DC-DC转换器131中，可以降低由晶体管T71和T74的栅极端子处的寄生电容造成的损耗(Qg)。进一步地，可以抑制由晶体管T71和T74的导通电阻增大造成的损耗增大。因此，在升压型DC-DC转换器121中，可提高转换效率。
第七实施例可被进行如下的改型。可适当改变对转换部132中包含的晶体管T71至T74的控制。例如，可根据输入电压Vin和输出电压Vout的幅值关系和电势差来执行该控制。例如，在输入电压Vin高于输出电压Vout且它们的电势差很大的情况下，控制部可控制转换部以生成与输入电压Vin相比下降的输出电压Vout。在这种控制下，第三晶体管T73可被固定成关断状态，并且第四晶体管T74可被固定成导通状态。进一步地，在输入电压Vin低于输出电压Vout且它们的电势差很大的情况下，控制部可将第一晶体管T71固定成导通状态，并将第二晶体管T72固定成关断状态，从而生成与输入电压Vin相比增大的输出电压Vout。在执行上述控制时，如20图所示，驱动电路141和144的电源端子的连接目标点(destination)被分别设定为节点N42和N41。由于第二晶体管T72被固定成关断状态，节点N41没有被耦接至接地端GND，因而在晶体管T74的栅极电容Cg4处累积的电荷为输出电压Vout所用，而且不会产生损耗。类似地，由于第三晶体管T73被固定成关断状态，节点N42没有被耦接至接地端GND，因而在晶体管T71的栅极电容Cgl处累积的电荷为输出电压Vout所用，而且不会产生损耗。进一步地，导通状态下的第四晶体管T74的电阻值以及电容Cl被用作滤波器。由此，可以降低输出电压Vout的波动(ripples)。开关控制电路153的配置例如可被配置为类似于图3所示的开关控制电路28。进一步地，开关控制电路153的配置可被配置为类似于图11所示的开关控制电路83或类似于图15所示的开关控制电路113。开关电路可被耦接至驱动位于较低电势侧的晶体管T72和T73的驱动电路142和143 (参见图18)至少之一的较低电势电源端子。开关电路的配置例如可具有与图9所示的开关电路63类似的配置。电源端子可通过开关电路而被耦接至接地端GND或合适的节点。开关控制电路可被适当配置为例如图9所示的开关控制电路28、图11所示的开关控制电路83、图15所示的开关控制电路113等。对本领域技术人员而言，显然，本发明可以被具体实现为其他特定形式而不背离本发明的范围。特别地，应当了解，本发明可被具体实现为如下形式。在上述实施例中，驱动MOS晶体管的驱动电路的较低电势电源端子根据负载状态而被耦接至接地端GND或规定节点(例如，输出节点)。其开关元件不限于上述MOS晶体管，还可以是根据控制端子处的电荷量导通或关断的元件。在上述实施例中，可适当改变电阻的导电类型。例如，在图1所示的DC-DC转换器I中，晶体管Tl和T2可变成N型沟道MOS晶体管，而且晶体管Tl和T2可变成P型沟道MOS晶体管。可适当改变根据晶体管的导电类型而提供至驱动电路的控制信号的逻辑。上述实施例讨论了用于生成被提供至驱动电路27a和27b等的控制信号Sp的电路示例，然而，可适当改变电路的配置。例如，可省略偏置电路22。可省略从用于感测的电阻Rsl到比较器24的电路，并且误差放大器25的输出信号可被提供至触发器电路26的复位端子R。在上述实施例中，DC-DC转换器采用同步整流方案，然而，其也可以转而采用异步整流方案。例如，可使用其阳极被耦接至接地端GND而其阴极被耦接至节点NI的二极管来替代图1所示的DC-DC转换器I中的晶体管T2。在图16所示的DC-DC转换器121中，二极管可用以替代晶体管T62。在图18所示的DC-DC转换器131中，晶体管T72和T74的至少之一可变成二极管。可将电压施加至各晶体管T2、T62、T72和Τ74的控制端子(栅极)，从而将它们用作二极管。在上述实施例中，被耦接至用来驱动位于较低电势侧的晶体管Τ2的驱动电路27b的开关电路63中包含的延迟电路72和AND电路73可被包括在控制电路中。在此情况下，来自AND电路73的输出信号变成用于控制晶体管T33和T34的控制信号。进一步地，分别包含在开关电路29和63中的反相器电路43和74可被包括在相应的控制电路中。图22表示包括上述DC-DC转换器I的电子装置200的示例。电子装置200包括主体部210、以及将电力提供至主体部210的电源部230。首先，将描述主体部210的内部配置的示例。执行程序的中央处理单元(CPU)211耦接有存储器212。存储器212存储待由CPU211执行的程序或待由CPU211处理的数据。进一步地，CPU211具有经由接口(I/F)213耦接的键盘214a和定位装置214b。该定位设备214b例如是鼠标、轨迹球(track ball)、或包括触摸面板或静电传感器的平板装置。进一步地，CPU211具有经由接口 215耦接的显示器216和经由接口 217耦接的通信电路218。显示器216例如是液晶显示器或电致发光面板。通信电路218例如是局域网板(board)。进一步地，外部存储装置220经由接口 219而被耦接至CPU211，且可擦除记录介质存取装置222经由接口 221而被耦接至CPU211。外部存储装置220例如是硬盘。待由存取装置222存取的可擦除记录介质例如是CD (光盘)、DVD (数字化多用磁盘)或闪存卡。接下来，将描述电源部230的内部配置的示例。DC-DC转换器I和AC适配器231经由开关232而被耦接至主体部210。电力从DC-DC转换器I和AC适配器231之一被提供至主体部210。在图14的示例中，DC-DC转换器I将例如来自电池233的输入电压Vin转换成输出电压Vout，并将输出电压Vout提供至主体部210。作为电子装置200，膝上型个人计算机、诸如手机等通信装置、诸如个人数字助理(PDA)等信息处理装置、诸如数码相机或摄像机等视频设备、以及诸如电视装置等接收器等可作为其示例。各实施例的DC-DC转换器可替代DC-DC转换器I而用于电子装置200中。在所示出的实施例中，图3中的晶体管Tl和图15中的晶体管T2可被称为第一开关元件。图3中的晶体管T23和图15中的晶体管T33可被称为第二开关元件。图3中的晶体管T24和图15中的晶体管T32可被称为第三开关元件。本文列举的全部示例和条件性语言旨在用于教示目的，以帮助读者理解本发明以及发明人为了促进技术而贡献的概念，并应解释为不限于这些具体列举的示例和条件，说明书中这些示例的组织也不是为了显示本发明的优劣。尽管已经详细描述了本发明的实施例，但应理解在不背离本发明的精神和范围的情况下可作出各种变化、替换以及更改。
权利要求
1.一种DC-DC转换器，其将输入电压转换成输出电压，该DC-DC转换器包括: 第一开关元件； 驱动电路，被耦接至该第一开关元件，并被配置为驱动该第一开关元件以将该输入电压转换为该输出电压； 第二开关元件，被耦接在该驱动电路的低电势电源端子与第一节点之间，其中该第一节点对应于该输入电压或该输出电压； 第三开关元件，被耦接在该驱动电路的该低电势电源端子与第二节点之间，其中该第二节点的电势低于该输入电压和该输出电压这两者； 电流检测部，被配置为检测在该DC-DC转换器的输出端子中流过的负载电流；以及控制电路，被配置为在该输入电压与该输出电压之间的差值低于阈值的情况下导通该第三开关元件，并在该差值等于或大于该阈值的情况下基于该电流检测部的检测结果来控制该第二开关元件和该第三开关元件。
2.根据权利要求1所述的DC-DC转换器，其中该控制电路基于该电流检测部的检测结果而导通该第二开关元件和该第三开关元件之一。
3.根据权利要求1所述的DC-DC转换器，其中: 该控制电路包括比较器，该比较器被配置为将相乘值与规定的电压值比较，其中该相乘值通过将由该电流检测部检测的电流值与规定的电阻值相乘而获得，以及 该控制电路基于该比较器的输出信号而控制该第二开关元件和该第三开关元件。
4.根据权利要求3所述的DC-DC转换器，其中该规定的电压值基于根据在该第一开关元件的控制端子中累积的电荷的损耗量和由该驱动电路的该低电势电源端子和该输出端子的连接造成的该第一开关元件的导通电阻的损耗增量而确定。
5.根据权利要求1所述的DC-DC转换器，其中: 该第一开关元件包括耦接至该第二节点的端子，以及 在该第一开关元件呈关断状态期间，该控制电路将该第二开关元件导通预定时间，而后再导通该第三开关元件。
6.根据权利要求1所述的DC-DC转换器，其中该控制电路包括电压检测电路，该电压检测电路被配置为根据在该第一开关元件的控制端子中的电压变化而检测该输入电压与该输出电压之间的差值。
7.根据权利要求6所述的DC-DC转换器，其中在该第二开关元件呈导通状态期间，该电压检测电路检测该控制端子中的电压变化，并保持检测到的电压变化结果。
8.根据权利要求6所述的DC-DC转换器，其中: 该控制电路包括信号生成电路，该信号生成电路被配置为生成预定周期的周期信号，以及 该控制电路响应于该周期信号而将检测到的电压变化结果进行复位，而后保持该检测到的电压变化结果。
9.根据权利要求8所述的DC-DC转换器，其中: 该控制电路包括耦接在具有规定电阻值的电阻元件与该第二节点之间的开关元件，并且该开关元件被配置为根据该周期信号而导通或关断，以及该比较器根据该周期信号运行或停止。
10.根据权利要求8所述的DC-DC转换器，其中该信号生成电路根据该第一开关元件的开关周期来生成该周期信号。
11.一种DC-DC转换器，其将输入电压转换成输出电压并将该输出电压提供至该DC-DC转换器的输出端子，该DC-DC转换器包括: 第一开关元件； 驱动电路，被耦接至该第一开关元件并被配置为驱动该第一开关元件，从而将该输入电压转换成该输出电压； 第二开关元件，被耦接在该驱动电路的低电势电源端子与第一节点之间，其中该第一节点对应于该输入电压或该输出电压； 第三开关元件，被耦接在该驱动电路的低电势电源端子与第二节点之间，其中该第二节点的电势低于该输入电压和该输出电压这两者； 控制电路，被配置为根据在该输入电压与该输出电压之间的差值而导通该第二开关元件和该第三开关元件之一。
12.—种控制DC-DC转换器的方法，该方法包括以下步骤: 通过控制第一开关兀件而将输入电压转换成输出电压，并将该输出电压输出至输出端子; 检测在耦接至该输出端子的外部负载中流过的负载电流； 确定该输入电压与该输出电压之间的差值是否低于阈值； 在该差值等于或大于该阈值的情况下，基于对负载电流的检测结果，控制第二开关元件与该第三开关元件，其中该第二开关元件耦接在配置为驱动该第一开关元件的驱动电路的低电势电源端子和与该输入电压或该输出电压对应的第一节点之间；以及 在该输入电压和该输出电压之间的差值小于该阈值的情况下，导通该第三开关元件，该第三开关元件耦接在配置为驱动该第一开关元件的该驱动电路的该低电势电源端子与第二节点之间，该第二节点的电势低于该输入电压和该输出电压。
全文摘要
一种DC-DC转换器和控制DC-DC转换器的方法，DC-DC转换器(1)包括配置为驱动第一开关元件(T1)的驱动电路(27a)，以将输入电压转换为输出电压。第二开关元件(T23)耦接在驱动电路的低电势电源端子与第一节点(N2)之间，第二节点对应于输入电压或输出电压。第三开关元件(T24)耦接在驱动电路的低电势电源端子与电势低于输入电压和输出电压的第二节点(GND)之间。电流检测部检测输出端子中流过的负载电流。在输入电压与输出电压的差值小于阈值(Vr3)的情况下，控制电路导通第三开关元件。在差值等于或大于阈值的情况下，控制电路基于电流检测部的检测结果来控制第二和第三开关元件。本申请实施例能够降低Qg损耗并且抑制导通电阻导致的损耗增加。
文档编号H02M3/158GK103178714SQ20121055489
公开日2013年6月26日 申请日期2012年12月19日 优先权日2011年12月22日
发明者宫前亨 申请人:富士通半导体股份有限公司