专利名称：用于使过采样数字控制dc-dc转换器中损耗最小化的基于胶合逻辑的方法和系统的制作方法
技术领域：
本发明涉及数字脉冲宽度调制器(DPWM)和数字控制开关模式电源(SMPS)。
背景技术：
数字脉冲宽度调制器(DPWM)用于产生脉冲宽度调制(PWM)信号，所述PWM信号用于在DC-DC转换器中创建DC输出。所述PWM信号的占空比(高位时间百分比)用于设置所述DC输出电压。将所述PWM信号发送至外部开关来产生所述输出电压，所述外部开关将输入电压发送到LC电路中，所述LC电路包括电感器和输出电容器。所述输出电压用于创建反馈信号。所述反馈信号用于调节所述PWM信号，以便将所述输出电压保持在期望的DC输出电压值。用于DC-DC转换器的数字控制器通常通过采用由模拟/数字转换器(ADC)产生的样本来调节所述输出电压。为了改善所述转换器效率，使所述控制器电路的功率消耗最小以及降低所述硬件复杂性，所述ADC和附带的数字脉冲宽度调制器通常每个开关周期更新其数值一次。在此之前，展现了若干这种低功率、高频数字控制器IC实现方法。然而，与模拟IC控制器相比，那些控制器的动态响应通常是较差的，不利地影响所述功率级组件的大小，特别是所述输出电容器。近来的线性和非线性数字控制器已经表明所述输出电压的过采样导致显著的响应改善以及功率级部件的减少。然而，这种解决方法通常引入显著的开关损耗。结果，对于频繁的负载变化，与常规的实现方法相比所述转换器效率较低。
发明内容
如上所讨论的，一种处理快速输出电压偏移问题的方法是在所述PWM信号输出中产生S脉冲。例如，可以在高频下对所述反馈信号进行过采样，所述高频是正常PWM信号频率的倍数。在较高的频率下将额外的脉冲与所述PWM信号相加，以便快速地将所述输出电压调节至所述期望数值。这种方法的缺点是所述外部开关在较高频率下的开关导致大得多的功率消耗并且可能导致所述外部开关的过热。下面描述了一种过采样方法和系统，通过使用在过采样速率中非常适度的增加以及所述功率晶体管最小数量的附加开关动作，实现了与常规的基于比例-积分-微分(PID)控制器相比显著的输出电压瞬变改善。在瞬变期间，所述控制器以高于所述开关频率的速率计算所述占空比的变化。然后，所述数值与所述过采样DPWM “胶合”。结果，没有显著地增加所述开关频率，但是却充分地利用了过采样的效果。通过将由所述过采样确定的额外脉冲“胶合”在一起，可以保持所述PWM输出信号的频率小于所述过采样频率，同时仍然对所述输出电压偏移给出快速的响应。脉冲胶合发生器可用于创建附加脉冲，使得保持所述PWM输出的频率小于所述过采样频率。例如，可以以所述正常PWM信号频率的四倍进行过采样，同时所述附加脉冲设置为使得将在所述输出电压偏移期间修改的PWM信号频率限制在所述正常PWM信号频率的两倍。
图1阐释了一种调节所述功率级(在这种情况下是降压转换器)工作的过采样数字控制器集成电路(1C)。图2A-B阐释了在瞬变期间所述过采样数字控制器的工作；图2A示出了基于连续负载变化估算的多个控制动作；图2B示出了在瞬变到2fsw期间“被胶合”用于限制开关活动的控制动作。图3示出了对于设计工作在500kHz的典型工业转换器，归一化转换器损耗与所述开关动作频率的关系。图4示出了对于不同的占空比数值，由所述过采样数字脉冲宽度调制器(ODPWM)产生的开关波形。图5是所述过采样数字脉冲宽度调制器的框图。图6A-B示出了所述过采样控制器IC ;图6A示出了示例性芯片管芯；图6B示出了对于30A的负载步长(load step)的混合信号仿真,其中降压转换器在500KHz下切换以及电感器和电容器数值分别为L = 325nH和C = 600 μ F。图7Α-Β示出了对于30Α-负载步长的控制器响应；图7Α示出了常规的控制器；图7Β示出了过采样控制器IC响应，其中通道I是输出转换器电压(lOOmV/div)，通道2是实际的电感器电流ijt)，Dl是开关控制信号，DO是负载步长指令；其中所述时间刻度是5 μ s/div0
具体实施例方式数字脉冲宽度调制器(DPWM) 102正常地以每秒脉冲的形式在第一频率下产生脉冲宽度调制(PWM)输出信号。所述DPWM 102在大于所述第一频率的第二频率下对反馈信号进行过采样。在输出电压偏移期间，所述DPWM使用过采样的反馈信号产生修改的PWM信号。将所述修改的PWM信号被限制为不超过所述第一频率和所述第二频率之间的第三频率。在一个实施例中，以所述第一频率的四倍进行所述过采样，并且所述第三频率是所述第一频率的两倍。也可以使用其他过采样和修改的PWM信号频率。例如，可以以所述正常PWM信号频率八倍的频率进行所述过采样，而所述修改的PWM信号频率是所述正常PWM信号频率的两倍或者四倍。在一个实施例中，所述第三频率被限制为所述过采样频率的一半。块104用于确定所述输出电压偏移并且创建在第二频率下的Ad[n]的数值。所述PID补偿器106在所述第一频率下工作，以便产生所述正常的占空比信号d[n]。所述过采样DPWM块108用于创建所述PWM信号。如图5所示，所述过采样DPWM块500创建附加脉冲以便创建修改的PWM信号。脉冲胶合发生器502产生在输出功率偏移期间与所述正常PWM信号相加或者相减的信号。利用脉冲加/减逻辑504将用于所述脉冲胶合发生器502的脉冲与所述正常PWM信号相加或者相减。图1和图2A-B阐释了在这个控制器中的控制脉冲是如何产生的。为了使在每个循环一次的采样系统中存在的延迟最小，所述过采样控制器通常每个开关周期采集更多的样本。例如，图1所示系统在每个开关周期期间采集所述输出电压误差信号e [η]的四个样本。这些样本被两个功能块处理。所述第一块104由可编程微分器(ProgrammableDifferentiator) 110 和瞬变电流估计器(Transient CurrentEstimator) 112 组成。块 104只在瞬变期间是工作的(active)，以便改善动态响应。它采集全部四个误差样本并且，如图2A所示，在输出电压偏移期间产生△(![!!]数值，对应于所述占空比控制变量d[n]的增加。所述第二块是PID补偿器106，所述补偿器每个循环只采集一个样本并且产生占空比控制信号d [η]，所述信号 保持系统稳定在稳态条件下。理论上，在瞬变期间，这个转换器可以在瞬变期间按照所述过采样速率工作，以便获得快速响应。然而，这种实现方法是不实际的。从图3可以看出，该图示出了对于实际的转换器所述转换器损耗对于开关频率依赖性，这种操作会招致附加的开关损耗并且对于高动态负载会显著地降低所述转换器功率处理效率。另一个实际问题涉及显著影响Ad[n]计算精度的随机量子化效应。为了解决前面提到的问题,将图2A所示序列修改为如图2B所示。替代以所述采样速率产生△(![!!]脉冲，每隔一个样本创建所述脉冲，同时对于每一个采样循环考虑与所述计算值有关的信息。将所述两个样本的计算增量胶合在一起。在所述△(![!!]脉冲与那些由所述PID补偿器106产生的脉冲一致的采样时刻，将所述增量“胶合”至由所述PID调整器产生的数值。这样，降低了所述系统在瞬变期间的开关速率。将已创建的脉冲发送至过采样数字脉冲宽度调制器(ODPWM) 108。对于图2A_B和图3所示的实现方法，所述ODPWM 108以1/2的采样速率提供所述计算值的更新，即以开关频率两倍的速率。所述0DPWM108主动地监测图2A所示的开关脉冲，并且因此重新调节这些脉冲的相对位置，以便减小所述有效开关频率，如图2B所示。为了解决过度频繁开关动作的问题，并且因此减小在瞬变期间的功率级开关损耗，所述ODPWM 108与所述过采样脉冲附着在一起，使得在开关频率没有显著增加的情况下使所述过采样计算的效果最大化。工作原理如图4所示并且可以通过下面的示例解释。对于小于0.25的PID计算占空比数值，附加脉冲Ad1和Ad2在所述开关周期的中间合并，而将Ad3添加在下一个产生的PID脉冲的上升沿。如果Ad1 Ad2非常大使得它们延伸超过3/4Tsw，那么Ad3与Ad2的下降沿合并，以便减小所述控制动作的延迟并且改善所述响应。因此，所述有效开关频率被限制在2fsw。对于大于0.25的占空比使用类似的方法。唯一的差异在于现在可以通过从所述原始脉冲中相减来产生负的过采样-Ad脉冲。这有利于使在从重到轻负载步长期间的电压偏移最小。从图4中可以看出，所述ODPWM 108在减小所述有效开关频率的同时还使所述控制动作延迟最小。这种在控制延迟中的减小对于在瞬变期间输出电压偏移的减小有显著贡献。不同的占空比具有不同的可能的脉冲增加或者减小，但是在每一种情况下，所述修改的PWM的最高频率均被限制在一个低于所述过采样频率的数值。所述ODPWM 500的一种可能的实际实现方法如图5所示。它由三个主要的模块组成:常规 DPWM (conventional DPWM) 501、脉冲胶合发生器(pulse-glue generator) 502 和脉冲加/减逻辑(pulse add/subtract logic) 504。所述常规DPWM 501基于所述输入占空比指令d[n]产生周期性的开关脉冲Cfsw(t)，在每一个开关循环的开始计算所述指令。可以使用常用DPWM结构中的一种实现所述常规DPWM 501，诸如基于计数器的、基于延迟线的或者组合前两种的混合。这个块还提供用于所述过采样控制器逻辑的外部时钟信号。它们的频率是所述正常开关频率fsw的倍数。在输出电压瞬变期间，将脉冲更新土 Λ d与由所述常规DPWM 501产生的原始脉冲cfsw(t)胶合，使得最终控制信号c (t)的开关活动性最小。这由产生过采样脉冲C()S(t)的所述开关胶合发生器和脉冲加/减逻辑执行。基于由标记了所述Cfsw(t)调整开关循环的开始和结束的所述载波(carrier)信号和初始占空比d[n]提供的信息，使所述脉冲胶合发生器502的工作与所述常规DPWM 501同步。为了证明本发明的实用性，用CMOS的0.18μπι技术将来自图1的控制器结构制造在芯片上，并且在图6Α中示出了所述芯片管芯。在表I中提供了关键IC参数的总结。可以看出，所述IC占用非常小的硅区域，使得它对于各种对成本敏感的应用是实用的。所述控制器占用有源硅面积的0.53mm2。用Verilog HDL实现所述控制器的数字部分，并且在合成(synthesis)之后它由5500个逻辑门组成。用混合信号仿真验证所述控制器的工作。对于30A的从轻到重负载步长，所述结果如图6B所示，其中可以看到90mV的输出电压偏移和6 μ s的建立时间(settling time)。如从图6B可以看出，为了使开关活动性最小并且改善效率，当产生所述附加脉冲时它们被有效地“胶合”，直到所述电压偏移被抑制为止。表1:过米样控制器芯片总结
权利要求
1.一种数字脉冲宽度调制器DPWM，正常地在第一频率下产生脉冲宽度调制PWM输出信号，所述DPWM在大于所述第一频率的第二频率下对反馈信号进行过采样，其中在输出电压偏移期间，所述DPWM使用过采样的反馈信号产生修改的PWM信号，所述修改的PWM信号被限制在所述第一频率和所述第二频率之间的第三频率。
2.根据权利要求1所述的DPWM，其中脉冲胶合发生器产生要在输出功率偏移期间与所述正常PWM信号相加或者相减的信号。
3.根据权利要求1所述的DPWM，其中所述第二频率是所述第一频率的四倍，并且所述第三频率是所述第一频率的两倍。
4.根据权利要求1所述的DPWM，其中所述反馈信号是误差信号。
5.根据权利要求1所述的DPWM，还包括: 电路，用于确定输出电压瞬变并且使能对所述正常P丽信号的修改。
6.根据权利要求1所述的DPWM，其中在输出电压偏移期间，所述DPWM将额外脉冲与正常PWM信号相加或者相减。
7.根据权利要求6所述的DPWM，其中设置所述额外脉冲使得PWM输出不超过所述第三频率。
8.一种数字脉冲宽度调制器DPWM，正常地在第一频率下产生脉冲宽度调制PWM，所述DPWM以大于所述第一频率的过采样频率对反馈信号进行过采样，其中在输出电压偏移期间，所述DPWM使用过采样的反馈信号确定将额外脉冲与正常PWM信号相加或者相减，以产生修改的PWM信号，其中所述额外脉冲使所述修改的PWM信号的频率被限制为所述过采样频率的一半或者更低。
9.根据权利要求8所述的DPWM，其中脉冲胶合发生器产生要在输出功率偏移期间与正常PWM信号相加或者相减的信号。
10.根据权利要求8所述的DPWM，其中所述过采样频率是所述第一频率的四倍，并且所述修改的PWM信号的频率是所述第一频率的两倍。
11.根据权利要求8所述的DPWM，其中所述反馈信号是误差信号。
12.根据权利要求8所述的DPWM，还包括: 电路，用于确定输出电压瞬变并且使能对所述正常PWM信号的修改。
13.一种用于操作数字脉冲宽度调制器DPWM的方法，包括: 正常地产生在第一频率下的PWM信号； 在第二频率下对反馈信号过采样； 使用过采样的反馈信号来确定输出电压偏移；以及 在所述输出电压偏移期间，将额外脉冲与正常PWM信号相加或者相减以产生修改的PWM信号，所述修改的PWM信号被限制在所述第一频率和所述第二频率之间的第三频率。
14.根据权利要求13所述的方法，其中脉冲胶合发生器产生要在输出功率偏移期间与所述正常PWM信号相加或者相减的信号。
15.根据权利要求13所述的DPWM，其中所述第二频率是所述第一频率的四倍，并且所述第三频率是所述第一频率的两倍。
16.根据权利要求13所述的方法，其中所述反馈信号是误差信号。
全文摘要
描述了一种用于过采样数字控制DC-DC转换器的实际方法和系统。为了在保持所述过采样全部优势的同时使所述开关损耗最小化，介绍了“胶合逻辑”以及专用过采样数字脉冲宽度调制器。实验结果表明，瞬变响应具有比常规控制器的瞬变响应小50％的偏移，允许与在所述功率级输出电容器的大小成比例地减小。
文档编号H03K7/08GK103109459SQ201180019544
公开日2013年5月15日 申请日期2011年2月17日 优先权日2010年2月19日
发明者阿里克桑达·普罗迪克, 兹德拉夫科·卢克奇, 阿里克桑达·雷迪奇 申请人:爱萨有限公司