专利名称：无抖动采样率转换的制作方法
技术领域：
本发明涉及用于异步采样率转换的设备和方法，特别涉及那些使用调平设备特别是单个锁相环(PLL)的设备和方法。特别地，本发明涉及使用内插器尤其是多相内插器的用于异步采样率转换的设备和方法。
背景技术：
在数字应用中，使用了多种采样率。在音频中尤其是这样。光盘、DAT磁带、NICAM、DVD、DAB和MP3都使用不同的采样率。当两个或多个系统被链接在一起时，所述系统各自具有它们自己的主时钟，一个系统的采样频率必须改变并且被同步以匹配另一个系统的采样频率(异步采样率转换)。当你想要链接使用同样采样率但源自不同的主时钟的两个系统时，甚至也是这种情况。
采样率转换器是本技术领域已知的并且用于转换一个具有第一(输入)采样率(采样频率)的数字信号成为一个具有第二(输出)采样率(采样频率)的数字信号。采样率可以增加(上转换器)或降低(下转换器)。当在使用第二采样率的系统中处理使用第一采样率的系统的信号时，需要这样的采样率转换器。例如光盘使用44.1kHz，数字录音磁带使用48kHz以及卫星广播使用32kHz。如果原始频率和目标频率之间的比值不是一个整数，已知是使用很高的中间转换频率。
采样率转换器(src)因此涉及格式转换并且经常被发现靠近数字接口。采样率转换器理想地应当是无抖动的并且它们的输出应当没有因抖动所产生的失真。采样率转换器的另一个功能可以是抖动消除或减小。输入可以来自外部源并且时钟的质量可能不是完美的并且采样甚至可能丢失。采样率转换器应当足够坚固以应付这些不足。
采样率转换器(src)可以用硬件、运行在处理机上的软件或二者的组合来实现。
采样率转换器(src)找到了在许多数字通信技术，例如在软件定义的无线电(SDR)中的例如音频、视频和无线电话技术中的应用。例如，它们可以用于以下的专业音频设备混频、录音、剪辑、广播、可记录光盘比如可记录CD(CD-R)或可记录DVD(DVD-R)、数字扬声器系统(DSS)、数字小型盒式记录器(DCC)、数字音频磁带(DAT)、以及MD记录器、数字放大器、抖动抑制器。
依赖于转换比(N)，src可能需要生成进入比特流的内插值。从US 6,411,225可以知道一种形式的采样率转换器，其使用一种多相滤波器以生成内插值。一个接收的比特流的总的传递函数H(z)被分解成N个子滤波器Hn(zN)，这样H(z)可以写成下面的形式H(z)=Σn=0N-1z-nHn(zN)]]>等式1其中N表示采样率转换比。滤波器Hn(zN)可以实现为FIR滤波器或第N带宽的IIR滤波器的形式。
图1中示出了一个已知的采样率转换器(src)，其是系统中的src的高级框图，所述系统结合了多个src使得使用M个采样时钟采样的M个输入流可以转换成由运行在数字信号处理器(DSP)上的M个其它采样时钟(构成SRCS)采样的M个输出流。采样可以是音频采样或任何其它种类的采样，例如视频、医学数据、控制系统。采样可以是需要采样率转换的流的一部分。在一定的时刻，这样的采样进入SRC系统。为了进行采样率转换，此采样的到达时间被指出。在该系统上有一种快速计数器或另一种类型的时钟。无论何时采样进入该系统，这个时钟的值被指出或采样。这个计数器的采样将被称作一个时间标记。因此，在“时间标记”处获得每个采样。抖动的时间标记从共有的时钟参考获得。为什么从外部接收的任何时钟脉冲将是抖动的，原因有很多。计数器将以这个共有时钟的速率增加并且每次采样到达或采样请求出现时，这个计数器将被采样。在输入时钟上的PLL从输入时钟上的时间标记消除抖动。对于PLL的有用参考是由McGraw-Hill在2003年专门出版的由R.E.Best的“Phase-LockedLoops”的第五版的第8章的软件PLL。对于软件PLL，这个PLL生成和抖动消除的过程将在src的输入线程上执行。在输出时钟上的第二PLL将消除来自输出时钟上的时间标记的抖动。这个后面的过程将在src的输出线程上执行。同步和控制块将在具有用于这个src的最高采样率的线程上执行。这个块将在其中确定在滤波器块中的哪个多相支路将需要计算以及哪个系数将需要用于该线性内插。滤波器块将部分地在输入线程上执行并且部分地在src的输出线程上执行。滤波器块由同步和控制块来操纵。
图2示出了为时间函数的图1的框图的一些信号。因为SRCS程序按规定运行在不止一个线程上，并且因为它需要定时信息来执行其任务，有许多出错的可能性。一些例子是-输入流可以被短时间中断。
-输出流可以被短时间中断。
-在输入时间标记和输出时间标记之间找不到任何联系。
-时间标记上的抖动太高。
在上面的情形之一发生的情况下，采取行动非常重要。当这些情形没有被检测出来时，将导致产生强烈变形的输出信号。幸运的是，这些情形可以很容易地被检测出来。某些错误可以在PLL块中被检测出来，其它的可以在同步块中被检测出来。
当SRCS包含仅一个src时，无论何时错误被检测出来，系统将被重新初始化。然而在多数情形下，系统以这样的方式来实现，即多个输入流在一个输出采样时钟上被转换为输出流。为了减小运行SRCS程序所需的Mip的量，在这些情形下，在SRCS程序中对于所有的src仅有一个输出线程。以这种方式，在输出上仅需要一个PLL。这个解决方案的缺点在于在错误的情况下，其中检测出错误的src不能简单地重新初始化。这将意味着输出PLL的重新初始化，其又意味着系统中的所有其它src的重新初始化。src的不必要的重新初始化导致输出信号上的失真，例如音频系统中的听得见的咯嚓声，并且不可接受。因此代替整个系统的重新初始化，在这些情形下需要做大量的检查以确定该问题的根源，并且然后仅重新初始化真正需要初始化的系统的那些部分。毕竟在某些情况下当然可以重新初始化整个SRCS。当系统中的src数量增加时，这可能是一个复杂的工作，增加了复杂度。的确，系统中的每个src必须知道系统中的其它src。结果是src软件必须适合于在其中所使用的SRCS，并且该软件不再是如此容易以至于可以重新使用和保持。
发明内容
本发明的一个目的是提供用于异步采样率转换的改进的设备和方法，特别是那些使用了单个锁相环(PLL)的设备和方法。具体地，本发明的一个目的是提供使用内插器尤其是多相内插器的用于异步采样率转换的设备和方法。
上述目的可以由根据本发明的方法和设备来完成。
本发明提供了一种设备，用于转换输入时间离散信号(比如具有输入采样率的数字信号)成为具有输出采样率的输出信号，转换比为N，转换比是输出与输入采样率的比值，该设备接收抖动输入定时信号，包括-多相滤波器装置，接收输入信号并用于输出所述输出信号的采样，-控制装置，接收抖动输入定时信号和输出定时信号并且用于提供给所述滤波器装置多相支路选择器数据，以及-装置，用于减小仅在多相支路选择器数据中的抖动。
用于减小多相支路选择器数据中的抖动的装置，包括锁相环或低通滤波器。用于减小多相支路选择器数据中的抖动的装置可以包括一种装置，用于调平输入定时信号和输出定时信号之间的差信号。
该设备可以具有用于确定的装置，例如从所述多相支路数据计算转换比。用于确定(例如计算所述转换比N)的装置，根据下式来确定(例如计算)N＝S[n]-S[n-1]以及S[n]=CB[n]-CA[m]CA[m+1]-CA[m],]]>其中CB[n]≤CA[m]≤CB[n+1]并且TA≥TB并且其中CX[n]是在时钟CX上的第n个时钟脉冲的时间，并且TX为时钟CX的周期。该设备可以实现为运行在处理机上的软件。
本发明还提供一种设备，用于采样率转换使用M个采样时钟采样的M个输入流成为使用M个其它采样时钟采样的M个输出流，转换比为N，转换比是输出与输入采样率的比值，该设备接收至少一个抖动输入定时信号，包括-多相滤波器装置，接收输入时间离散信号并用于输出所述输出信号的采样，-控制装置，接收抖动输入定时信号和输出定时信号并且用于提供给所述滤波器装置多相支路选择器数据，以及-装置，用于减小仅在多相支路选择器数据中的抖动。
该设备可以由运行在数字信号处理器(DSP)上的软件来提供。每个输入流的采样率转换可以独立于所有其它转换的转换。用于减小多相支路选择器数据中的抖动的装置，可以包括锁相环或低通滤波器。用于减小多相支路选择器数据中的抖动的装置可以包括一种用于调平输入定时信号和输出定时信号之间的差信号的装置。该设备可以具有用于确定(例如从所述多相支路数据计算转换比)的装置。用于确定(例如计算所述转换比N)的装置，根据下式来确定(例如计算)N＝S[n]-S[n-1]以及S[n]=CB[n]-CA[m]CA[m+1]-CA[m],]]>其中CB[n]≤CA[m]≤CB[n+1]并且TA≥TB并且其中CX[n]是在时钟CX上的第n个时钟脉冲的时间，并且TX为时钟CX的周期。
本发明可以提供一种方法，用于转换具有输入采样率的输入时间离散信号成为具有输出采样率的输出信号，转换比为N，转换比是输出与输入采样率的比值，该方法包括-接收抖动输入定时信号和输出定时信号，-接收输入时间离散信号，-多相滤波所述输入数据信号成输出信号的输出采样，-为多相滤波步骤提供多相支路选择器数据，并且减小仅在多相支路选择器数据中的抖动。
本发明提供一种方法，用于采样率转换使用M个采样时钟采样的M个输入流成为使用M个其它采样时钟采样的M个输出流，转换比为N，转换比是输出与输入采样率的比值，该方法包括-接收至少一个抖动输入定时信号和至少一个输出定时信号，-接收输入时间离散信号并多相滤波所述输入信号以及输出所述输出信号的采样，-为多相滤波步骤提供多相支路选择器数据，
-接收抖动输入定时信号和输出定时信号并且减小仅在多相支路选择器数据中的抖动。每个输入流的采样率转换优选地独立于所有其它转换的转换。
本发明的一个优势在于用于处理SRCS的Mips计数没有显著增加。另外的优势是因为在SRCS中的不同src不再相关，所以SW系统的复杂度将降低。
在具有仅一个src的SRCS的情况中，因为仅需要一个PLL，所以Mips计数将降低。
在具有多个输出时钟的SRCS的情况中，因为需要较少的PLL，所以Mips计数将降低。
同步时钟的Mips计数将降低，因为由于它现在工作在抖动数据上，所以不再需要充分精确地计算每一因素，例如在码的这部分中有总共24比特的划分，其可以由七或八比特的精确划分来替代。
本发明的这些和其它的特点、特征和优势将从下面结合附图的详细描述中变得显而易见，所述附图通过例子的方式示例了本发明的原理。此描述仅为了例子给出，并不是限制本发明的范围。下面引用的参考数字查阅附图。
图1是已知采样率转换器系统(SRCS)的示意框图。
图2示出了用于图1的系统的为时间函数的信号。
图3a、3b和图4a、4b示出了分别用于本发明的两种类型的采样率转换器。
图5是根据本发明的一个实施例的采样率转换器系统(SRCS)的示意框图。
图6示出了用于图5的系统的为时间函数的信号。
图7示出了由时钟信号之差形成的为时间函数的信号S。
术语表通道 任何类型的通信通道，例如左声道、视频通道、无线电信通道。
流 使用一个时钟计时的通道的组合，例如多通道音频流。
Src 转换包含一个或多个通道并且使用一定的时钟采样的输入流成为具有同样的通道数量但使用不同采样时钟计时的输出流的系统。
SRCS 结合了多个src以致使用N个采样时钟采样的N个输入流可以被转换为使用N个其它的采样时钟采样的N个输出流的系统。
线程 以一定的速率调用的一段程序。大多时候线程与一定的流有关。
具体实施例本发明将参照特定实施例并且参照一定的附图进行描述，但本发明并不由其所限制而是仅受限于权利要求。所描述的附图仅是示意性并且是非限制性的。在附图中，某些部件的大小可能被夸大了并且未按比例画出以用于示例性目的。当提到单数名词时其中使用了不定冠词或定冠词，例如“一个”、“所述”，这包括了多个所述名词，除非特殊声明了另外的含义。
此外，说明书和权利要求中的术语第一、第二、第三及类似用语用于相似部件之间的区分并且不一定用于描述一个连续的或按时间发生顺序排列的次序。应当理解，如此使用的术语在适当的条件下是可以互换的并且这里所描述的本发明的实施例能够在除了这里所描述的或示例的之外的顺序下工作。
而且，说明书和权利要求中的术语顶部、底部、之上、之下及类似用语是用于描述性目的并且不一定用于描述相对位置关系。应当理解如此使用的术语在适当的条件下是可以互换的并且这里所描述的本发明的实施例能够在除了这里所描述的或示例的之外的方向上工作。
应当注意，用于权利要求中的术语“包括”不应当被解释成限定为其后所列出的装置；它不排除其它的部件或步骤。因此，表述“包括装置A和B的一种设备”的范围不应当限于仅由部件A和B组成的设备。其意味着该设备中与本发明有关的部件仅仅是A和B。
图3a示意性示出了异步采样率转换器FSRC1的第一例子，具体表现为可以用于本发明的上转换器，具有一个输入I1和一个输出O1。本发明涉及异步采样率转换器，例如由于系统时钟的漂移、抖动标称差，其具有按规定的灵活比率。本发明利用了多相分解的原理。例如，在最初的两个阶段中，对A和B分别做了过采样，例如其中A可以是2并且B可以是77。过采样率是在2和77Fs的时钟上的内部信号。通过应用多相分解，通过在较低的采样频率即输入采样频率上做这些计算，计算量被减小了2和77倍。
采样率转换器可以具体化为软件、硬件或两者的组合。采样率转换器接收时间离散信号的流(例如，数字信号)作为输入。采样率转换器逻辑上包括多相分解滤波器装置PDFM1和内插装置IM1的串联安排。术语“逻辑上”意味着物理安排不必是在空间上一个接着另一个，例如，如果转换器以软件来实现。此外，采样率转换器包括控制装置CM1，其控制多相分解滤波器装置PDFM1和内插装置IM1的操作。采样率转换器FSRC1可以是一个灵活的采样率转换器。在这个上下文中，单词“灵活的”指输入和输出采样频率之间的实际比值(称作转换比N)，不必事先知道。替代地，转换过程中创建的图像期望抑制量必须已知。这些图像可能导致不想要的混叠。需要此信息和相对带宽以设计内插滤波器。
多相分解滤波器装置PDFM1在这个例子中包括128个多相支路(G128，0(z)-G128，127(z))。在这个例子中，多相支路的输出被耦合到内插装置IM1的开关SW11和SW12。内插装置还包括第一和第二放大器AMP11和AMP12，由此放大器AMP11使所接收的信号放大σ倍并且由此放大器AMP12使所接收的信号放大(1-σ)倍。
放大器的输出被耦合到加法器AD1上，其提供求和信号给采样率转换器FSRC1的输出O1。控制装置CM1确定σ值。控制装置还确定在线性内插的情况下哪对采样必须被计算。电路部件，例如开关、控制装置、内插器、放大器等等，可以实现为软件、硬件或两者的组合。
图3b示出了异步采样率转换器FSRC2的功能性示例，其作为上转换器用于本发明。采样率转换器在这个例子中逻辑上包括第一上转换装置UCM21、第一滤波器装置FM21、第二上转换装置UCM22、第二滤波器装置FM22、以及下转换装置DCM2的串联安排。采样率转换器可以具体化为软件、硬件或两者的组合。术语“逻辑上”意味着物理安排不必是在空间上一个接着另一个，例如，如果转换器以软件来实现。通过将上转换在滤波器装置之间分成两个阶段，提高了采样率转换器的效率。第一滤波器装置的过渡频带可以被选择为很窄并且第二滤波器的过渡频带可以被选择为很宽。
图4a示出了作为下转换器FSRC3的异步采样率转换器的实际例子，其具有输入I3和输出O3，可以用于本发明。这个采样率转换器逻辑上包括内插装置IM3和具有Ko个支路(Gko，0(z)-Gko，ko-1(z))的多相分解滤波器装置PDFM3的串联安排。此外，采样率转换器包括控制装置CM3，用于控制内插装置和多相分解滤波器装置的操作。采样率转换器可以具体化为软件、硬件或两者的组合。术语“逻辑上”意味着物理安排不必是在空间上一个接着另一个，例如，如果转换器以软件来实现。电路部件例如开关、控制装置、内插器、放大器等等，可以实现为软件、硬件或两者的组合。
根据这个例子的作为下转换器的采样率转换器，是图3a的采样率转换器上转换器的改换版本。以这种方式，通过互换输入I3和输出O3，有可能使用同样的采样率转换器用于上转换和下转换。本领域的技术人员熟知执行所述改变以获得改换的电路。
图4b示出了作为下转换器FSRC4的异步采样率转换器的功能性示例，其可以用于本发明。该转换器包括输入I4和输出O4，并且布置了上转换装置UCM4、第一滤波器装置FM41、第一下转换装置DCM41、第二滤波器装置FM42、以及第二下转换装置DCM42的一个串联安排。倍数可以按照需要来选择，由此Ko和K1为固定的整数并且L＜＝Ko*K1。第一滤波器装置FM41可以实现为线性内插器。采样率转换器可以具体化为软件、硬件或两者的组合。术语“逻辑上”意味着物理安排不必是在空间上一个接着另一个，例如，如果转换器以软件来实现。电路部件例如开关、控制装置、内插器、放大器等等，可以实现为软件、硬件或两者的组合。
本发明的一个方面是提供了如下的方法和设备，其结合了多个src使得使用M个采样时钟采样的M个输入流可以转换成为使用运行在数字信号处理器(DSP)上的M个其它采样时钟(SRCS)采样的M个输出流，这样系统中的所有src相互独立地被获得。输入的采样时钟将具有不同于输出时钟的频率或速率的频率或速率。在转换比N上有特定的限制，例如它可能小于1、大于1，可能是整数、有理数，等等。
图5示出了本发明的一个实施例的框图。图5示出了一个系统中的异步src，其结合了一个或多个异步src使得使用M个采样时钟采样的M个输入流可以转换成为使用运行在数字信号处理器(DSP)上的M个其它采样时钟(构成一个src)采样的M个输出流。输入流可以是时间离散的输入流。应当理解图5是一个高级框图，其包括在其范围内的所有合适的src设计，例如在图3和4中描述的src，src优选地相互独立地运行。
数据输入I1被供给多相滤波器装置FB4。多相滤波器装置可以实现为FIR滤波器或第N个频带的IIR滤波器的形式。同步或定时输入I2被供给同步和控制装置SC3。定时输入I2可以是与数据信号并行传输的单独定时信号或可能得自数据信号。无论是两种情况中的哪一种，定时信号均是“自然信号(native signal)”，即抖动信号。在输出侧，数据信号O1从滤波器块以输出时钟速率输出并且输出定时信号O2可以从这个数据信号获得。定时信号O2也是“自然信号”，即抖动信号。在输入和输出抖动时间标记上的两个PLL根据本实施例被移除并且替代地为该支路选择器数据提供抖动消除装置，例如在该支路选择器数据上的PLL(PLL6)。计数器将以时钟的速率增加并且每次到达一个采样或请求一个采样发生时，这个计数器将被采样。PLL6可以实现为软件PLL。同步和控制装置SC3将以用于该src的最高采样率在线程上执行。这个块其中将确定将必须计算滤波器块FB4中的哪些多相支路以及哪些系数将必须被用于线性内插。
图5的信号在图6中示出为时间的函数。这个图解释了系统如何工作-输入和输出信号具有抖动，但是由于抖动消除装置例如PLL6的操作多相支路信号不具有抖动或具有减少的抖动。
为了多相滤波器装置FB4的准确操作，需要一个准确的数字用于采样率转换因数N，见等式1。这个转换因数传统上被计算为N=ThighTlow=CB[n]-CB[n-1]CA[m+1]-CA[m]=TATB,]]>其中CB[n]≤CA[m]≤CB[n+1]并且TA≥TB并且Thigh＝较高速率采样时钟的周期，Tlow＝较低速率采样时钟的周期，并且其中CX[n]是在时钟CX上的第n个时钟脉冲的时间，并且TX为时钟CX的周期。但是由于在本发明的这个实施例中从输入或输出得到的无抖动空闲时间标记数据，所以不可能准确地计算出转换因数N。
当两个时钟必须彼此同步时，可以使用的信号(S)如下S[n]=CB[n]-CA[m]CA[m+1]-CA[m],]]>其中CB[n]≤CA[m]≤CB[n+1]并且TA≥TB并且其中CX[n]是在时钟CX上的第n个时钟脉冲的时间，并且TX为时钟CX的周期。时钟CX可以例如为支路数据。信号S为时钟B的发生时间和与时钟A的周期相关的时钟A的先前发生时间之间的差。S也可以相对时钟A的周期的倍数或分数来计算，或者甚至可以通过加上或忽略C值来计算，这取决于所述应用。
用于N的上述等式可以被重新写成CB[n]-CB[n-1]CA[m+1]-CA[m]=CB[n]-CA[m]CA[m+1]-CA[m]-CB[n-1]-CA[m]CA[m+1]-CA[m]=S[n]-S[n-1]=N]]>项S[n]-S[n-1]在用于支路数据的PLL寄存器中可得到，并且不需要复杂计算。在本发明的这个方面中，转换因数N可以使用无抖动的支路选择器定时来计算。S[n]-S[n-1]可以作为一个准确数字在PLL寄存器PLLR7中得到。
本发明的这个实施例具有下列优势用于处理SRC的Mips计数没有显著增加。
因为在SRC系统中的不同src不再相关，所以软件(SW)系统的复杂度将降低。
对于仅具有一个src的SRCS的情况，因为仅需要一个PLL，所以Mips计数将降低。
对于具有多个输出时钟的SRCS的情况，因为需要较少的PLL，Mips计数将降低。
控制和同步块的Mips计数将降低。因为它现在工作在抖动数据上，所以不再需要充分精确地计算每一因素，例如在码的这部分中有总共24比特的划分，其可以由七或八比特的精确划分来替代。
在上文中，抖动消除装置使用PLL减小了来自同步和控制块的信号上的抖动。上面是如下所描述的更一般技术的实施例。
通常，问题是提供一种调平设备和方法，即在输入上取出抖动数据，并且在输出上产生减小抖动或无抖动的数据的系统。通常，该系统将消除来自输入信号的高频噪声。PLL可以用于此，但其它的设备比如低通滤波器也可以使用。PLL就是“调平设备”的例子。
当两个时钟必须彼此同步时，可以使用的信号(S)如下S[n]=CB[n]-CA[m]CA[m+1]-CA[m],]]>其中CB[n]≤CA[m]≤CB[n+1]并且TA≥TB并且其中CX[n]是在时钟CX上的第n个时钟脉冲的时间，并且TX为时钟CX的周期。时钟CX可以例如为上面所提到的实施例的支路数据或其它任何时钟，例如音频链路中的字时钟。信号S为时钟B的发生时间和与时钟A的周期相关的时钟A的先前发生时间之间的差。S也可以相对时钟A的周期的倍数或分数来计算，或者甚至可以通过加上或忽略C值来计算，这取决于所述应用。
图7中表示了信号S。在这个图的底部，示出了为时间函数的时钟CA和CB的节拍标记(tick)。在顶部，表示了S的值。如可从图7中看出的，S的两个连续值之间的间隔总是同样的步长(所计算的0和1之间的模数)。需要知道具有很高准确性的S值，但是时间例子CA〔x〕和CB[x]由于抖动和漂移仅具有有限的准确性。在本发明的另一个独立方面中，这通过在信号S的值上应用一种调平算法来解决。这个调平的结果是信号S的清洁且等距的值。国际专利申请WO 00/33521解释了如何获得以及如何调平所述值，却没有提到对信号S应用调平的新颖和创新特征。在S值上仅需要应用一个调平，而不是在两个时钟的C值上的两个调平。本发明的所有实施例的优势在于需要较少的Mips。
消耗较少的功率。
需要较少的存储器。
调平算法将具有许多状态，因为它需要锁定到一定的时钟，并且这将花费一些时间。如果调平在C值上完成，这些状态为进来时钟的属性。在根据本发明的系统中，这个状态为时钟同步的属性。这降低了具有多于两个时钟的系统的复杂度。
本发明还包括用于在适当的处理机比如微处理器或可编程门阵列比如FPGA上执行的软件。处理机可以是嵌入式的。该软件包括代码部分，可通过代码在处理机上执行来实现本发明的任何方法。该软件包含代码部分，其当执行时转换输入时间离散(例如具有输入采样率的数字信号)成为具有输出采样率的输出信号。该软件包含代码部分，通过执行该代码部分来处理接收的抖动输入定时信号和输出定时信号。该软件包括代码部分，其当在处理机上执行时提供输入数据信号的多相滤波以生成用于输出信号的输出采样。该软件包含代码部分，其当在处理机上执行时为多相滤波步骤提供多相支路选择器数据，并且减小仅在该多相支路选择器数据上的抖动。在该多相支路选择器数据上的抖动减小步骤包括使用也在软件中实现的锁相环来调整该多相支路选择器数据。可替换地，该软件可以包含代码部分，当其执行时通过调平输入定时信号和输出定时信号之间的差信号来减小在多相支路选择器数据上的抖动。软件的代码部分当执行时从多相支路数据中计算转换比，转换比是输出与输入采样率的比值。计算该转换比N可以根据下式来执行N＝S[n]-S[n-1]所述软件还可以包括代码，当其在处理机上执行时完成一种采样率转换的方法，转换使用M个采样时钟采样的M个输入流成为使用M个其它采样时钟采样的M个输出流，该方法包括-接收至少一个抖动输入定时信号和至少一个输出定时信号，-接收输入时间离散，例如数字信号和多相滤波所述输入信号以及输出所述输出信号的采样，为多相滤波步骤提供多相支路选择器数据，接收抖动输入定时信号和输出定时信号并且减小仅在多相支路选择器数据中的抖动。每个输入流的采样率转换优选地独立于所有其它转换的转换。
应当理解，尽管这里已经讨论了用于根据本发明的设备的优选实施例、特定结构和配置、以及材料，但是可以在不背离本发明的范围和宗旨的前提下在形式上和细节上做出各种变化或修改。
权利要求
1.一种设备，用于转换具有输入采样率的输入时间离散信号(I1)成为具有输出采样率的输出信号(O1)，转换比为N，转换比是输出与输入采样率的比值，该设备接收抖动输入定时信号(I2)，包括-多相滤波器装置(FB4)，用于接收输入信号并输出所述输出信号的采样，-控制装置(SC3)，接收抖动输入定时信号和输出定时信号(O2)并且用于提供给所述滤波器装置(FB4)多相支路选择器数据，以及-装置(PLL6)，用于减小仅在多相支路选择器数据中的抖动。
2.根据权利要求1的设备，其中用于减小多相支路选择器数据中的抖动的装置(PLL6)，包括锁相环。
3.根据权利要求1的设备，其中用于减小多相支路选择器数据中的抖动的装置(PLL6)包括一种用于调平输入定时信号和输出定时信号之间的差信号的装置。
4.根据权利要求1的设备，该设备具有用于从所述多相支路数据确定转换比的装置。
5.根据权利要求1设备，其中用于确定所述转换比N的装置，根据下式来确定N＝S[n]-S[n-1]以及S[n]=CB[n]-CA[m]CA[m+1]-CA[m],]]>其中CB[n]≤CA[m]≤CB[n+1]并且TA≥TB并且其中CX[n]是在时钟CX上的第n个时钟脉冲的时间，并且TX为时钟CX的周期。
6.根据权利要求1的设备，其中该设备可以实现为运行在处理机上的软件。
7.一种用于采样率转换的设备，转换使用M个采样时钟采样的M个输入流成为使用M个其它采样时钟采样的M个输出流，转换比为N，转换比是输出与输入采样率的比值，该设备接收至少一个抖动输入定时信号，包括-多相滤波器装置(FB4)，用于接收输入时间离散信号并输出所述输出信号的采样，-控制装置(SC3)，接收抖动输入定时信号和输出定时信号并且用于提供给所述滤波器装置(FB4)多相支路选择器数据，以及-装置(PLL6)，用于减小仅在多相支路选择器数据中的抖动。
8.根据权利要求7的设备，其运行在数字信号处理器(DSP)上。
9.根据权利要求7的设备，其中每个输入流的采样率转换可以独立于所有其它转换的转换。
10.根据权利要求7的设备，其中用于减小多相支路选择器数据中的抖动的装置(PLL6)包括锁相环。
11.根据权利要求7的设备，其中用于减小多相支路选择器数据中的抖动的装置(PLL6)包括一种用于调平输入定时信号和输出定时信号之间的差信号的装置。
12.根据权利要求7的设备，该设备具有用于从所述多相支路数据确定转换比的装置。
13.根据权利要求7的设备，其中用于确定所述转换比N的装置，根据下式来确定N＝S[n]-S[n-1]以及S[n]=CB[n]-CA[m]CA[m+1]-CA[m],]]>其中CB[n]≤CA[m]≤CB[n+1]并且TA≥TB并且其中CX[n]是在时钟CX上的第n个时钟脉冲的时间，并且TX为时钟CX的周期。
14.一种用于转换具有输入采样率的输入时间离散信号成为具有输出采样率的输出信号的方法，转换比为N，转换比是输出与输入采样率的比值，该方法包括-接收抖动输入定时信号和输出定时信号，-接收输入时间离散信号，-多相滤波所述输入数据信号以输出所述输出信号的采样，-为多相滤波步骤提供多相支路选择器数据，并且-减小仅在多相支路选择器数据中的抖动。
15.根据权利要求14的方法，其中减小在多相支路选择器数据中的抖动包括使用锁相环调整该多相支路选择器数据。
16.根据权利要求14的方法，其中减小在多相支路选择器数据中的抖动包括调平输入定时信号和输出定时信号之间的差信号。
17.根据权利要求14的方法，还包括从多相支路数据中确定转换比。
18.根据权利要求14的方法，还包括根据下式来确定所述转换比NN＝S[n]-S[n-1]以及S[n]=CB[n]-CA[m]CA[m+1]-CA[m],]]>其中CB[n]≤CA[m]≤CB[n+1]并且TA≥TB并且其中CX[n]是在时钟CX上的第n个时钟脉冲的时间，并且TX为时钟CX的周期。
19.一种用于采样率转换的方法，用于转换使用M个采样时钟采样的M个输入流成为使用M个其它采样时钟采样的M个输出流，转换比为N，转换比是输出与输入采样率的比值，该方法包括-接收至少一个抖动输入定时信号和至少一个输出定时信号，-接收输入时间离散信号并多相滤波所述输入信号以及输出所述输出信号的采样，-为多相滤波步骤提供多相支路选择器数据，-接收抖动输入定时信号和输出定时信号并且减小仅在多相支路选择器数据中的抖动。
20.根据权利要求19的方法，其中每个输入流的采样率转换可以独立于所有其它转换的转换。
全文摘要
描述了用于异步采样率转换的方法和设备，特别涉及那些使用内插滤波器尤其是多相内插滤波器(FB4)的方法和设备。输入和输出信号具有抖动但是多相支路信号由于抖动消除装置(比如锁相环)的操作不具有抖动或具有减小的抖动。仅在多相支路信号中减少了抖动。描述了用于减小抖动的各种方法。
文档编号H03H17/06GK1977455SQ200580021894
公开日2007年6月6日 申请日期2005年6月23日 优先权日2004年6月29日
发明者F·V·F·德比斯 申请人:皇家飞利浦电子股份有限公司