专利名称：有理数采样率转换的制作方法
技术领域：
本发明涉及采样率转换，更具体地说，本发明涉及有理数采样率转换。
背景技术：
许多数字信号处理系统可能需要多速率滤波器。多速率滤波器可以将以特定频率被采样的数字信号转换为以不同的被指定的频率被采样的数字信号。多速率滤波器的性能可以通过增加在转换期间每秒执行的乘法的总数来提高。因此，在设备或网络中，可能需要这样的技术上的提高。
发明内容
根据本发明的一个方面，提供了一种方法，用于执行采样率转换。所述方法包括以第一采样率接收第一信号；以及利用多个乘加器单元和差分偏移参数将第一信号转换为具有第二采样率的第二信号。
根据本发明的另一个方面，提供了一种制品。该制品包括存储介质，所述存储介质包括所存储的指令，当处理器执行所述指令时，导致通过以第一采样率接收第一信号，并且使用多个乘加器单元和差分偏移参数来将所述第一信号转换为具有第二采样率的第二信号，来执行采样率转换。
根据本发明的另一个方面，提供了一种多速率滤波器。该多速率滤波器包括输入移位寄存器，用于保存矩阵X；多相滤波器，被连接到所述输入移位寄存器；输出缓冲器，被连接到所述滤波器；处理器，具有多个被连接到所述输入移位寄存器、所述多相滤波器和所述输出缓冲器的乘加器单元。其中，所述输入移位寄存器、多相滤波器和输出缓冲器使用多个乘加器单元和差分偏移参数来并行处理多个采样值以将具有输入采样率的第一信号转换为具有输出采样率的第二信号。
根据本发明的另一个方面，提供了一种系统。该系统包括数据源，用于产生具有多个以输入采样率被采样的输入采样值的第一信号；多速率滤波器，用于接收所述第一信号，并且通过并行处理多个输入采样值，将所述第一信号转换为具有多个以输出采样率被采样的输出采样值的第二信号；数据目的地，用于接收所述第二信号；和天线，用于传输和接收所述信号。
在权利要求书中，被认为是实施例的主题被特别地指出和清楚地要求保护权利。但是，当与附图一起阅读时，通过参考下面的详细描述可以最好地理解关于实施例的结构和操作方法，以及目的、特征和优点。
图1图示了适于实现一个实施例的系统；图2图示了根据一个实施例的多速率滤波器的方框图；图3图示了根据一个实施例的用于多相滤波器的一组矩阵；图4图示了根据一个实施例的Y矩阵；图5是根据一个实施例的由多速率滤波器执行的编程逻辑的流程框图；和图6是根据一个实施例的多相多速率滤波器系统(PMFS)的方框图。
具体实施例方式
实施例可以针对用于数字信号处理系统的多速率滤波器，例如，用于通信系统中。多速率滤波器可以将以第一采样率(“输入采样率”)被采样的输入信号转换为以第二采样率(“输出采样率”)被采样的输出信号。换句话说，多速率滤波器可以包括滤波器，其中输入采样率和输出采样率不相等。用于这里的术语“采样率”可以指在离散的时间值处采样信号的瞬时幅度变化。采样率可以表示为每秒的采样数。例如，如果信号具有5千赫兹(kHz)的最大频率分量，则采样率可以包括每秒10,000个采样。这里采样率还可以指采样频率。
多速率滤波器在将信号从输入采样率转换到输出采样率中一般执行大量的乘加操作。乘加操作可以由例如乘加器(MAC)单元来执行。MAC单元一般是用于实现多速率滤波器的处理体系结构的一部分。在包括具有单个MAC单元的处理器的系统上操作的多速率滤波器一般可以每个计算周期处理一个采样。但是，如果处理器包括多个MAC单元，则有可能每个计算周期处理多个采样。每个计算周期处理多个采样可以提高多速率滤波器的整体性能。
实施例可以包括用于为使用多个MAC单元的多速率滤波器执行采样率转换的方法和装置。例如，在一个实施例中，第一信号可以以第一采样率被接收。可以使用多个MAC单元和差分偏移参数将第一信号转换为具有第二采样率的第二信号。对多个MAC单元的有效利用可以增加每个计算周期执行的乘法的数目，从而提高多速率滤波器的总处理能力。多速率滤波器的性能的改进可以使通信系统提供更快的和更可靠的通信服务。
值得注意，说明书中所称的任何“一个实施例”或“实施例”是指与实施例有关的所描述的特定的特征、结构或特性至少包括在一个实施例中。说明书中各处出现的短语“在一个实施例中”未必都指相同的实施例。
这里可以提供许多具体细节以提供对实施例的透彻的理解。但是，本领域技术人员应该理解，没有这些具体细节，也可以实现实施例。在其他情况下，为了不使本发明难于理解，公知的方法、过程、部件和电路未详细描述。应该意识到这里所公开的具体的结构和功能细节可以是代表性的，而未必限制实施例的范围。
自始至终，附图中类似的部分以类似的标号指示，现在详细参考附图，图1图示了适于实现一个实施例的系统。图1是数字信号处理系统100的方框图。在一个实施例中，系统100可以包括数据源102、多速率滤波器104和数据目的地106。数据源102可以是产生以输入采样率被采样的信号的任何设备或部件。数据目的地106可以是接收以输出采样率被采样的信号的任何设备或部件。多速率滤波器104可以将信号从输入采样率转换为输出采样率。尽管图1只示出了三个部件，但是应该意识到可以向系统100添加任意数量的系统部件，并且仍落在实施例的范围内。
在一个实施例中，一个或多个通信介质可以连接各种部件。这里所用的术语“通信介质”可以指能够承载信息信号的任何介质。通信介质的例子可以包括金属引线、半导体材料、双绞线、同轴电缆、光纤、射频(RF)等等。如果通信介质包括RF频谱，则实施例可以具有用于发射和接收信息的必需的部件，例如收发机和全向天线。在上下文中，术语“连接”和“互连”和它们的各种变化可以指物理连接和/或逻辑连接。
系统100可以表示例如需要数字信号处理元件的任意数量的系统。例如，系统100可以表示多媒体通信系统，在其中，多媒体信息被压缩、存储和/或在后来被播放。多媒体信息的例子可以包括任何多媒体数据，例如音频和视频信息。音频信息的例子可以包括语音、语音发音、静音期、背景噪声、舒适噪声、音调、音乐、控制信号等等。视频信息的例子可以包括图像、帧、视频帧、流视频、图形等等。多媒体通信系统的一个例子可以包括数字音频系统、数字视频系统、模拟声音保密系统、传输多路复用系统、多速率自适应滤波系统、话音包(VOP)系统、蜂窝系统、大尺寸等离子体或其他显示器、电缆系统、卫星系统等等。实施例不限于这个范围。
在一个实施例中，例如，数据源102可以包括录音棚录音系统来记录和保存音乐。数据源102可以产生具有48 kHz采样率的信号。数据目的地106可以包括光盘(CD)控制(mastering)系统。CD混音系统可以用于在多个CD上存储音乐。数据目的地106可能要求44.1kHz的采样率。在这个例子中，多速率滤波器104可以从数据源102以48kHz接收第一信号，将该信号转换为44.1kHz，并且将转换后的信号发送到数据目的地106。在另一个例子中，数据目的地106可以包括要求32kHz的采样率的数字音频广播系统。在这个例子中，多速率滤波器104可以将信号从48kHz转换到32kHz。
在一个实施例中，例如，数据源102可以包括数字照相机或数字摄像机，数据目的地106可以包括存储系统，例如硬盘。例如，可能期望压缩从数据源102收到的图像用于存储在数据目的地106上以节省存储资源。在另一个例子中，存储系统可以与图像识别系统一起使用。执行图像识别未必要求数据源102的硬件所提供的高像素密度，从而收到的帧可以被识别引擎下采样、处理和/或存储。
在一个实施例中，例如，数据源102可以包括数字电话网络。在这个例子中，数据源102可以包括时分复用(TDM)系统，数据目的地106可以包括频分复用(FDM)系统。多速率滤波器104可以将来自TDM系统的信号转换成FDM系统需要的采样率。
在一个实施例中，例如，数据源102可以包括移动手机的一部分。移动手机可以从说话者接收模拟音频信号，并且使用模拟数字(A/D)转换器将模拟信号转换为数字信号。数字音频信号可能需要被存储在手机存储器中，或者可能需要被转换为用于语音编码器/解码器(“编解码器”)的较低的采样率。多速率滤波器104可以以输入采样率接收数字音频信号，并转换成输出采样频率的信号，输入采样率可以大大高于正确表示人类声音的需要，输出采样率相对较低以在存储过程中节省存储器资源。在这个例子中，数据目的地106可以包括存储器。具有输出采样率的被转换的数字音频信号可以被发送到存储器，以进行后续处理。
更具体地说，一般有三种类型的多速率滤波器。第一类型的多速率滤波器可以包括内插滤波器。第二类型可以包括抽取滤波器。第三类型可以包括内插滤波器和抽取滤波器的结合。
内插滤波器通过在原始采样值之间插入新的采样点，可以用于增加输出采样率。新的采样点的值被设置为零。接近例如数字模拟(D/A)转换器的物理接口处可能需要内插滤波器。在这个情况下，内插滤波器可以向D/A转换器输出采样率被增加的信号，从而生成更多的采样值以产生更平滑的波形。
抽取滤波器通过从原始的采样值集合中去除采样值，可以用于降低输出速率。接近诸如A/D转换器的物理接口处也可能需要抽取滤波器。使用抽取滤波器从A/D转换器接收信息可以允许数据被下采样到在以后可以它被正确恢复的程度。
内插滤波器与抽取滤波器的结合可以用于以非整数因子改变采样率。非整数因子可以由诸如两个整数之比的有理数表示。例如，如果两个整数分别标记为I和D，则比值I/D应尽可能接近期望的因子。在这里比值I/D可以称为转换率。一般地，在这样的组合滤波器中，以因子I完成内插后，接着以因子D完成抽取。因为抽取过程可能从信号去除某些期望的频率分量，所以一般首先执行内插，尽管实施例不限于这个范围。
值得注意，内插和抽取不是相反的过程，意味着信号经过内插滤波器，随后经过抽取滤波器不一定生成原始信号。例如，假定内插因子I＝3，抽取因子D＝2。这个例子的转换率将是非整数因子3/2。内插滤波器可以接收2kHz的信号，并且以因子3将信号增加到6kHz。增加的信号可以被滤波，然后被抽取滤波器以因子2转换为3kHz。在这种方式中，结合内插和抽取滤波器可以将信号从2kHz增加到3kHz。
图2可以根据一个实施例图示多速率滤波器。图2可以图示多速率滤波器200。多速率滤波器200可以表示例如系统100的多速率滤波器104。多速率滤波器200可以包括上述三种滤波器的组合。在一般的操作中，多速率滤波器200可以将信号从输入采样率转换到输出采样率。输入采样率和输出采样率可以不同，对于特定实现还可以是任何期望的采样频率。
多速率滤波器200和它的部件可以使用可以根据诸如期望的计算速度、功率电平、耐热性、处理周期预算、输入数据速率、输出数据速率、存储器资源、数据总线速度和其他性能约束的因素而变化的体系结构。例如，一个实施例可以使用由处理器执行的软件来实现。处理器可以是通用处理器或专用处理器。软件可以包括计算机程序代码段、程序逻辑、指令或数据。软件可以存储在可以被机器、计算机和其他处理系统访问的介质中。可接受的介质的例子可以包括诸如只读存储器(ROM)、随机存取存储器(RAM)、可编程ROM(PROM)、可擦写PROM(EPROM)、磁盘、光盘等等的计算机可读介质。在一个实施例中，介质可以存储压缩或加密形式的程序指令，以及可以必须在由处理器执行前由安装器编译或安装的指令。在另一个例子中，一个实施例可以实现为专用硬件，例如专用集成电路(ASIC)、可编程逻辑器件(PLD)或者数字信号处理器(DSP)和所附硬件结构。在另一个例子中，一个实施例可以通过被编程的通用计算机元件和用户定制硬件元件的组合来实现。实施例不限于这个范围。
在一个实施例中，多速率滤波器200可以包括内插器202、低通滤波器(LPF)204和抽取器206，所有这些可以被连接到处理器208和缓冲器214。处理器208还可以包括MAC单元210和212。尽管为了清楚的目的，示出了单个处理器208，但是应该意识到多速率滤波器200可以利用任意数量的处理器并且仍落在实施例的范围内。此外，应该意识到，为了特定的实现，可以按照期望使用任意数量的MAC和许多缓冲器。此外，由多速率滤波器200的任何部件提供的功能可以使用更多或更少的部件来实现，并且仍落在实施例的范围内。
在一个实施例中，内插器202可以接收第一信号x[n]，第一信号表示以输入采样率被采样的多个输入采样值。内插器202可以通过产生被插在输入采样值之间的新的采样值来增加第一信号x[n]的输入采样率。内插器202可以输出包括具有中间采样率的多个中间采样值的中间信号w[k]。更具体地说，内插器202可以在原始信号x[n]的两个采样之间插入I-1个零值采样以形成新的信号w[k]。
LPF 204可以接收中间信号w[k]，并且对它执行低通滤波。在时域中向数据插入零可以在频域中产生原始频谱的反射(reflection)或信号图像(signal image)。反射可以表示噪音。LPF 204可以从中间信号w[k]去除噪音。LPF 204可以输出具有中间采样率的滤波后的中间信号v[k]。LPF 204有时也可以称为综合滤波器。
LPF 204还可以辅助预备中间信号以输入到抽取器206。在这个角色中，LPF 204可以通过以某个量限制各信道的带宽来试图降低混叠。当提供这个功能时，LPF 204有时还可以称为分析滤波器或抗混叠滤波器。
抽取器206可以接收滤波后的中间信号v[k]，并且在滤波后的中间信号上执行抽取。抽取器206可以降低中间采样率以产生输出采样率。抽取器206通过从尺寸D的原始的采样值块去除D-1个采样值来完成这个功能。抽取器206可以以输出采样率输出第二信号y[m]。
在一个实施例中，多速率滤波器200的各部件或各级可以利用多相结构来实现以降低计算速率。多相结构一般包括多个在不同时间点上操作的较短的滤波器。这个技术可以称为多相分解。因此，在一个实施例中，内插器202可以作为多相内插器，抽取器206可以作为多相抽取器。多相结构的使用可以降低对多速率滤波器200的整体性能的需求。这可以参照图3到图6来进一步描述。
图3图示了根据一个实施例的用于多相滤波的一组矩阵。图3图示了用于多相滤波器的一组矩阵300。在一个实施例中，多相滤波器的滤波系数向量{h0，h1，...，hN-1}可以形成I列N/I行的矩阵H，其中N表示向量h[n]的长度。向量h[n]可以表示实现为有限冲激响应(FIR)的滤波器。输入数组x[n]可以形成具有N/I列的矩阵X。X的行可以表示在连续的时间上具有输入采样速率的用于滤波器的移位寄存器的状态。所选择的输入缓冲器的长度可以决定行的数目。X与H的卷积产生Y矩阵，从Y矩阵中，基于抽取因子D取出采样。Y矩阵的一个例子可以参照图4来讨论。
图4根据一个实施例图示了Y矩阵。图4图示了Y矩阵400。输出采样率可以通过沿着行的方向反复从Y矩阵400中选择出每个第D个元素而产生。例如，第二信号y[m]的输出采样值可以包括{y0，yD，y2D，y3D...}。通过避免计算Y矩阵中无用的元素，还增加了多速率滤波器200的效率。
更具体地说，Y矩阵400示范了采样转换速率I/D的Y矩阵，其中I＝4，D＝9，或者I/D＝4/9。Y矩阵的带下划线的元素指示第二信号y[m]的输出采样值。如在Y矩阵400中所示，每个第9个元素被加上下划线。
如果多速率滤波器200的处理器208包括单个MAC单元，则第二信号y[m]的每个输出采样元素可以要求以每个计算周期一个的速度被计算。但是，如图2所示的处理器208包括至少2个MAC单元210和212。因此，多速率滤波器200应该能够每个计算周期并行处理第二信号y[m]的多个输出采样元素。
在一个实施例中，可以被并行计算的输出采样值的数目可以等于处理器208可用的MAC单元的数目。只要处理器208利用可以与一个或多个一个单指令多数据(SIMD)指令并行执行的SIMD指令，这就可以实现。应该意识到，处理器208的MAC单元的数目，从而并行处理的输出采样值的数目不限于这个范围。
如矩阵300和Y矩阵400所示，Y矩阵400的列由H矩阵的单个列计算。因为处理器208包括2个MAC单元210和212，所以输出采样值{y0，y36}可以并行计算。这可以使用用于缓冲器214的3个缓冲器指针来实现。第一缓冲器指针可以指向x0，第二缓冲器指针可以指向x9，第三缓冲器指针可以指向H矩阵的第一列。这个处理可以分别对其他输出采样值，例如{y9，y45}，{y18，y54}和{y27，y63}继续。
应该意识到，当计算多个输出采样值时，可能X矩阵的所有行都没用，从而可以跳过。例如，这可以发生在3I＞D＞2I的情况下。在2I＞D＞I的情况下，所有X矩阵的行都可能是有用的。在I＞D＞0的情况下，X矩阵的每行都被用于计算多个输出采样值。
在一个实施例中，差分偏移参数可以用于计算多个输出采样值。X矩阵的输入行向量可以以特定的值被移位(或不被移位)，并且可能需要被X矩阵的特定列卷积。指示何时移位和以什么量来移位的信息被编码到差分偏移参数中。差分偏移参数对给定的I和D的值可以是常数。差分偏移参数的使用不但有利于多个输出采样值的计算，还可以降低或避免在算法中使用“if-then-else”语句。降低或避免“if-then-else”语句还可以进一步提高多速率滤波器200的性能。
表1可以示范为具有采样转换率I/D的多速率滤波器200得到差分偏移参数的计算，其中I＝4，D＝7，或I/D＝4/7。
表1
如表1所示，特定的实现所需的移位值的数目或偏移依赖于I。通常，偏移应该是小的数目。因此，存储差分偏移表中连续的值的差比存储绝对值更有效。例如，如果每个差分偏移参数使用2位，则可以处理最多为3的移位(即D＜4I)。因为当I和D很大并且互质时，滤波器可以分成多个级联的滤波器级，所以这对许多实现来说是足够的。此外，I组的2位值可以填充为8位或16位，这取决于处理器208的处理器类型。
下面的表2描述了用于各种类型的I/D多速率滤波器的预定差分偏移参数的列表。
表2
系统100和200的操作可以参照图5和所附的例子来进一步描述。尽管这里所示的图5可以包括特定程序逻辑，但是应该意识到这只是提供了这里描述的通用功能可以如何被实现的例子。此外，给定的程序逻辑未必按照所呈现的顺序执行，除非另外声明。
图5是根据一个实施例由多速率滤波器执行的操作的流程框图。在一个实施例中，多速率滤波器可以指用于实现这里所描述的一个或多个实施例的功能的软件和/或硬件。在这个实施例中，多速率滤波器可以实现为DSP和伴随的体系结构。但是，应该意识到，这个功能可以由位于系统100中的任何位置的任何元素或任何元素的组合来实现，并且仍然落在实施例的范围内。
图5图示了根据一个实施例用于多速率滤波器的程序逻辑的流程框图。图5图示了程序逻辑500。程序逻辑500可以说明用于为多速率滤波器执行采样率转换的程序逻辑。可以在方框502接收具有第一采样率的第一信号。第一信号可以具有多个输入采样。在方框504可以利用多个MAC单元和差分偏移参数将第一信号转换到具有第二采样率的第二信号。第二信号也可以具有多个输出采样。
图6图示了根据一个实施例的多相多速率滤波器系统(PMFS)的方框图。图6图示了PMFS 600。PMSF 600可以包括例如多速率滤波器200的实现，尽管实施例不限于这个范围。在一个实施例中，PMFS 600可以包括被连接到处理器608和存储器614的采样率转换(SRC)执行单元616。SRC 616还可以包括输入移位寄存器(X)602、多相滤波器(H)604和输出缓冲器(Y)606。处理器608还可以包括MAC单元610和612，尽管实施例不限于这个范围。
SRC 616可以根据下面的伪代码执行采样率转换。Taps＝N/Ifor i＝0 to I-1 dox_array1＝xfor j=0 to M-1 dox_array2＝x_array1+Dx_array3＝x_array2+D.
.
x_arrayλ＝x_array＜λ-1＞+Dsum 1＝sum2＝..＝sumλ＝0for k＝0 to Taps-1 do
end for ky[i+k*λ*I]＝sum1y[i+j*λ*I+I]＝sum2
.
.
y[i+j*λ*I+(λ-1)I]＝sumλend for jx＝x+(differential_offset & 3)differential_offset＝differential_offset＞＞2end for I在操作中，第一信号放置在X矩阵中，例如参照图3描述的X矩阵。输入移位寄存器(X)602可以用于保存X矩阵。特定滤波器的差分偏移参数可被用于通过对输入采样的适当移位来构造行。在多相滤波器604处，X矩阵可以与时变滤波器(H矩阵的列)卷积以去除噪声。卷积结果以被抽取过的形式存储在输出缓冲器(Y)606中。
上面所示的伪代码可以说明用于实现通用I/D多速率滤波器的实施例的实现，并且可以针对任何支持多个MAC单元的处理器优化。为了优化的目的，这个算法中有一个限制。如果处理器能够并行计算λ个MAC，则这个算法可以处理的输入缓冲器的长度将是(λD)M，其中M是任何非零的正整数。输出缓冲器的长度将是(λI)M。x指向输入缓冲器，y指向输出缓冲器。程序变量x_array1，x_array2，...x_arrayλ将被用于指向由D分隔的输入数组x的不同的位置。变量sum1，sum2，...，sumλ将用于保存累加的FIR输出。变量Taps等于矩阵H的行的数目。算法假设数组的起始索引是零。如果编译器支持指针算法，则指针与适当的后加(post-increment)可以取代索引数组。以“for k＝0 to Taps-1 do”起始的最内部的循环中的所有语句都应该并行执行。
虽然已经如这里所描述的举例说明了实施例的某些特征，但是本领域技术人员现在可以想到许多修改、替代、变化和等同物。因而，应该理解，所附权利要求意图覆盖所有落在实施例的真实精神范围内的这样的修改和变化。
权利要求
1.一种方法，用于执行采样率转换，所述方法包括以第一采样率接收第一信号；以及利用多个乘加器单元和差分偏移参数将所述第一信号转换为具有第二采样率的第二信号。
2.如权利要求1所述的方法，其中，所述第一信号包括多个输入采样，并且所述第二信号包括多个输出采样。
3.如权利要求2所述的方法，其中，所述转换包括内插所述第一信号以形成具有中间采样率的中间信号；滤波所述中间信号以去除噪声；以及抽取所述中间信号以形成所述第二信号。
4.如权利要求3所述的方法，其中，所述内插包括确定内插因子I；以及使用所述输入采样和所述内插因子I生成中间采样的矩阵。
5.如权利要求4所述的方法，其中，所述滤波包括以多个向量系数形成矩阵H，以及将矩阵X与矩阵H卷积以形成矩阵Y。
6.如权利要求5所述的方法，其中，所述抽取包括确定乘加器单元的第一数目；确定抽取因子D；确定差分偏移参数；以及根据所述第一数目、所述抽取因子D和所述差分偏移参数并行计算第二数目的输出采样。
7.如权利要求6所述的方法，其中，所述计算包括使用所述矩阵X的输入行向量计算第一输出采样；使用所述差分偏移参数移位矩阵X的所述输入行向量；以及使用所述被移位的矩阵X的输入行向量来计算第二输出采样。
8.一种制品，包括存储介质；所述存储介质包括所存储的指令，当处理器执行所述指令时，导致通过以第一采样率接收第一信号，并且使用多个乘加器单元和差分偏移参数来将所述第一信号转换为具有第二采样率的第二信号，来执行采样率转换。
9.如权利要求8所述的制品，其中，当处理器执行所述存储的指令时，还导致所述第一信号包括多个输入采样，并且所述第二信号包括多个输出采样。
10.如权利要求9所述的制品，其中，当处理器执行所述存储的指令时，还导致通过使用所述输入采样和内插因子I，排列所述第一信号以形成矩阵X，来进行所述转换。
11.如权利要求10所述的制品，其中，当处理器执行所述存储的指令时，还导致通过以多个向量系数形成矩阵H，并且将所述矩阵X与矩阵H卷积以形成矩阵Y，来进行所述滤波。
12.如权利要求11所述的方法，其中，当处理器执行所述存储的指令时，还导致通过确定乘加器单元的第一数目，确定抽取因子D，确定差分偏移参数，以及根据所述第一数目、所述抽取因子D和所述差分偏移参数并行计算第二数目的输出采样，来进行所述抽取。
13.如权利要求12所述的方法，其中，当处理器执行所述存储的指令时，还导致通过使用所述矩阵X的输入行向量计算第一输出采样，使用所述差分偏移参数移位所述矩阵X的输入行向量，以及使用所述被移位的矩阵X的输入行向量来计算第二输出采样，来进行所述计算。
14.一种多速率滤波器，包括输入移位寄存器，用于保存矩阵X；多相滤波器，被连接到所述输入移位寄存器；输出缓冲器，被连接到所述滤波器；处理器，具有多个被连接到所述输入移位寄存器、所述多相滤波器和所述输出缓冲器的乘加器单元；其中，所述输入移位寄存器、多相滤波器和输出缓冲器使用所述多个乘加器单元和差分偏移参数来并行处理多个采样值以将具有输入采样率的第一信号转换为具有输出采样率的第二信号。
15.如权利要求14所述的多速率滤波器，其中，所述第一信号被使用内插因子I排列成所述矩阵X，并且所述矩阵X被发送到所述多相滤波器。
16.如权利要求15所述的多速率滤波器，其中，所述滤波器接收所述矩阵X，并且使用所述多个乘加器单元和所述差分偏移参数来并行滤波来自所述矩阵X的多个采样值，以在单个计算周期形成预定数目的输出采样，并且将所述滤波后的输出采样发送到所述输出缓冲器，其中，所述预定数目与所述多个乘加器单元相匹配。
17.如权利要求16所述的多速率滤波器，其中，所述输出缓冲器接收所述滤波后和抽取后的信号。
18.一种系统，包括数据源，用于产生具有多个以输入采样率被采样的输入采样值的第一信号；多速率滤波器，用于接收所述第一信号，并且通过并行处理多个输入采样值，将所述第一信号转换为具有多个以输出采样率被采样的输出采样值的第二信号；数据目的地，用于接收所述第二信号；和天线，用于发送和接收所述信号。
19.如权利要求18所述的系统，其中，所述多速率滤波器还包括输入移位寄存器；滤波器，被连接到所述输入移位寄存器；输出缓冲器，被连接到所述滤波器；处理器，具有多个被连接到所述输入移位寄存器、所述滤波器和所述输出缓冲器的乘加器单元；其中，所述输入移位寄存器、多相滤波器和输出缓冲器使用所述多个乘加器单元和差分偏移参数以并行处理所述多个输入采样值。
20.如权利要求19所述的系统，其中，所述第一信号在所述输入移位寄存器中被使用内插因子I排列成矩阵X，并且所述矩阵X被发送到所述多相滤波器。
21.如权利要求20所述的系统，其中，所述滤波器接收所述矩阵X，并且使用所述多个乘加器单元和所述差分偏移参数以并行滤波多个来自所述矩阵X的采样值，以在单个计算周期中形成预定数目的输出采样，并且向所述输出缓冲器发送所述滤波后的输出采样，其中，所述预定数目与所述多个乘加器单元相匹配。
全文摘要
本发明描述了一种用于使用多个乘加器(MAC)单元来执行采样率转换的方法和装置。其中第一信号被以第一采样率采样；并且利用多个乘加器单元和差分偏移参数将所述第一信号转换为具有第二采样率的第二信号。
文档编号H03H17/06GK1578137SQ20031012383
公开日2005年2月9日 申请日期2003年12月30日 优先权日2003年6月30日
发明者阿希姆·比斯瓦斯 申请人:英特尔公司