调速开关中实现降频的电路结构的制作方法
【专利摘要】本发明涉及一种调速开关中实现降频的电路结构，其中包括频率选择模块，用以当初始输入信号低于系统预设输入限值时输出系统预设低电平的频率选择信号以及当初始输入信号高于系统预设输入限值时输出系统预设高电平的频率选择信号；脉宽调制信号控制模块，用以当频率选择信号为系统预设低电平时，输出系统预设高频率的脉冲驱动信号，以及当频率选择信号为系统预设高电平时，输出系统预设低频率的脉冲驱动信号。采用该种调速开关中实现降频的电路结构，在低电流驱动工作模式下，采用高频率驱动方式，降低电机工作时产生的音频噪声干扰；而在大电流驱动工作模式下，采用低频率驱动方式，保证电机工作效率，减小功率管的损耗，具有更广泛的应用范围。
【专利说明】调速开关中实现降频的电路结构
【技术领域】
[0001]本发明涉及集成电路领域，尤其涉及PWM驱动调速领域，具体是指一种调速开关中实现降频的电路结构。
【背景技术】
[0002]直流电动机的应用在19世纪末已经得到广泛应用。虽然随着交流应用系统的逐渐普及，直流电动机应用有下降的趋势，但直流电动机本身具有良好线性调速和简单易控的优点，使得其在工业场合具有不可替代的作用。相对于交流电动机，直流电动机主要有以下几个特点:(I)较宽的调速范围；(2)较快的动态响应过程；(3)力卩、减速时具有自动平滑的过渡过程；(4)低速运转时能提供较大力矩。直流电动机在数控机床、造纸印刷、纺织印染、包装机械、电工机械、生物设备、机车车辆、雷达设备等各个领域得到广泛应用。直流调速器是调节直流电动机速度的设备，其调速方式采用脉宽调制(PWM，Pulse WidthModulator)调速。常见的应用系统如图1所示。
[0003]图1中，功率管Ml的栅压Ve的等效直流电压值为D*VW1，则调速开关通过改变输出信号Wl的占空比，调节功率管Ml的栅电压Ve，进而调节直流电机回路的电流，来控制直流电动机的速度。在通常的应用系统中，采用定频PWM调速，即频率固定，控制PWM信号的占空比，来实现调速的功能。由于直流电动机的调速范围很宽，随着占空比的增大，直流电机回路的电流也增大，此时，功率管Ml的开关损耗会影响系统的整体效率，同时，过大的损耗甚至会使Ml过热而烧毁。所以，直流电动机调速的频率一般较低(如几KHz)。虽然较低的工作频率降低了 Ml的开关损耗，提高了系统的整体效率，但是由于工作频率较低，在人的音频范围内，因此增加了音频噪声，给用户带来不便。
【发明内容】
[0004]本发明的目的是克服了上述现有技术的缺点，提供了一种能够实现在保证大电流驱动状态下的效率基础上、改善小电流驱动状态下的音频噪声、具有更广泛应用范围的调速开关中实现降频的电路结构。
[0005]为了实现上述目的，本发明的调速开关中实现降频的电路结构具有如下构成:
[0006]该调速开关中实现降频的电路结构，其主要特点是，所述的电路结构包括:
[0007]频率选择模块，用以当初始输入信号低于系统预设输入限值时输出系统预设低电平的频率选择信号以及当初始输入信号高于系统预设输入限值时输出系统预设高电平的频率选择信号；
[0008]脉宽调制信号控制模块，用以当所述的频率选择信号为系统预设低电平时，输出系统预设高频率的脉冲驱动信号，以及当所述的频率选择信号为系统预设高电平时，输出系统预设低频率的脉冲驱动信号。
[0009]较佳地，所述的脉宽调制信号控制模块包括:
[0010]振荡器，用以生成相同频率的数字时钟信号和三角波信号，当所述的频率选择信号为系统预设低电平时，所述的数字时钟信号和三角波信号的频率值为系统预设高频率值，以及当所述的频率选择信号为系统预设高电平时，所述的数字时钟信号和三角波信号的频率值为系统预设低频率值。
[0011]脉宽调制单元，用以根据所述的数字时钟信号的频率确定输出的脉冲驱动信号的频率以及根据所述的初始输入信号和三角波信号的比较确定输出的脉冲驱动信号的占空比。
[0012]更佳地，所述的振荡器包括数字时钟信号生成子单元和三角波信号生成子单元，所述的数字时钟信号生成子单元包括:
[0013]第二比较器，所述的第二比较器的正向输入端输入第一偏置电压信号，所述的第二比较器的反向输入端输入所述的三角波信号；
[0014]第三比较器，所述的第三比较器的正向输入端输入所述的三角波信号，所述的第三比较器的反向输入端输入第二偏置电压信号；
[0015]数字时钟信号电平控制器，用以根据所述的第二比较器和第三比较器的输出结果确定所述的数字时钟信号的逻辑电平值。
[0016]更进一步地，所述的数字时钟信号电平控制器用以当所述的三角波信号小于第一偏置电压信号的电压值，确定所述的数字时钟信号为逻辑高电平，当所述的三角波信号大于第一偏置电压信号的电压值，确定所述的数字时钟信号为逻辑低电平，以及当所述的三角波信号小于所述的第二偏置电压的电压值，确定所述的数字时钟信号为逻辑高电平。
[0017]更佳地，所述的频率选择模块包括:
[0018]第一比较器，所述的第一比较器的正向输入端输入所述的初始输入信号，所述的第一比较器的反向输入端输入具有系统预设值的阈值信号；
[0019]D触发器，所述的D触发器的D端输入所述的第一比较器的输出信号，所述的D触发器的CK端输入所述的数字时钟信号，所述的D触发器的R端输入复位信号，所述的D触发器的Q端输出所述的频率选择信号。
[0020]采用了该发明中的调速开关中实现降频的电路结构，具有如下有益效果:
[0021]通过设置频率选择模块，当PWM信号的占空比达到设定值时，进行工作频率的切换，实现系统驱动频率由高频率降低为低频率，从而实现了在低电流驱动工作模式下，采用高频率驱动方式，降低电机工作时产生的音频噪声干扰；而在大电流驱动工作模式下，采用低频率驱动方式，保证电机工作效率，减小功率管的损耗，具有更广泛的应用范围。
【专利附图】
【附图说明】
[0022]图1为现有技术中调速开关的电路结构示意图。
[0023]图2为本发明的调速开关中实现降频的电路结构示意图。
[0024]图3为本发明的各个模块的信号波形图。
[0025]图4为本发明的频率选择模块的内部结构示意图。
[0026]图5为本发明的振荡器模块的内部结构示意图。
【具体实施方式】
[0027]为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。
[0028]本发明的调速开关中实现降频的电路结构如图2所示。
[0029]SI为电压输入信号，输入至VARF模块。VARF模块为频率选择模块。SI信号经VARF模块检测后，由VARF模块输出频率选择信号S2，并将其输入至OSC模块。OSC模块为振荡器，其作用是产生数字时钟信号S3及其同频率的三角波信号S4。S3信号作为系统的时钟信号。S4信号输入PWM单元，与SI信号进行比较。PWM单元为脉宽调制单元，将SI信号与S4信号进行比较，确定驱动信号的占空比，输出PWM信号S5至驱动模块，用于驱动功率管。
[0030]相对于传统PWM驱动调速方式，本发明的特点在于增加了 VARF模块，当PWM信号S5的占空比达到设定值时，进行工作频率的切换，实现系统驱动频率由高频率降低为低频率。在低电流驱动工作模式下，采用高频率驱动方式，降低电机工作时产生的音频噪声干扰。而在大电流驱动工作模式下，采用低频率驱动方式，保证电机工作效率，减小功率管的损耗。
[0031]信号波形图如图3所示。
[0032]如图3所示，当信号SI电压值低于Vtl值时，S2信号为逻辑低电平。系统时钟工作频率处于高频率状态fH，同时，S4信号为频率fH的三角波。PWM输出信号S5的占空比由信号SI与信号S4比较确定，频率为fH。当信号SI电压值高于Vtl值时，S2信号为逻辑高电平。系统时钟工作频率处于低频率状态4，同时，信号S4为频率4的三角波。PWM输出信号S5的占空比由信号SI与信号S4比较确定，频率为4。频率的切换依靠VARF模块输出信号S2的电平变换来实现。
[0033]VARF具体实现方式如图4所示。
[0034]Cl为比较器电路。C2为DFF触发器。信号S6为复位信号。在信号S6处于逻辑低电平时，信号S2为逻辑低电平，系统工作频率为初始设置值fH。信号S7为阈值信号，预设值为％。在信号S6处于逻辑高电平的情况下，当信号SI的电压值低于Vtl,则Cl输出信号S8为逻辑低电平，经信号S3上升沿触发，C2输出信号S2为逻辑低电平，此时，设置系统工作频率为fH ;当信号SI的电压值高于Vtl，则Cl输出信号S8为逻辑低电平，经信号S3上升沿触发，C2输出信号S2为逻辑高电平，此时，设置系统工作频率为4。系统将信号S2输入到OSC模块，来实现系统工作频率的最终变换。
[0035]OSC具体实现方式如图5。
[0036]C3、C4为比较器。S9、SlO为偏置电压，S12为偏置电流。S3为系统时钟信号，S4为三角波信号。Sll为数字时钟信号电平控制器，控制S3信号的高电平和低电平。当信号S4的电压值小于信号S9的电压值时，Sll为逻辑低电平，S3处于逻辑高电平；当信号S4的电压值大于信号S9的电压值，则Sll为逻辑高电平，S3处于逻辑低电平，直到信号S4的电压值小于于信号SlO的电压值，则Sll变为逻辑低电平，S3为逻辑高电平。初始状态，S2为逻辑低电平，则S3的频率为fH，当信号S2变为逻辑高电平时，则S3的频率为4，实现频率的降低。
[0037]采用了该发明中的调速开关中实现降频的电路结构，具有如下有益效果:
[0038]通过设置频率选择模块，当PWM信号的占空比达到设定值时，进行工作频率的切换，实现系统驱动频率由高频率降低为低频率，从而实现了在低电流驱动工作模式下，采用高频率驱动方式，降低电机工作时产生的音频噪声干扰；而在大电流驱动工作模式下，采用低频率驱动方式，保证电机工作效率，减小功率管的损耗，具有更广泛的应用范围。
[0039]在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。
【权利要求】
1.一种调速开关中实现降频的电路结构，其特征在于，所述的包括电路结构包括: 频率选择模块，用以当初始输入信号低于系统预设输入限值时输出系统预设低电平的频率选择信号以及当初始输入信号高于系统预设输入限值时输出系统预设高电平的频率选择信号； 脉宽调制信号控制模块，用以当所述的频率选择信号为系统预设低电平时，输出系统预设高频率的脉冲驱动信号，以及当所述的频率选择信号为系统预设高电平时，输出系统预设低频率的脉冲驱动信号。
2.根据权利要求1所述的调速开关中实现降频的电路结构，其特征在于，所述的脉宽调制信号控制模块包括: 振荡器，用以生成相同频率的数字时钟信号和三角波信号，当所述的频率选择信号为系统预设低电平时，所述的数字时钟信号和三角波信号的频率值为系统预设高频率值，以及当所述的频率选择信号为系统预设高电平时，所述的数字时钟信号和三角波信号的频率值为系统预设低频率值。 脉宽调制单元，用以根据所述的数字时钟信号的频率确定输出的脉冲驱动信号的频率以及根据所述的初始输入信号和三角波信号的比较确定输出的脉冲驱动信号的占空比。
3.根据权利要求2所述的调速开关中实现降频的电路结构，其特征在于，所述的振荡器包括数字时钟信号生成子单元和三角波信号生成子单元，所述的数字时钟信号生成子单元包括: 第二比较器，所述的第二比较器的正向输入端输入第一偏置电压信号，所述的第二比较器的反向输入端输入所述的三角波信号； 第三比较器，所述的第三比较器的正向输入端输入所述的三角波信号，所述的第三比较器的反向输入端输入第二偏置电压信号； 数字时钟信号电平控制器，用以根据所述的第二比较器和第三比较器的输出结果确定所述的数字时钟信号的逻辑电平值。
4.根据权利要求3所述的调速开关中实现降频的电路结构，其特征在于，所述的数字时钟信号电平控制器用以当所述的三角波信号小于第一偏置电压信号的电压值，确定所述的数字时钟信号为逻辑高电平，当所述的三角波信号大于第一偏置电压信号的电压值，确定所述的数字时钟信号为逻辑低电平，以及当所述的三角波信号小于所述的第二偏置电压的电压值，确定所述的数字时钟信号为逻辑高电平。
5.根据权利要求2所述的调速开关中实现降频的电路结构，其特征在于，所述的频率选择模块包括: 第一比较器，所述的第一比较器的正向输入端输入所述的初始输入信号，所述的第一比较器的反向输入端输入具有系统预设值的阈值信号； D触发器，所述的D触发器的D端输入所述的第一比较器的输出信号，所述的D触发器的CK端输入所述的数字时钟信号，所述的D触发器的R端输入复位信号，所述的D触发器的Q端输出所述的频率选择信号。
【文档编号】H02P7/29GK103840665SQ201410121443
【公开日】2014年6月4日 申请日期:2014年3月28日 优先权日:2014年3月28日
【发明者】田剑彪, 章少杰, 胡俊材, 王庆斌, 顾川, 胡建伟, 何迟 申请人:绍兴光大芯业微电子有限公司