输入级esd保护电路的制作方法
【专利摘要】本发明公开了一种输入级ESD保护电路，所述输入级ESD保护电路包括电源钳位ESD保护电路、镇流模块、传输门模块、反相器驱动模块、二极管模块；本发明通过合理利用电源钳位ESD保护电路中已有的探测信号资源，同步对传输门模块和镇流模块进行驱动，有效实现了在最坏ESD冲击情况下，静电电荷通过设计好的泄放通路泄放，在芯片正常操作时，保证数据的无衰减传输，同时，保证ESD保护设计给芯片带来的额外版图开销很小。
【专利说明】输入级ESD保护电路
【技术领域】
[0001]本发明涉及集成电路静电放电保护【技术领域】，更具体涉及一种输入级ESD保护电路。
【背景技术】
[0002]静电放电(Electronic Static Discharge, ESD)现象是日常生活中常见的物理现象，当带有电荷的物体去触碰芯片管脚或者芯片自己带上静电之后去接触其它低阻的物体时，电荷会在不等电势的物体之间发生转移。电荷的转移过程是瞬时大电流的过程，对于集成电路芯片来讲，由ESD事件带来的瞬时大电流脉冲常常会导致芯片中半导体器件的失效。无论是哪一种模式的ESD冲击，其瞬时的峰值电流都能达到几个甚至数十安培的量级，大大超过了集成电路中半导体器件的电流正常工作范围。
[0003]为芯片提供片上ESD防护是半导体业界关于可靠性设计的重点和难点，全芯片的ESD保护策略要求针对任何管脚间的正向和负向ESD冲击模式，保护电路都能有效为静电电荷提供低阻的泄放通路。输入级ESD保护电路主要针对输入压焊点与其它不同管脚之间的ESD冲击提供有效的电荷泄放通路，因为大部分芯片的输入压焊点之后连接的第一个功能电路模块为输入级反相器，所以，保护输入级反相器的栅氧化层是输入级ESD保护电路设计的主要关注点。
[0004]图1为传统工艺下常见的输入级ESD保护电路的结构示意图，图1中，在压焊点对地的正向ESD冲击下，静电电荷通过二极管D1与电源钳位ESD保护电路泄放到地，在此情况下，电荷泄放通路上流经的泄放电阻最大，造成压焊点上的钳位电压最大，所以此情况是输入级ESD保护电路设计面临的最坏情况。在传统工艺中，由于栅氧化层的厚度较厚，输入级反相器的栅氧化层通常能承受一定的高压，加之图1中电阻Rb对输入级反相器的栅氧化层和压焊点之间的隔离作用，输入级反相器的栅氧化层在ESD冲击下出现过压击穿的问题并不是很严峻。
[0005]工艺的进步让集成电路中的半导体器件越做越小，相应地，其击穿电压也越来越小。在先进的工艺下，输入级反相器的栅氧化层在输入端发生最坏情况的ESD冲击时，常面临因过压而导致的击穿失效，此时，传统的输入级ESD保护电路已经不再能够有效保护输入级反相器的栅氧化层了。
【发明内容】
[0006](一 )要解决的技术问题
[0007]本发明要解决的技术问题是如何在最坏情况的ESD冲击时，输入级ESD保护电路能够有效的泄放静电冲击带来的大电流，保护输入级反相器的栅氧化层不被击穿，并且保证正常情况下数据无衰减传输，同时使ESD防护带来的版图面积代价最小。
[0008]( 二 )技术方案
[0009]为了解决上述技术问题，本发明提供了一种输入级ESD保护电路，其特征在于，包括二极管模块、电源钳位ESD保护电路、镇流模块、传输门模块、反相器驱动模块；
[0010]所述二极管模块用于在压焊点与其它芯片引脚之间发生ESD冲击时，有效将静电电荷引导到设计好的泄放通路上，在芯片正常工作时，提供数据通路和电源线VDD之间的隔离；
[0011]所述电源钳位ESD保护电路用于探测所述电源线VDD以及压焊点上出现的过压事件，当有ESD冲击造成过压现象时，所述电源钳位ESD保护电路发出有效信号，触发泄放晶体管导通，断开压焊点与输入级反相器栅氧化层之间的电连接，并增大输入级反相器与所述电源线VDD之间的连接电阻，确保静电电荷通过设计好的泄放通路泄放，在没有过压事件被探测到时，确保数据的无衰减传输，并保证泄放晶体管处于严格的关断状态；
[0012]所述反相器驱动模块用于根据所述电源钳位ESD保护电路给出的信号驱动所述传输门模块和所述镇流模块，使两个模块中的传输门晶体管在最坏情况的ESD事件发生时，完全关断，在数据传输时，完全开启；
[0013]所述镇流模块用于根据所述反相器驱动模块发出的驱动信号，动态的改变输入级反相器PM0S晶体管Mp的源极与所述电源线VDD之间的电阻，当ESD事件发生时，增大输入级反相器PM0S晶体管的乂的源极与所述电源线VDD之间的电阻，确保静电电荷通过设计好的泄放通路泄放，在芯片正常操作时，大幅减小输入级反相器PM0S晶体管Mp的源极与所述电源线VDD之间的电阻，确保电压不衰减；
[0014]所述传输门模块用于根据所述反相器驱动模块发出的驱动信号，在过压事件发生时，断开压焊点与输入级反相器的栅氧化层间的电连接，同时，强制把输入级反相器的输入电压偏置到零，在芯片正常操作时，确保数据的正常传输。
[0015]优选地,所述电源钳位ESD电路包括泄放晶体管Mbig、电阻R、R2, 二极管D3、D4、D5、D6，PMOS晶体管Mpl，NMOS晶体管Mfb，反相器INV4、INV5 ;所述泄放晶体管Mbig为NM0S晶体管，其栅极连接所述反相器驱动模块；所述电阻R的一端、所述PM0S晶体管MP1的源极、所述泄放晶体管Mbig的漏极均与所述电源线VDD连接；所述电阻R的另一端与所述二极管队的输入端、所述PM0S晶体管Mpl的栅极、所述NM0S晶体管Mfb的漏极连接；所述PM0S晶体管Mpi的漏极、所述NM0S晶体管的栅极、所述电阻R2的一端均与所述反相器INV4的输入端连接；所述反相器INV4的输出端与所述反相器INV5的输入端连接，所述反相器INV5的输出端与所述泄放晶体管Mbig的栅极连接，所述电源电压VDD为所述反相器INV4、INV5供电；所述二极管D3的阴极与所述二极管D4的阳极连接，所述二极管D4的阴极与所述二极管D5的阳极连接，所述二极管D5的阴极与所述二极管D6的阳极连接，所述二极管D6的阴极、所述NM0S晶体管Mfb的源极、所述电阻R2的另一端、所述泄放晶体管Mbig的源极均与所述地线Vss连接。
[0016]优选地，所述反相器驱动模块包括反相器INV1、INV2、INV3 ;所述泄放晶体管Mbig的栅极电压经过所述反相器INV1、INV2进行驱动，输出过压探测信号ESD;所述过压探测信号ESD经过所述反相器INV3进行逻辑反向，输出反向过压探测信号ESDX ;压焊点电压为所述反相器INV1、INV2进行供电，电源电压VDD为所述反相器INV3供电。
[0017]优选地，所述镇流模块包括NM0S晶体管Mnb、PM0S晶体管Mpb以及电阻札；
[0018]所述NM0S晶体管Mnb的栅极被所述反向过压探测信号ESDX驱动，所述PM0S晶体管Mpb的栅极被所述过压探测信号ESD所驱动；所述NM0S晶体管Mnb的漏极、所述PM0S晶体管Mpb的源极、所述电阻&的一端均连接所述电源线VDD ;所述NMOS晶体管Mnb的源极、所述PMOS晶体管Mpb的漏极、所述电阻&的另一端均连接输入极反相器中PMOS晶体管Mp的源极。
[0019]优选地，所述传输门模块包括PM0S晶体管Mpt、NMOS晶体管Mnta、NMOS晶体管Mnt ；
[0020]所述PMOS晶体管Mpt、NM0S晶体管Mnta的栅极均被所述过压探测信号ESD所驱动，所述NM0S晶体管Mnt的栅极被所述反向过压探测信号ESDX所驱动；所述PM0S晶体管Mpt的源极、所述NMOS晶体管Mnt的漏极均连接所述压焊点；所述PM0S晶体管Mpt的漏极、所述NM0S晶体管Mnt的源极、所述NMOS晶体管Mnta的漏极均连接所述输入级反相器的输入端；所述NM0S晶体管Mnta的源极接地。
[0021]优选地，所述反相器INV1、INV2、INV3、INV4、INV5均为CMOS反相器。
[0022](三)有益效果
[0023]本发明提供了一种输入级ESD保护电路，通过合理利用电源钳位ESD保护电路中已有的探测信号资源，同步对传输门模块和镇流模块进行驱动，有效实现了在最坏ESD冲击情况下，静电电荷通过设计好的泄放通路泄放，在芯片正常操作时，保证数据的无衰减传输，同时，保证ESD保护设计给芯片带来的额外版图开销很小。
【专利附图】
【附图说明】
[0024]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0025]图1是传统工艺中常见的输入级ESD保护电路的结构示意图；
[0026]图2是本发明的输入级ESD保护电路的结构示意图；
[0027]图3是本发明的输入级ESD保护电路的电路图；
[0028]图4是本发明的输入级ESD保护电路在IN端进行回滞直流扫描时，IN1端、过压探测信号、反向过压探测信号随着回滞扫描电压变化的仿真结果示意图；
[0029]图5是芯片正常工作时，本发明的输入级ESD保护电路中IN端、IN1端、INNER端以及过压探测信号的电压随时间变化的仿真结果示意图。
【具体实施方式】
[0030]下面结合附图和实施例对本发明作进一步详细描述。以下实施例用于说明本发明，但不能用来限制本发明的范围。
[0031]图2是本发明的输入级ESD保护电路的结构示意图，所述输入级ESD保护电路包括二极管模块、电源钳位ESD保护电路、镇流模块、传输门模块、反相器驱动模块。
[0032]所述二极管模块用于在压焊点与其它芯片引脚之间发生ESD冲击时，有效将静电电荷引导到设计好的泄放通路上，在芯片正常工作时，提供数据通路和电源线VDD之间的隔离。
[0033]所述电源钳位ESD保护电路用于探测所述电源线VDD以及压焊点上出现的过压事件，当有ESD冲击造成过压现象时，电源钳位ESD保护电路发出有效信号，触发泄放晶体管导通，断开压焊点与输入级反相器栅氧化层之间的电连接，并增大输入级反相器与所述电源线Vdd之间的连接电阻，确保静电电荷通过设计好的泄放通路泄放，在没有过压事件被探测到时，确保数据的无衰减传输，并保证泄放晶体管处于严格的关断状态。
[0034]所述反相器驱动模块用于根据电源钳位ESD保护电路给出的信号驱动传输门模块和镇流模块，使两个模块中的传输门晶体管在最坏情况的ESD事件发生时，完全关断，在数据传输时，完全开启。
[0035]所述镇流模块用于根据反相器驱动模块发出的驱动信号，动态的改变输入级反相器PMOS晶体管Mp的源极与所述Vdd之间的电阻，当ESD事件发生时，增大输入级反相器PMOS晶体管的Mp的源极与所述电源线Vdd之间的电阻，确保静电电荷通过设计好的泄放通路泄放，在芯片正常操作时，大幅减小输入级反相器PMOS晶体管Mp的源极与所述电源线Vdd之间的电阻，确保电压不衰减。
[0036]所述传输门模块用于根据反相器驱动模块发出的驱动信号，在过压事件发生时，断开压焊点与输入级反相器的栅氧化层间的电连接，同时，强制把输入级反相器的输入电压偏置到零，在芯片正常操作时，确保数据的正常传输。
[0037]本发明提供的输入级ESD保护电路，通过合理利用电源钳位ESD保护电路中已有的探测信号资源，同步对传输门模块和镇流模块进行驱动，有效实现了在最坏ESD冲击情况下，静电电荷通过设计好的泄放通路泄放，在芯片正常操作时，保证数据的无衰减传输，同时，保证ESD保护设计给芯片带来的额外版图开销很小。
[0038]图3是本发明的输入级ESD保护电路的电路图；所述二极管模块包括二极管D1、二极管与D2。所述二极管D1的阳极与所述输入级ESD保护电路的压焊点相连，所述二极管D1的阴极与所述输入级ESD保护电路的所述电源线Vdd相连。所述二极管D2的阳极与所述输入级ESD保护电路的所述地线Vss相连，所述二极管D2的阴极与所述输入级ESD保护电路的压焊点相连。
[0039]所述电源钳位ESD电路包括泄放晶体管Mbig、电阻R、R2, 二极管D3、D4, D5, D6, PMOS晶体管Mpl，NMOS晶体管Mfb,反相器INV4、INV5 ;所述泄放通路上的泄放晶体管Mbig为NMOS晶体管，其栅极连接所述反相器驱动模块。所述电阻R的一端、所述PMOS晶体管Mpl的源极、所述泄放晶体管Mbig的漏极均与所述电源线Vdd连接；所述电阻R的另一端与所述二极管D3的输入端、所述PMOS晶体管Mpl的栅极、所述NMOS晶体管Mfb的漏极连接；所述PMOS晶体管Mpl的漏极、所述NMOS晶体管Mfb的栅极、所述电阻R2的一端均与所述反相器INV4的输入端连接；所述反相器INV4的输出端与所述反相器INV5的输入端连接，所述反相器INV5的输出端与所述泄放晶体管Mbig的栅极连接，所述电源电压为所述反相器INV4、INV5供电；所述二极管D3的阴极与所述二极管D4的阳极连接，所述二极管D4的阴极与所述二极管队的阳极连接，所述二极管D5的阴极与所述二极管D6的阳极连接，所述二极管D6的阴极、所述NMOS晶体管Mfb的源极、所述电阻R2的另一端、所述泄放晶体管Mbig的源极均与所述地线Vss连接。优选地所述反相器INV4、INV5均为CMOS反相器。
[0040]所述反相器驱动模块包括反相器INVl、INV2、INV3，所述反相器INVl的输入端连接所述泄放晶体管Mbig的栅极，其输出端连接所述反相器INV2的输入端；所述反相器INV2的输出端连接所述反相器INV3输入端，所述反相器INV3的输出信号为反向过压探测信号ESDX，所述反相器INV2的输出信号为过压探测信号ESD ;所述压焊点的电压，即端点IN电压为所述反相器INV1、INV2供电；所述电源电压为所述反相器INV3供电。所述反相器INVl、INV2、INV3 优选为 CMOS 反相器。
[0041 ] 所述镇流模块包括所述镇流模块包括NMOS晶体管Mnb、PMOS晶体管Mpb以及电阻R1 ;所述NMOS晶体管Mnb的栅极被所述反向过压探测信号ESDX所驱动、所述PMOS晶体管Mpb的栅极被所述过压探测信号ESD所驱动；所述NMOS晶体管Mnb的漏极、所述PMOS晶体管Mpb的源极、所述电阻R1的一端均连接所述电源线Vdd ;所述NMOS晶体管Mnb的源极、所述PMOS晶体管Mpb的漏极、所述电阻R1的另一端均连接输入极反相器中PMOS晶体管Mp的源极。所述输入极反相器包括PMOS晶体管Mp、NMOS晶体管Mn，所述PMOS晶体管Mp的漏极与所述NMOS晶体管Mn的漏极、内部电路连接，所述PMOS晶体管Mp的栅极连接所述NMOS晶体管Mn的栅极连接，所述NMOS晶体管Mn的源极连接所述地线Vss。
[0042]所述传输门模块包括PMOS晶体管Mpt、NM0S晶体管Mnta、NM0S晶体管Mnt ;所述PMOS晶体管Mpt、NMOS晶体管Mnta的栅极均被所述过压探测信号ESD所驱动，所述NMOS晶体管Mnt的栅极所述反向过压探测信号ESDX所驱动；所述PMOS晶体管Mpt的源极、所述NMOS晶体管Mnt的漏极均连接所述压焊点；所述PMOS晶体管Mpt的漏极、所述NMOS晶体管Mnt的源极、所述NMOS晶体管Mnta的漏极均连接所述输入级反相器的输入端；所述NMOS晶体管Mnta的源极接地。
[0043]如图3所示，当最坏情况的ESD事件发生时，过压现象首先出现在压焊点。由于压焊点与所述电源线Vdd之间存在正向偏置的二极管D1，故电源线Vdd上也会出现过压现象，电源线Vdd上的过压现象被电阻R和二极管D3、D4、D5和D6所探测，此时，PMOS晶体管Mpl的漏极输出逻辑高电平，此电平就是过压事件出现的有效电平。PMOS晶体管Mpl漏端的逻辑高电平首先经过两级反相器INV4、INV5后，触发泄放晶体管Mbig,同时，泄放晶体管Mbig的栅极电压再经过反相器驱动模块驱动后，输出有效的过压探测信号ESD和反向过压探测信号ESDX，所述反相器驱动模块中反相器的供电电压设计没有保持一致，这是由传输门模块和镇流模块中的晶体管在最坏情况的ESD冲击事件下需要完全关断，在芯片正常操作时，需要完全打开的设计要求决定。传输门模块接收到有效的ESD信号和ESDX信号后，传输门晶体管Mpt和Mnt完全关断，断开输入级反相器输入端与压焊点之间的电连接，同时，NMOS晶体管Mnta偏置进入导通状态，强制把输入级反相器的输入信号置零，更一步确保了其栅氧化层的安全。镇流模块接收到有效的ESD信号和ESDX信号后，传输门晶体管Mpb和Mnb完全关断，它们与电阻R1并联后在所述电源线Vdd和输入级反相器之间形成较大的阻值，确保输入级反相器中的PMOS晶体管Mp不成为静电击穿的弱点。
[0044]以65nm的集成电路工艺为例，芯片的正常工作电压为2.5V，输入级反相器的栅氧化层击穿电压为6.0V。图4所示为过压事件的回滞扫描仿真结果，从图中可见:在IN端相对于地的正向过压达到4.8V的时候，ESD信号跳高、ESDX信号跳低，预示过压事件的发生，此时传输门模块后的INl信号不再跟随IN信号的变化，而是被强制偏置到零。采用反向扫描的时候，图4的结果表明:IN1信号重新跟随IN信号变化的跳变点比之前脱离的跳变点低，这是由电源钳位ESD保护电路中的NMOS晶体管Mfb决定，调节Mfb的尺寸可以改变两个跳变点的间距。图4中，INl信号重新跟随IN信号变化的跳变点电压为3.8V，对芯片的正常操作电压2.5V来讲，1.3V的余量是足够的。
[0045]在芯片正常工作时，本发明的输入级ESD保护电路的MG信号为逻辑低电平，此时ESD信号和ESDX分别为逻辑低和逻辑高，预示没有过压事件发生。传输门晶体管Mpt和Mnt完全开启，确保数据的正常传输，传输门晶体管Mpb和Mnb也完全开启，使所述电源线Vdd到输入级反相器中PMOS晶体管Mp源端的电阻很小，保证电压无损的传输。图5是芯片正常工作时的仿真结果示意图，图中，ESD信号始终维持在很低的水平，表明没有过压事件的发生，IN端的信号能顺利传送到INl端，同时，经过反向传输到INNER端。
[0046]本发明的输入级ESD保护电路在保证在最坏情况的ESD冲击发生时，输入级反相器栅氧化层不被过压击穿的前提下，确保ESD保护设计给芯片带来的额外版图开销很小，具有很大的实际应用价值。
[0047]以上实施方式仅用于说明本发明，而非对本发明的限制。尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，对本发明的技术方案进行各种组合、修改或者等同替换，都不脱离本发明技术方案的精神和范围，均应涵盖在本发明的权利要求范围当中。
【权利要求】
1.一种输入级ESD保护电路，其特征在于，包括二极管模块、电源钳位ESD保护电路、镇流模块、传输门模块、反相器驱动模块； 所述二极管模块用于在压焊点与其它芯片引脚之间发生ESD冲击时，有效将静电电荷引导到设计好的泄放通路上，在芯片正常工作时，提供数据通路和电源线Vdd之间的隔离；所述电源钳位ESD保护电路用于探测所述电源线Vdd以及压焊点上出现的过压事件，当有ESD冲击造成过压现象时，所述电源钳位ESD保护电路发出有效信号，触发泄放晶体管导通，断开压焊点与输入级反相器栅氧化层之间的电连接，并增大输入级反相器与所述电源线Vdd之间的连接电阻，确保静电电荷通过设计好的泄放通路泄放，在没有过压事件被探测到时，确保数据的无衰减传输，并保证泄放晶体管处于严格的关断状态； 所述反相器驱动模块用于根据所述电源钳位ESD保护电路给出的信号驱动所述传输门模块和所述镇流模块，使两个模块中的传输门晶体管在最坏情况的ESD事件发生时，完全关断，在数据传输时，完全开启； 所述镇流模块用于根据所述反相器驱动模块发出的驱动信号，动态的改变输入级反相器PMOS晶体管Mp的源极与所述电源线Vdd之间的电阻，当ESD事件发生时，增大输入级反相器PMOS晶体管的乂的源极与所述电源线Vdd之间的电阻，确保静电电荷通过设计好的泄放通路泄放，在芯片正常操作时，大幅减小输入级反相器PMOS晶体管Mp的源极与所述电源线Vdd之间的电阻，确保电压不衰减； 所述传输门模块用于根据所述反相器驱动模块发出的驱动信号，在过压事件发生时，断开压焊点与输入级反相器的栅氧化层间的电连接，同时，强制把输入级反相器的输入电压偏置到零，在芯片正常操作时，确保数据的正常传输。
2.根据权利要求1所述的输入级ESD保护电路，其特征在于，所述电源钳位ESD电路包括泄放晶体管电阻R、R2, 二极管D3、D4、D5, D6, PMOS晶体管Mpl，NMOS晶体管Mfb,反相器INV4、INV5 ;所述泄放晶体管Mbig为NMOS晶体管，其栅极连接所述反相器驱动模块；所述电阻R的一端、所述PMOS晶体管Mpl的源极、所述泄放晶体管Mbig的漏极均与所述电源线Vdd连接；所述电阻R的另一端与所述二极管D3的输入端、所述PMOS晶体管Mpl的栅极、所述NMOS晶体管Mfb的漏极连接；所述PMOS晶体管Mpl的漏极、所述NMOS晶体管Mfb的栅极、所述电阻R2的一端均与所述反相器INV4的输入端连接；所述反相器INV4的输出端与所述反相器INV5的输入端连接，所述反相器INV5的输出端与所述泄放晶体管Mbig的栅极连接，所述电源电压Vdd为所述反相器INV4、INV5供电；所述二极管D3的阴极与所述二极管D4的阳极连接，所述二极管D4的阴极与所述二极管D5的阳极连接，所述二极管D5的阴极与所述二极管D6的阳极连接，所述二极管D6的阴极、所述NMOS晶体管Mfb的源极、所述电阻R2的另一端、所述泄放晶体管Mbig的源极均与所述地线Vss连接。
3.根据权利要求1所述的输入级ESD保护电路，其特征在于，所述反相器驱动模块包括反相器INV1、INV2、INV3 ;所述泄放晶体管Mbig的栅极电压经过所述反相器INV1、INV2进行驱动，输出过压探测信号ESD ;所述过压探测信号ESD经过所述反相器INV3进行逻辑反向，输出反向过压探测信号ESDX ;压焊点电压为所述反相器INV1、INV2进行供电，电源电压Vdd为所述反相器INV3供电。
4.根据权利要求1所述的输入级ESD保护电路，其特征在于，所述镇流模块包括NMOS晶体管Mnb、PMOS晶体管Mpb以及电阻R1 ； 所述NMOS晶体管Mnb的栅极被所述反向过压探测信号ESDX驱动，所述PMOS晶体管Mpb的栅极被所述过压探测信号ESD所驱动；所述NMOS晶体管Mnb的漏极、所述PMOS晶体管Mpb的源极、所述电阻R1的一端均连接所述电源线Vdd ;所述NMOS晶体管Mnb的源极、所述PMOS晶体管Mpb的漏极、所述电阻R1的另一端均连接输入极反相器中PMOS晶体管Mp的源极。
5.根据权利要求1所述的输入级ESD保护电路，其特征在于，所述传输门模块包括PMOS晶体管Mpt、NMOS晶体管Mnta、NMOS晶体管Mnt ； 所述PMOS晶体管Mpt、NM0S晶体管Mnta的栅极均被所述过压探测信号ESD所驱动，所述NMOS晶体管Mnt的栅极被所述反向过压探测信号ESDX所驱动；所述PMOS晶体管Mpt的源极、所述NMOS晶体管Mnt的漏极均连接所述压焊点；所述PMOS晶体管Mpt的漏极、所述NMOS晶体管Mnt的源极、所述NMOS晶体管Mnta的漏极均连接所述输入级反相器的输入端；所述匪03晶体管Mnta的源极接地。
6.根据权利要求1所述的输入级ESD保护电路，其特征在于，所述反相器INV1、INV2、INV3、INV4、INV5 均为 CMOS 反相器。
【文档编号】H02H9/04GK104283201SQ201410461667
【公开日】2015年1月14日 申请日期:2014年9月11日 优先权日:2014年9月11日
【发明者】王源, 陆光易, 曹健, 贾嵩, 张兴 申请人:北京大学