降压dcdc转换器的控制电路的制作方法
【专利摘要】降压DCDC转换器的控制电路，既有利于保证降压DCDC的性能指标又有利于避免音频噪声，包括第一PMOS管和第二NMOS管，它们的栅极分别与逻辑控制电路连接，它们的漏极相互连接形成开关节点，第二NMOS管的源极连接接地端；第一PMOS管的源极连接输入电压端；开关节点通过电感连接输出电压端，在所述开关节点与所述电感之间或者在所述电感与所述输出电压端之间形成中间节点，所述中间节点分成二路，第一路依次连接采样电阻、第三NMOS管和接地端，第二路通过第六NMOS管连接接地端；第六NMOS管的栅极连接模式开关的定端，定端通过第四NMOS管连接接地端，模式开关的动端选择连接轻负载模式端和常规负载模式端；在所述输出电压端设置反馈节点，反馈节点连接所述逻辑控制电路。
【专利说明】降压DCDC转换器的控制电路
【技术领域】
[0001 ] 本发明涉及降压D⑶C转换器技术，特别是一种降压D⑶C转换器的控制电路，既有利于保证降压DCDC的性能指标又有利于避免音频噪声。
【背景技术】
[0002]在降压DCDC转换器中，其主要是通过开关管的周期性开关，以及电感和电容的储能原理为输出提供能量，DC (Direct Current)指直流电，DCDC (也记作DC-DC，directcurrent-direct current)指改变直流参数的直流到直流的变换。其中，开关管的周期性开关为系统的主要损耗之一。当负载较轻，输出电压达到阈值时，系统不再需要通过开关管如此频繁的开关为输出提供能量，为降低功耗，系统将采用PFM(PFM-Pulse FrequencyModulat1n/脉冲频率调制)或PSM(PSM_Pulse Skip Modulat1n/脉冲跨周期调制)降低开关频率以节省能量。而该种方法是以增大输出电容上的电压ripple (电压浪涌)和电感上的电流ripple (电流浪涌)为代价的。高的电压变化率和电流变化率会导致电容和电感元件产生电致伸缩和磁致伸缩，从而产生周期性形变。这种形变还会导致用于焊接电感和电容的PCB产生周期性震动。当降频后的开关频率落入音频范围时，上述形变和震动就会产生落入人耳音频范围的噪声，影响用户体验，限制产品的使用范围及领域。
[0003]降压DC-DC转换器的输出电容常常选用高压陶瓷电容，而该种电容是由非线性电解质钛酸钡等材料制成，电致伸缩效应明显，在周期性尖峰电压的作用下，电解质不断发生形变从而产生音频噪声。本发明人认为，以下试图解决方案都存在相应的缺陷或不足:1)将该种电容换成电致伸缩效应很小的聚脂薄膜电容，这样可以基本消除电容产生的噪声，但该种电容稳定性差，损耗大。2)增加输出电容，但会增大体积；3)延缓电路的反应时间，相应的减小了电流变化率，从而起到一定的抑制作用。但会使输出电压的过冲或跌落很大，影响性能，精度以及可靠性。4)降压DC-DC转换器始终工作在Forced PWM(PWM-Pulse WidthModulat1n/脉冲宽度调制)模式下，即即便系统不需要如此高的开关频率，但仍保持原有频率，不进行降频，但功耗较大，效率低。
【发明内容】
[0004]本发明针对现有技术中存在的缺陷或不足，提供一种降压DCDC转换器的控制电路，既有利于保证降压DCDC的性能指标又有利于避免音频噪声。
[0005]本发明的技术方案如下:
[0006]降压D⑶C转换器的控制电路，其特征在于，包括第一 PMOS管和第二 NMOS管，所述第一 PMOS管的栅极和所述第二 NMOS管的栅极分别与逻辑控制电路连接，所述第一 PMOS管的漏极和所述第二 NMOS管的漏极相互连接形成第一节点即开关节点，所述第二 NMOS管的源极连接接地端；所述第一 PMOS管的源极连接输入电压端；所述开关节点通过电感连接输出电压端，在所述开关节点与所述电感之间或者在所述电感与所述输出电压端之间形成中间节点，所述中间节点分成二路，第一路依次连接采样电阻、第三NMOS管和接地端，第二路通过第六NMOS管连接接地端；所述第六NMOS管的栅极连接模式开关的定端，所述定端通过第四NMOS管连接接地端，所述模式开关的动端选择连接轻负载模式端和常规负载模式端，所述轻负载模式端为第五NMOS管的漏极，所述常规负载模式端为所述第五NMOS管的接地源极，所述第五NMOS管的漏极与栅极互连，所述第五NMOS管的栅极通过电流源连接输入电压端；在所述输出电压端设置反馈节点，所述反馈节点通过信号处理单元连接所述逻辑控制电路。
[0007]所述反馈节点位于第一电阻与第二电阻的相互连接点上，所述反馈节点通过所述第一电阻连接所述输出电压端，所述反馈节点通过所述第二电阻连接接地端。
[0008]所述第三NMOS管的漏极与栅极相互连接形成第二节点，所述第二节点连接所述第四NMOS管的栅极。
[0009]所述第四NMOS管的漏极与所述第六NMOS管的栅极相互连接形成第三节点，所述第四NMOS管的源极接地。
[0010]所述第三NMOS管的漏极连接所述采样电阻，所述第三NMOS管的源极接地。
[0011]所述输出电压端通过负载电容连接接地端。
[0012]所述输出电压端通过负载电阻连接接地端。
[0013]本发明的技术效果如下:本发明降压DCDC转换器的控制电路通过电路设计，从根本上避免了在降压DC-DC转换器输出电容上产生人耳所能听到的由于高电压变化率和电流变化率而引起音频噪声，起到了既保证降压DC-DC转换器的轻负载下的高效率，又不影响系统性能指标；且占用芯片很小的面积，同时也不需要增加外围器件，节省空间。
[0014]本发明降压DCDC转换器具有以下特点:1.通过电路设计提高开关频率，避免通过外部元件调整而带来的不利影响。2.根据采样产生的升频信息并非固定不变，而是根据输出电压值进行调整，具有自适应性，以使对于不同输出电压，开关频率均可略高于音频上限即可，既避免音频噪声又可以保持较低损耗。3、对于一些小封装芯片或输出可调的芯片时，没有输出电压引脚，可以通过与之有对应关系的电压作为采样和降频的对象，例如开关节点Sff0
【专利附图】
【附图说明】
[0015]图1是实施本发明的降压DC-DC转换器的控制电路结构示意图。
[0016]附图标记列示如下:1_逻辑控制电路；2-电流源；3_接地端；M1-第一 PMOS管；M2-第二 NMOS管；M3-第三NMOS管；M4_第四NMOS管；M5_第五NMOS管；M6_第六NMOS管；VCC-输入电压端或输入电压或输入电压值;V0UT-输出电压端或输出电压或输出电压值；SW-第一节点即开关节点；G-第二节点；D-第三节点；FB-第四节点即反馈引脚或反馈引脚节点或反馈节点；K-开关；a-开关动端第一接点；b-开关动端第二接点；Rs-采样电阻；Is-采样电流；Iref-参考电流；Iload-负载电流；L_电感；CL_负载电容；RL_负载电阻；Rl-第一电阻；R2_第二电阻。
【具体实施方式】
[0017]下面结合附图(图1)对本发明进行说明。
[0018]图1是实施本发明的降压DC-DC转换器的控制电路结构示意图。如图1所示，降压DCDC转换器的控制电路，包括第一 PMOS管Ml和第二 NMOS管M2，所述第一 PMOS管Ml的栅极和所述第二 NMOS管M2的栅极分别与逻辑控制电路I连接，所述第一 PMOS管Ml的漏极和所述第二 NMOS管M2的漏极相互连接形成第一节点即开关节点SW，所述第二 NMOS管M2的源极连接接地端3 ;所述第一 PMOS管Ml的源极连接输入电压端VCC ;所述开关节点SW通过电感连接输出电压端V0UT，在所述开关节点SW与所述电感L之间或者在所述电感L与所述输出电压端VOUT之间形成中间节点，所述中间节点分成二路，第一路依次连接采样电阻Rs (其上流过的电流为采样电流Is)、第三NMOS管M3和接地端3，第二路通过第六NMOS管M6连接接地端3 ;所述第六NMOS管M6的栅极连接模式开关K的定端,所述定端通过第四NMOS管M4连接接地端3，所述模式开关K的动端选择连接轻负载模式端a和常规负载模式端b，所述轻负载模式端a为第五NMOS管M5的漏极，所述常规负载模式端b为所述第五NMOS管M5的接地源极，所述第五NMOS管M5的漏极与栅极互连，所述第五NMOS管M5的栅极通过电流源2连接输入电压端VCC ;在所述输出电压端VOUT设置反馈节点FB，所述反馈节点FB通过信号处理单元连接所述逻辑控制电路I (FB经过信号处理，产生对应的逻辑信号进入逻辑控制电路)。所述反馈节点FB位于第一电阻Rl与第二电阻R2的相互连接点上，所述反馈节点FB通过所述第一电阻Rl连接所述输出电压端V0UT，所述反馈节点FB通过所述第二电阻R2连接接地端3。所述第三NMOS管M3的漏极与栅极相互连接形成第二节点G，所述第二节点G连接所述第四NMOS管M4的栅极。所述第四NMOS管M4的漏极与所述第六NMOS管M6的栅极相互连接形成第三节点D，所述第四NMOS管M4的源极接地。所述第三NMOS管M3的漏极连接所述采样电阻Rs，所述第三NMOS管M3的源极接地。所述输出电压端VOUT通过负载电容CL连接接地端3。所述输出电压端VOUT通过负载电阻RL连接接地端3。
[0019]对于很多小封装芯片或输出电压为可调版本的芯片，仅有FB引脚，而没有VOUT引脚，以下均以没有VOUT引脚的芯片为例进行说明。当然，本案对有VOUT引脚的芯片同样适用。
[0020]如图1所示，在降压DCDC转换器系统中，若系统的开关频率是1MHz，逻辑控制模块控制开关管Ml和M2每个周期内轮流导通，从而为VOUT提供能量。当负载较轻，不需要通过如此高的开关频率为VOUT提供能量时，为降低功耗，采取的方式为:通过FB对VOUT进行采样，当VFB高于对应的阈值，判断系统处于轻载模式时，逻辑控制模块控制Ml和M2关闭若干周期，以使VOUT下降。继续采样，当VFB低于对应的阈值，判断系统退出轻载模式时，逻辑控制模块控制Ml和M2按系统正常的IMHz频率开关。在上述轻载模式下，相当于使Ml和M2以较低的等效开关频率工作，以降低功耗，当开关管关闭时间较长，使得等效的开关频率低于20K时，就会产生音频噪声。
[0021]本案中，如图1所示，当系统处于轻载模式时，开关K接至a端(否则，开关K接至b端)，Ml和M2管均关闭，电感SW端悬空，VSff = VOUT，因此通过Rs对SW进行采样，等同于对VOUT进行采样，并通过M3?M5产生自适应升频信息，通过M6根据升频信息泄放电流，以降低SW，进而降低V0UT，从而提高落入音频范围的等效开关频率。其中自适应性主要是指对于不同输出电压值的VOUT(1.2V，或12V等)，均以恒定功率P = VSff^Iload泄放能量。具体地，VSff = VRs+VG = Is*Rs+f(Is)，其中Is正比于VG的平方，由公式可知VSW越高，Is越大，VG越高，VD越低，Iload越小。也就是说，VOUT越高，Iload越低，且通过调整参数使得P = VSW*I load恒定。当泄放电流使得VOUT降低至某值时，VFB低于对应的阈值电压，系统退出轻载模式，开关K接至b端，即接地，停止通过M6对SW泄放电流，Ml和M2以IMHz开关频率工作。由于所泄放的能量通过开关管周期性开关提供，因此恒定的泄放功率使得开关管在轻载模式可以以恒定频率开关(优选地，30K)以提供恒定能量。从而使得对于不同输出电压，在轻载模式时开关频率均靠近30KHz，既避免人耳噪声，又降低开关损耗，效率较高。而且恒定频率有利于后级系统的使用。
[0022]对于有VOUT引脚的芯片，除采用上述方式外，也可直接对VOUT进行采样和下拉。，即将图1中的Rs和M6与SW的连接断开，并连接至V0UT，具体原理同上，此处不再赘述。
[0023]当系统未处于轻载状态，但高的电压变化率和电流变化率会产生音频噪声时，也可通过升频方式提高系统开关频率，以减小高电压、电流变化率，避免产生音频噪声。若系统允许，亦可对系统进行降频，避开音频范围，避免音频噪声。
[0024]在此指明，以上叙述有助于本领域技术人员理解本发明创造，但并非限制本发明创造的保护范围。任何没有脱离本发明创造实质内容的对以上叙述的等同替换、修饰改进和/或删繁从简而进行的实施，均落入本发明创造的保护范围。
【权利要求】
1.降压DCDC转换器的控制电路，其特征在于，包括第一PMOS管和第二 NMOS管，所述第一 PMOS管的栅极和所述第二 NMOS管的栅极分别与逻辑控制电路连接，所述第一 PMOS管的漏极和所述第二 NMOS管的漏极相互连接形成第一节点即开关节点，所述第二 NMOS管的源极连接接地端；所述第一 PMOS管的源极连接输入电压端；所述开关节点通过电感连接输出电压端，在所述开关节点与所述电感之间或者在所述电感与所述输出电压端之间形成中间节点，所述中间节点分成二路，第一路依次连接采样电阻、第三NMOS管和接地端，第二路通过第六NMOS管连接接地端；所述第六NMOS管的栅极连接模式开关的定端，所述定端通过第四NMOS管连接接地端，所述模式开关的动端选择连接轻负载模式端和常规负载模式端，所述轻负载模式端为第五NMOS管的漏极，所述常规负载模式端为所述第五NMOS管的接地源极，所述第五NMOS管的漏极与栅极互连，所述第五NMOS管的栅极通过电流源连接输入电压端；在所述输出电压端设置反馈节点，所述反馈节点通过信号处理单元连接所述逻辑控制电路。
2.根据权利要求1所述的降压DCDC转换器的控制电路，其特征在于，所述反馈节点位于第一电阻与第二电阻的相互连接点上，所述反馈节点通过所述第一电阻连接所述输出电压端，所述反馈节点通过所述第二电阻连接接地端。
3.根据权利要求1所述的降压DCDC转换器的控制电路，其特征在于，所述第三NMOS管的漏极与栅极相互连接形成第二节点，所述第二节点连接所述第四NMOS管的栅极。
4.根据权利要求1所述的降压DCDC转换器的控制电路，其特征在于，所述第四NMOS管的漏极与所述第六NMOS管的栅极相互连接形成第三节点，所述第四NMOS管的源极接地。
5.根据权利要求1所述的降压DCDC转换器的控制电路，其特征在于，所述第三NMOS管的漏极连接所述采样电阻，所述第三NMOS管的源极接地。
6.根据权利要求1所述的降压DCDC转换器的控制电路，其特征在于，所述输出电压端通过负载电容连接接地端。
7.根据权利要求1所述的降压DCDC转换器的控制电路，其特征在于，所述输出电压端通过负载电阻连接接地端。
【文档编号】H02M3/07GK104201881SQ201410508690
【公开日】2014年12月10日 申请日期:2014年9月28日 优先权日:2014年9月28日
【发明者】陈建春 申请人:圣邦微电子（北京）股份有限公司