一种空调器及其步进电机驱动电路的制作方法
【专利摘要】本实用新型属于电机驱动【技术领域】，提供了一种空调器及其步进电机驱动电路。本实用新型通过在具有主控芯片以及一个或多个复合晶体管芯片的步进电机驱动电路中采用移位寄存模块，移位寄存模块的时钟控制端、数据输入端及锁存控制端分别连接主控芯片的时钟信号管脚、数据信号管脚及锁存信号管脚，由移位寄存模块根据主控芯片输出的时钟信号和锁存信号对主控芯片输出的数据信号进行移位寄存处理后输出多路驱动信号以使一个或多个复合晶体管芯片驱动一个或多个步进电机进行工作，减少了对主控芯片的管脚资源的占用，在同时驱动多个步进电机时可以有效地提高主控芯片的管脚资源利用率，解决了现有技术所存在的主控芯片的管脚资源利用率低的问题。
【专利说明】一种空调器及其步进电机驱动电路
【技术领域】
[0001] 本实用新型属于电机驱动【技术领域】，尤其涉及一种空调器及其步进电机驱动电 路。
【背景技术】
[0002] 目前，对于四相八拍的步进电机，普遍采用复合晶体管芯片（如ULN2003)对其实 现驱动，由一个复合晶体管芯片驱动一个步进电机。以ULN2003驱动步进电机为例，如图1 所示，IC1为ULN2003芯片，Ml为步进电机，IC1的四个输入端IN1?IN4分别对应四个输 出端0UT1?0UT4, IC1的四个输入端IN1?IN4分别连接主控芯片MCU的四个驱动信号输 出管脚C0NR1?C0NR4, IC1的四个输出端0UT1?0UT4分别连接Ml的第二控制端2、第四 控制端4、第三控制端3及第五控制端5，M1的公共端1与IC1的电源端VDD共接于直流电 源VCC，IC1的四个输入端IN1?IN4从MCU接收四路驱动信号，并通过IC1的四个输出端 0UT1?0UT4输出该四路驱动信号至M1，该四路驱动信号按照下表并结合图2所示的逻辑 控制图对Ml进行驱动控制。 控制端标号 T拍顺序 PI I Ρ2 | Ρ3 | Ρ4 | Ρ5 | Ρ6 | Ρ7 | Ρ8 1__+ + + + + + + +
[0003] 2 - - 3 ___- - -_____ 4 -- -- 一 5 1 - 1 - I -
[0004] 当Ml工作于第一拍点Ρ1时，IC1的第一通道（即ΙΝ1至0UT1的通道）导通，Ml 的第二控制端2获得驱动信号（即图2中的高电平）；当Ml工作于第二拍点P2时，IC1的 第一通道（即IN1至0UT1的通道）和第二通道（即IN2至0UT2的通道）均导通，Ml的第 二控制端2和第四控制端4均获得驱动信号；当Ml工作于第三拍点P3时，IC1的第二通道 导通，Ml的第三控制端3获得驱动信号；当Ml工作于第四拍点P4时，IC1的第二通道和第 三通道（即IN3至0UT3的通道）均导通，Ml的第三控制端3和第四控制端4均获得驱动 信号，如此循环，使Ml正常工作。
[0005] 从上述内容可知，IC1的输入与输出是 对应，即需要输出的驱动信号的路数对 应IC1的输入端与输出端的对数，而IC1的多个输入端又是一一对应地分别连接MCU的多 个驱动信号输出管脚，这样就会过多地占用MCU的管脚资源，造成主控芯片的管脚资源利 用率低的问题。特别是在需要同时驱动多个步进电机工作时（如图3所示，以驱动2个步进 电机为例），MCU需要通过八个驱动信号输出端（C0NR1?C0NR8)输出八路驱动信号至IC1 和IC2以分别驱动Ml和M2,由此可知，这样会造成主控芯片的管脚资源愈发紧缺。
[0006] 综上所述，现有技术存在主控芯片的管脚资源利用率低的问题。 实用新型内容
[0007] 本实用新型的目的在于提供一种步进电机驱动电路，旨在解决现有技术所存在的 主控芯片的管脚资源利用率低的问题。
[0008] 本实用新型是这样实现的，一种步进电机驱动电路，包括主控芯片以及一个或多 个复合晶体管芯片，所述一个或多个复合晶体管芯片的多个输出端分别一一对应地连接一 个或多个步进电机的多个控制端；
[0009] 所述步进电机驱动电路还包括移位寄存模块，所述移位寄存模块的时钟控制端、 数据输入端及锁存控制端分别连接所述主控芯片的时钟信号管脚、数据信号管脚及锁存 信号管脚，在对所述步进电机进行驱动时，所述主控芯片输出时钟信号、数据信号及锁存信 号，所述移位寄存模块根据所述时钟信号和所述锁存信号对所述数据信号进行移位寄存处 理后输出多路驱动信号，所述一个或多个复合晶体管芯片根据所述多路驱动信号驱动所述 一个或多个步进电机进行工作。
[0010] 本实用新型的另一目的还在于提供一种空调器，其具有一个或多个步进电机，且 还包括上述步进电机驱动电路。
[0011] 本实用新型通过在具有主控芯片以及一个或多个复合晶体管芯片的步进电机驱 动电路中采用移位寄存模块，移位寄存模块的时钟控制端、数据输入端及锁存控制端分别 连接主控芯片的时钟信号管脚、数据信号管脚及锁存信号管脚，由移位寄存模块根据主控 芯片输出的时钟信号和锁存信号对主控芯片输出的数据信号进行移位寄存处理后输出多 路驱动信号以使一个或多个复合晶体管芯片驱动一个或多个步进电机进行工作，减少了对 主控芯片的管脚资源的占用，在同时驱动多个步进电机时可以有效地提高主控芯片的管脚 资源利用率，解决了现有技术所存在的主控芯片的管脚资源利用率低的问题。
【专利附图】
【附图说明】
[0012] 图1是【背景技术】涉及的步进电机驱动电路的不意图；
[0013] 图2是图1所示的步进电机驱动电路的逻辑控制图；
[0014] 图3是【背景技术】涉及的另一步进电机驱动电路的不意图；
[0015] 图4是本实用新型实施例提供的步进电机驱动电路的结构示意图；
[0016] 图5是本实用新型实施例提供的步进电机驱动电路的不例电路结构图；
[0017] 图6是本实用新型另一实施例提供的步进电机驱动电路的不例电路结构图；
[0018] 图7是本实用新型实施例提供的步进电机驱动电路的不例电路结构图；
[0019] 图8是本实用新型另一实施例提供的步进电机驱动电路的不例电路结构图；
[0020] 图9是本实用新型其他实施例提供的步进电机驱动电路的不例电路结构图。
【具体实施方式】
[0021] 为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施 例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释 本实用新型，并不用于限定本实用新型。
[0022] 图4示出了本实用新型实施例提供的步进电机驱动电路的示意结构，为了便于说 明，仅示出了与本实用新型相关的部分，详述如下：
[0023] 本实用新型实施例提供的步进电机驱动电路包括主控芯片MCU以及一个或多个 复合晶体管芯片（IC1或IC1?ICn)，一个或多个复合晶体管芯片（IC1或IC1?ICn)的多 个输出端分别--对应地连接一个或多个步进电机（Ml或Ml?Μη)的多个控制端；上述的 复合晶体管芯片可以是型号为ULN2003的集成达林顿管驱动芯片。
[0024] 步进电机驱动电路还包括移位寄存模块100,移位寄存模块100的时钟控制端、数 据输入端及锁存控制端分别连接主控芯片MCU的时钟信号管脚CLK、数据信号管脚DATA及 锁存信号管脚STR，在对步进电机进行驱动时，主控芯片MCU输出时钟信号、数据信号及锁 存信号，移位寄存模块1〇〇根据该时钟信号和锁存信号对数据信号进行移位寄存处理后输 出多路驱动信号，一个或多个复合晶体管芯片（IC1或IC1?ICn)根据该多路驱动信号驱 动一个或多个步进电机（Ml或Ml?Μη)进行工作。
[0025] 其中，移位寄存模块100包括一个或多个移位寄存器，当移位寄存模块100包括多 个移位寄存器时，该多个移位寄存器以级联方式连接。
[0026] 如图5所示，移位寄存模块100只包括一个移位寄存器U1，移位寄存器U1的时钟 引脚CLOCK、数据输入引脚DATA及锁存引脚STROBE分别为移位寄存模块100的时钟控制 端、数据输入端及锁存控制端，移位寄存器U1的接地引脚GND接电源地Vss，移位寄存器U1 的并行输出使能引脚0E与电源引脚VDD共接于直流电源VCC，移位寄存器U1的第一串行输 出引脚QS和第二串行输出引脚Q'S均空接，移位寄存器U1的第一输出引脚Q1至第八输出 引脚Q8输出八路驱动信号至第一复合晶体管芯片IC1和第二复合晶体管芯片IC2以分别 驱动第一步进电机Ml和第二步进电机M2进行工作。
[0027] 在图5中，移位寄存器U1的第一输出引脚Q1至第四输出引脚Q4分别与第一复合 晶体管芯片IC1的第一输入端IN1至第四输入端IN4连接，移位寄存器U1的第五输出引脚 Q5至第八输出引脚Q8分别与第二复合晶体管芯片IC2的第一输入端IN1至第四输入端IN4 连接；第一复合晶体管芯片IC1的第一输出端0UT1、第二输出端0UT2、第三输出端0UT3及 第四输出端0UT4分别连接第一步进电机Ml的第二控制端2、第四控制端4、第三控制端3 及第五控制端5,第一复合晶体管芯片IC1的电源端VDD与第一步进电机Ml的公共端1共 接于直流电源VCC，第一复合晶体管芯片IC1的电源地端VSS接电源地Vss ;第二复合晶体 管芯片IC2的第一输出端0UT1、第二输出端0UT2、第三输出端0UT3及第四输出端0UT4分 别连接第二步进电机M2的第二控制端2、第四控制端4、第三控制端3及第五控制端5,第二 复合晶体管芯片IC2的电源端VDD与第二步进电机M2的公共端1共接于直流电源VCC，第 二复合晶体管芯片IC2的电源地端VSS接电源地Vss。
[0028] 另外，在本实用新型另一实施例中，如图6所示，移位寄存器U1的第一输出引脚Q1 至第七输出引脚Q7分别与第一复合晶体管芯片IC1的第一输入端IN1至第七输入端IN7 连接，移位寄存器U1的第八输出引脚Q8与第二复合晶体管芯片IC2的第一输入端IN1连 接；第一复合晶体管芯片IC1的第一输出端0UT1、第二输出端0UT2、第三输出端0UT3及第 四输出端0UT4分别连接第一步进电机Ml的第二控制端2、第四控制端4、第三控制端3及 第五控制端5,第一复合晶体管芯片IC1的电源端VDD与第一步进电机Ml的公共端1共接 于直流电源VCC，第一复合晶体管芯片IC1的电源地端VSS接电源地Vss，第一复合晶体管 芯片IC1的第五输出端0UT5、第六输出端0UT6及第七输出端0UT7分别连接第二步进电机 M2的第二控制端2、第四控制端4及第三控制端3,第二复合晶体管芯片IC2的第一输出端 0UT1连接第二步进电机M2的第五控制端5,第二复合晶体管芯片IC2的电源端VDD与第二 步进电机M2的公共端1共接于直流电源VCC，第二复合晶体管芯片IC2的电源地端VSS接 电源地Vss。
[0029] 在图5和图6所不的步进电机驱动电路中，移位寄存器U1具体可以是型号为 ⑶4094的移位寄存芯片。
[0030] 以下结合工作原理对图5和图6所示步进电机驱动电路作进一步说明：
[0031] 例如，移位寄存器U1是型号为⑶4094的移位寄存芯片，第一复合晶体管芯片IC1 和第二复合晶体管芯片IC2是型号为ULN2003的集成达林顿管驱动芯片。在对第一步进电 机Ml和第二步进电机M2进行驱动时，移位寄存器U1的并行输出使能引脚0E因从直流电源 VDD得电而被设置成高电平，根据移位寄存芯片CD4094的属性，移位寄存器U1在主控芯片 MCU所输出时钟信号的上升沿被触发，每触发一次就是对主控芯片MCU输出的驱动数据进 行一次移位，所以在经过8个时钟信号后即可对驱动数据完成移位；主控芯片MCU每输出一 次锁存信号至移位寄存器U1，则移位寄存器U1内部的锁存功能会开启一次，并将输出从暂 存区传输至缓存区，由于移位寄存器U1的并行输出使能引脚0E保持高电平，所以移位寄存 器U1每接收到一次锁存信号就直接输出驱动信号，从而完成一次对步进电机的驱动控制， 如此循环，根据固定频率的时钟信号对驱动数据进行移位寄存处理后输出相应的驱动信号 至第一复合晶体管芯片IC1和第二复合晶体管芯片IC2,以完成对第一步进电机Ml和第二 步进电机M2的驱动动作。因此，通过主控芯片MCU的三个管脚（时钟信号管脚CLK、数据信 号管脚DATA及锁存信号管脚STR)就能完成现有技术当中需要8个管脚才能实现的控制功 能，达到扩展主控芯片MCU的管脚资源的目的，提高了主控芯片MCU的管脚资源的利用率。
[0032] 当移位寄存模块100包括多个移位寄存器时，如图7所示，移位寄存模块100包括 m个移位寄存器（U1?Um)，m为大于1的正整数，m个移位寄存器（U1?Um)的时钟引脚 CLOCK共接所形成的共接点为移位寄存模块100的时钟控制端，m个移位寄存器（U1?Um) 的锁存引脚STROBE共接所形成的共接点为移位寄存模块100的锁存控制端，第1个移位寄 存器U1的数据输入引脚DATA为移位寄存模块100的数据输入端；从第2个移位寄存器U2 开始，按照第2个移位寄存器U2的数据输入引脚DATA连接第1个移位寄存器U1的第一串 行输出引脚QS的方式依次逐级连接至第m个移位寄存器Um ;从第1个移位寄存器U1至第 m个移位寄存器Um中，每个移位寄存器的接地引脚VSS接电源地Vss，每个移位寄存器的并 行输出使能引脚0E与电源引脚VCC共接于直流电源VDD，每个移位寄存器的第二串行输出 引脚Q'S空接，第m个移位寄存器Um的第一串行输出引脚QS空接，每个移位寄存器的第一 输出引脚Q1至第八输出引脚Q8输出八路驱动信号至两个复合晶体管芯片以驱动两个步进 电机进行工作。
[0033] 如图7所示，上述m个移位寄存器（U1?Um)中的每个移位寄存器与复合晶体管 芯片的连接关系和工作原理与图5所示的相同，因此不再赘述。另外，在本实用新型另一实 施例中，如图8所示，上述m个移位寄存器（U1?Um)中的每个移位寄存器与复合晶体管芯 片的连接关系和工作原理还可以与图6所示的相同，同样不再赘述。
[0034] 此外，在本实用新型其他实施例中，上述m个移位寄存器（U1?Um)中的每个移位 寄存器与复合晶体管芯片的连接关系还可以如图9所示，即对每个复合晶体管芯片的管脚 均得到充分利用，不出现管脚空接的情况，从而提高管脚利用率。
[0035] 在图7、图8及图9所示的步进电机驱动电路中，m个移位寄存器（U1?Um)具体 可以是型号为⑶4094的移位寄存芯片。
[0036] 基于图4至图9所示的步进电机驱动电路，本实用新型实施例还提供了一种空调 器，其具有一个或多个步进电机，且还包括上述的步进电机驱动电路。
[0037] 综上所述，本实用新型实施例通过在具有主控芯片以及一个或多个复合晶体管芯 片的步进电机驱动电路中采用移位寄存模块，移位寄存模块的时钟控制端、数据输入端及 锁存控制端分别连接主控芯片的时钟信号管脚、数据信号管脚及锁存信号管脚，由移位寄 存模块根据主控芯片输出的时钟信号和锁存信号对主控芯片输出的数据信号进行移位寄 存处理后输出多路驱动信号以使一个或多个复合晶体管芯片驱动一个或多个步进电机进 行工作，减少了对主控芯片的管脚资源的占用，在同时驱动多个步进电机时可以有效地提 高主控芯片的管脚资源利用率，解决了现有技术所存在的主控芯片的管脚资源利用率低的 问题。
[0038] 以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本 实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型 的保护范围之内。
【权利要求】
1. 一种步进电机驱动电路，包括主控芯片以及一个或多个复合晶体管芯片，所述一个 或多个复合晶体管芯片的多个输出端分别一一对应地连接一个或多个步进电机的多个控 制端；其特征在于： 所述步进电机驱动电路还包括移位寄存模块，所述移位寄存模块的时钟控制端、数据 输入端及锁存控制端分别连接所述主控芯片的时钟信号管脚、数据信号管脚及锁存信号管 脚，在对所述步进电机进行驱动时，所述主控芯片输出时钟信号、数据信号及锁存信号，所 述移位寄存模块根据所述时钟信号和所述锁存信号对所述数据信号进行移位寄存处理后 输出多路驱动信号，所述一个或多个复合晶体管芯片根据所述多路驱动信号驱动所述一个 或多个步进电机进行工作。
2. 如权利要求1所述的步进电机驱动电路，其特征在于，所述移位寄存模块包括一个 移位寄存器，所述移位寄存器的时钟引脚、数据输入引脚及锁存引脚分别为所述移位寄存 模块的时钟控制端、数据输入端及锁存控制端，所述移位寄存器的接地引脚接电源地，所述 移位寄存器的并行输出使能引脚与电源引脚共接于直流电源，所述移位寄存器的第一串行 输出引脚和第二串行输出引脚均空接，所述移位寄存器的第一输出引脚至第八输出引脚输 出八路驱动信号至第一复合晶体管芯片和第二复合晶体管芯片以分别驱动第一步进电机 和第二步进电机进行工作。
3. 如权利要求2所述的步进电机驱动电路，其特征在于，所述移位寄存器是型号为 CD4094的移位寄存芯片；所述第一复合晶体管芯片和所述第二复合晶体管芯片是型号为 ULN2003的集成达林顿管驱动芯片。
4. 如权利要求1所述的步进电机驱动电路，其特征在于，所述移位寄存模块包括m个移 位寄存器，m为大于1的正整数，所述m个移位寄存器的时钟引脚共接所形成的共接点为所 述移位寄存模块的时钟控制端，所述m个移位寄存器的锁存引脚共接所形成的共接点为所 述移位寄存模块的锁存控制端，第1个移位寄存器的数据输入引脚为所述移位寄存模块的 数据输入端；从第2个移位寄存器开始，按照所述第2个移位寄存器的数据输入引脚连接所 述第1个移位寄存器的第一串行输出引脚的方式依次逐级连接至第m个移位寄存器；从所 述第1个移位寄存器至所述第m个移位寄存器中，每个移位寄存器的接地引脚接电源地，每 个移位寄存器的并行输出使能引脚与电源引脚共接于直流电源，每个移位寄存器的第二串 行输出引脚空接，所述第m个移位寄存器的第一串行输出引脚空接，每个移位寄存器的第 一输出引脚至第八输出引脚输出八路驱动信号至两个复合晶体管芯片以驱动两个步进电 机进行工作。
5. 如权利要求4所述的步进电机驱动电路，其特征在于，所述m个移位寄存器是型号 为CD4094的移位寄存芯片；所述复合晶体管芯片是型号为ULN2003的集成达林顿管驱动芯 片。
6. -种空调器，具有一个或多个步进电机，其特征在于，所述空调器还包括如权利要求 1至5任一项所述的步进电机驱动电路。
【文档编号】H02P8/00GK203911825SQ201420217010
【公开日】2014年10月29日 申请日期:2014年4月29日 优先权日:2014年4月29日
【发明者】余圩钱 申请人:美的集团股份有限公司