偏置电路和电机驱动器的制作方法

本发明总体涉及电机，并且更具体地讲，涉及三相电机。

背景技术：

多相电机用于多种应用，包括磁盘驱动器、数字视频光盘播放器、扫描仪、打印机、绘图仪、汽车和航空业中所用的致动器，等等。通常，多相电机包括产生旋转磁场的静止部分或定子以及通过旋转磁场于其中产生扭矩的非静止部分或转子。扭矩使转子旋转，这继而又使连接到转子的轴旋转。电机由电机驱动电路驱动。

电机驱动电路被设计来满足所需的电机性能参数，这些参数可包括噪声级别规格、启动规格、最大转速规格等。噪声规格可被设定为在电机启动期间，或在电机旋转期间，或在电机停机期间，提供电流的持续性。启动或动力规格可被设定为使得电机可靠启动。转速规格可被设定为确保有足够的扭矩驱动来适应大量不同的电机。例如，服务器的所需转速高于个人计算机的所需转速。通常认为的是，较之于单相电机，三相电机能够更好地实现所需的规格；然而，三相电机的成本比单相电机更高。此外，三相电机从电机启动到电机停机或中断都提供具有正弦特征的电流，并且这些电机允许准确确定电机位置和转速。三相电机通常包括三个霍尔传感器，这是这些电机制造起来更昂贵的原因之一。霍尔传感器可被称为霍尔元件。2002年3月19日授予Hsien-Lin Chiu等人的美国专利No.6,359,406公开了三相电机，并且具体地讲公开了一种具有两个霍尔传感器或两个霍尔元件的三相电机。这项技术的缺点在于，它使用的是特殊偏置电路，这种特殊偏置电路使其设计复杂化并且增加了成本。降低三相电机成本的一项技术是将电机驱动电路制造为无传感器电机驱动电路，即，不具有传感器的电机。2002年11月19日授予Shinichi Miyazaki等人的美国专利No.6,483,279公开了一种不具有传感器的三相电机。无传感器电机驱动配置的缺点在于，如果线圈的感应电压较小，它们可能无法启动。

因此，将有利的是，拥有一种用于驱动电机的不过于复杂且能够处理小感应线圈电压的多相电机驱动电路和方法。期望的是，所述多相驱动电路和方法以成本效益好和时间效益好的方式来实施。

技术实现要素：

根据本发明的一个方面，提供了一种偏置电路，所述偏置电路包括：第一信号生成器，所述第一信号生成器具有输入和输出；第二信号生成器，所述第二信号生成器被配置为生成控制信号，所述第二信号生成器具有第一输入端子、第二输入端子和输出端子，所述第二信号生成器的所述第一输入端子连接到所述第一信号生成器的所述输出；以及偏置生成器，所述偏置生成器具有输入端子和输出端子，所述偏置生成器的所述输入端子连接到所述第二信号生成器的所述输出端子。

根据本发明的另一个方面，提供了一种电机驱动器，所述电机驱动器包括具有转子、定子和至少一个霍尔传感器的电机，所述至少一个霍尔传感器被配置为被间歇地偏置。

附图说明

通过阅读结合附图进行的以下详细描述将更好地理解本发明，在所述附图中，相同的参考标号指示相同的元件，并且其中：

图1为根据本发明的一个实施例的由驱动电路驱动的电机的图示；

图2为进一步示出了图1的驱动电路的框图；

图3为根据本发明另一个实施例的偏置电路的框图；

图4为根据本发明另一个实施例的图3的偏置电路的框图；

图5为根据本发明的一个实施例的控制电路的电路示意图；

图6为根据本发明的一个实施例的示出了间歇调节程序的流程图；

图7为根据本发明的一个实施例的示出了间歇调节占空的时间图；

图8为根据本发明的一个实施例的示出了间歇调节占空的另一时间图；并且

图9为根据本发明的一个实施例的示出了间歇调节占空的另一时间图；

图10为根据本发明的一个实施例的示出了间歇调节占空的另一时间图；

图11为根据本发明的一个实施例的示出了间歇调节占空的另一时间图；

图12为根据本发明的一个实施例的示出了间歇调节占空的另一时间图；以及

图13为根据本发明的一个实施例的示出了间歇调节占空的另一时间图。

为了图示的简单清楚，图中的元件不一定按比例，并且不同图中的相同参考标号指示相同元件。此外，为了描述的简便性，省略了公知步骤和元件的描述和细节。如本文所用，载流电极意指装置的载送通过装置的电流的元件，诸如MOS晶体管的源极或漏极或者双极型晶体管的发射极或集电极或者二极管的阴极或阳极，而控制电极意指装置的控制通过装置的电流的元件，诸如MOS晶体管的栅极或者双极型晶体管的基极。尽管装置在本文中被描述为某些n沟道或p沟道装置或者某些n型或p型掺杂区，但本领域的技术人员将理解，根据本发明实施例的互补装置也是可以的。本领域的技术人员将理解，如本文所用的词“期间”、“在…同时”和“当…时”不是意指在引发动作后即刻发生动作的确切词语，而是意指在初始动作所引发的反应与初始动作之间可能存在一些小但合理的延迟，诸如传播延迟。词“大概”、“约”或“基本上”的使用意指元件的值具有预期非常接近陈述的值或位置的参数。然而，如本领域所熟知，始终存在妨碍值或位置确切地为陈述值或位置的微小偏差。本领域公认的是，最多至约百分之十(10％)(并且对于半导体掺杂浓度，最多至百分之二十(20％))的偏差被认为是与准确描述的理想目标相差的合理偏差。

应注意的是，逻辑0电压电平(V_L)也被称为逻辑低电压或逻辑低电压电平，并且逻辑0电压的电压电平取决于电源电压和逻辑系列的类型。例如，在互补金属氧化物半导体(CMOS)逻辑系列中，逻辑0电压可能是电源电压电平的百分之三十。在五伏晶体管-晶体管逻辑(TTL)系统中，逻辑0电压电平可为约0.8伏，而对五伏CMOS系统来说，逻辑0电压电平可为约1.5伏。逻辑1电压电平(V_H)也被称为逻辑高电压电平、逻辑高电压或逻辑1电压，并且与逻辑0电压电平一样，逻辑高电压电平也可取决于电源和逻辑系列的类型。例如，在CMOS系统中，逻辑1电压可能是电源电压电平的百分之七十。在五伏TTL系统中，逻辑1电压可为约2.4伏，而对五伏CMOS系统来说，逻辑1电压可为约3.5伏。

具体实施方式

图1为根据本发明的一个实施例的三相电机10的图示，该三相电机由驱动电路12响应于来自霍尔传感器14的一个或多个信号而驱动。驱动电路12可被称为驱动器，并且霍尔传感器14可被称为霍尔元件。三相电机10包括定子16和转子18，该转子具有用第一磁极磁化的部分20以及用第二磁极磁化的部分22。举例来说，部分20为北极，部分22为南极。线圈24连接到定子16的一部分或安装在该部分上，线圈26连接到定子16的另一部分或安装在该另一部分上，并且线圈28连接到定子16的再一部分或安装在该再一部分上。驱动电路12经由电气互连件29连接到霍尔传感器14，经由电气互连件30连接到线圈24，经由电气互连件32连接到线圈26，并且通过电气互连件34连接到线圈28。线圈24可被称为U相绕组，线圈26可被称为W相绕组，并且线圈28可被称为V相绕组。电气互连件30、32和34可以是电线、导电迹线等。

图2为进一步示出了驱动电路12的框图50。应注意的是，框图50包括驱动电路12、三相电机10和霍尔传感器14的图示。驱动电路12包括FG信号掩蔽电路52、旋转状态生成电路54、脉冲宽度调制(“PWM”)检测电路56、霍尔偏置电路57、定时器58、状态控制器60、占空控制控制器62、输出占空生成电路64、驱动控制信号生成电路66和输出驱动级68。更具体地讲，FG信号掩蔽电路52可由FG信号边缘检测器70、计数器72和FG信号判定电路74组成。FG信号边缘检测器70具有用作驱动电路12的输入76的输入、连接到计数器72的输入的输出以及连接到FG信号判定电路74的输入的输出。FG信号判定电路74的输出78用作FG信号掩蔽电路52的输出。FG信号掩蔽电路52可被称为颤振消减电路或颤振消减特征结构。

旋转状态生成电路54具有输入80和82、输入/输出84，并且可被称为FG生成电路。FG信号掩蔽电路52的输出78连接到FG生成电路54的输入80。输入/输出84可被称为输入/输出节点、I/O节点、输入/输出端子、I/O端子等。旋转状态生成电路54可由连接到倍频器电路88的控制电路86组成。应注意的是，输入80和输入84连接到倍频器控制电路86，而输入/输出84连接到倍频器电路88。PWM检测电路56具有连接到状态控制器60的输入以及连接到占空控制控制器62的输入的输出，并且被配置为确定转子18的速度。应注意的是，如果占空范围较小，则转子的速度小于占空范围较大时的转子速度。

定时器58具有连接到旋转状态生成电路54的输入82并且连接到状态控制器60的输入92的输出，并且可包括定时器计数器90。此外，状态控制器60具有连接到旋转状态生成电路54的输入/输出84的输入/输出94、连接到FG信号掩蔽电路52的输出78的输入98、以及连接到占空控制控制器62的输入/输出100的输入/输出96。举例来说，占空控制控制器62由被配置为确定占空度改变量的计算装置102、求和器104和PWM转换器106组成。计算装置102具有用作输入/输出100的输入以及连接到求和器104的输入的输出。此外，求和器104具有连接到PWM输出转换器106的输入以及连接到求和器104的另一输入的输出。PWM输出转换器106的输出108用作占空控制控制器62的输出。状态控制器60被配置用于确定FG信号和PWM信号的状态或状况，并且占空控制控制器62被配置为控制输出正弦波，这有助于使电机更安静。

输出占空生成电路64具有连接到状态控制器60的输出99的输入110、连接到输出占空生成电路62的输出108的输入112、以及连接到驱动控制信号生成电路66的对应输入的多个输出114、116和118，所述信号生成电路66具有连接到输出驱动级68的对应输入的多个输出120、122和124。根据一个实施例，驱动级68包括：驱动器装置126、128和130，所述驱动器装置具有用作输出驱动级68的输入126A、128A和130A的输入；一对晶体管66A，所述晶体管具有连接到U相绕组24的端子；一对晶体管66B，所述晶体管具有连接到W相绕组26的端子；以及一对晶体管66C，所述晶体管具有连接到V相绕组28的端子。晶体管对66A由晶体管66A₁和66A₂组成，其中每个晶体管具有控制电极和一对载流电极。晶体管66A₁和66A₂的控制电极被连接以用于接收来自驱动器装置126的控制信号，晶体管66A₁的一个载流电极被连接以用于接收电位源V_DD，并且晶体管66A₁的另一个载流电极连接到晶体管66A₂的一个载流电极。晶体管66A₂的另一个载流端子被连接以用于接收电位源V_SS，如接地电位。晶体管66A₁和66A₂的共同连接的载流电极连接到U相绕组24。

晶体管对66B由晶体管66B₁和66B₂组成，其中每个晶体管具有控制电极和一对载流电极。晶体管66B₁和66B₂的控制电极被连接以用于接收来自驱动器装置128的控制信号，晶体管66B₁的一个载流电极被连接以用于接收电位源V_DD，并且晶体管66B₁的另一个载流电极连接到晶体管66B₂的一个载流电极。晶体管66B₂的另一个载流端子被连接以用于接收工作电位源V_SS，如接地电位。晶体管66B₁和66B₂的共同连接的载流电极连接到U相绕组26。

晶体管对66C由晶体管66C₁和66C₂组成，其中每个晶体管具有控制电极和一对载流电极。晶体管66C₁和66C₂的控制电极被连接以用于接收来自驱动器装置130的控制信号，晶体管66C₁的一个载流电极被连接以用于接收电位源V_DD，而晶体管66C₁的另一个载流电极连接到晶体管66C₂的一个载流电极。晶体管66C₂的另一个载流端子被连接以用于接收工作电位源V_SS，如接地电位。晶体管66C₁和66C₂的共同连接的载流电极连接到U相绕组28。

比较器136具有分别连接到霍尔传感器14的端子14A和14B的输入136A和136B，以及连接到霍尔偏置电路57的输入57A并且连接到旋转状态生成电路54的输入76的输出136C。比较器136可被称为霍尔比较器并且在输出136C处生成输出信号V_COMP。

应注意的是，根据可供选择的实施例，FG信号掩蔽电路52在驱动电路12中不存在，并且比较器136的输出136C共同连接到旋转状态生成电路54的输入76以及状态控制器60的输入98。

图3为根据本发明的一个实施例的霍尔偏置电路57的框图。图3中示出了FG信号生成器150、霍尔掩蔽信号生成器152以及霍尔偏置生成器154。FG信号生成器150具有用作霍尔偏置电路57的输入57A的输入以及连接到霍尔掩蔽信号生成器152的输入152A的输出150B。霍尔偏置生成器154具有连接到霍尔掩蔽信号生成器152的输出152C的输入154A、连接到状态控制器60的输入154B、以及用作霍尔偏置电路57的输出57B的输出。任选地，霍尔掩蔽信号生成器152具有输入152B。

图4为连接到状态控制器(如状态控制器60)的霍尔偏置电路57的框图。图4中示出了FG信号生成器150、霍尔掩蔽信号生成器152以及霍尔偏置生成器154。更具体地讲，FG信号生成器150包括FG生成器160，该FG生成器具有用作霍尔偏置电路57的输入57B的输入以及连接到FG计数器162的输入162A的输出160B。FG信号生成器150还包括乘法计数器(multiplied counter)164，该乘法计数器具有连接到FG计数器162的输出162B的输入164A。乘法计数器164的输出用作FG信号生成器150的输出150B。FG计数器162对从霍尔传感器打开或激活的时间到霍尔传感器关闭或闲置(inactive)的时间在比较器136的输出136C处生成的脉冲的数量进行计数。乘法计数器164除以来自FG计数器162的计数值。任选地，FG生成器160的输入连接到霍尔掩蔽信号生成器152的输入152B。

图5为根据本发明的一个实施例的霍尔偏置生成器154的电路示意图。图4中示出了连接到晶体管174和开关176的放大器172。放大器172具有反相输入(inverting input)、非反相输入以及输出，其中非反相输入用作霍尔偏置生成器154的输入154A。晶体管174具有连接到放大器172的输出的栅极、被连接以用于接收工作电位源V_CC的漏极、以及连接到放大器172的反相输入并且连接到开关176的导电端子176A的漏极。开关176的导电端子连接到或者作为另外一种选择用作霍尔偏置生成器154的输出57B。开关176具有连接到或者作为另外一种选择用作霍尔偏置生成器154的输入154B的控制端子。

图6为根据本发明的一个实施例的调节霍尔传感器14的偏置电压的流程图180。在工作时，发起间歇比调节程序，如椭圆182所示。在开始步骤中，监测或确定转子18的旋转速率。响应于转子18具有基本上恒定的转速，即转子18的转速不加速或减速，霍尔偏置生成器154生成具有低占空比的霍尔偏置信号。响应于转子18的转速增大或减小，霍尔偏置生成器154生成具有高占空比的霍尔偏置信号。应注意的是，可根据电机特性来确定高占空比和低占空比。例如，高占空比可为50％或更多。在电机工作稳定或基本上恒定并且速度变化小的应用中，高占空比可为40％或更多。

图7为根据本发明实施例的示出了间歇占空调节程序的应用的时间图200。图7示出了由折线206标示的比较器输出电压V_COMP、由折线202标示的霍尔偏置电压V_HB、以及由信号折线204标示的霍尔偏置电压V_HB的占空比。响应于软启动程序，图2所示的比较器136生成比较器输出信号V_COMP。响应于比较器输出信号V_COMP，霍尔偏置生成器154在图4所示的输出57B处生成霍尔偏置电压V_HB。从时间t₀到时间t₁，霍尔偏置信号V_HB的占空比增大到占空比D₂。

从时间t₁到时间t₂，转子18处于稳态旋转下，并且霍尔偏置生成器154生成间歇地打开和关闭的霍尔偏置电压V_HB，即，该霍尔偏置电压在逻辑高电压电平与逻辑低电压电平之间切换。因此，霍尔偏置电压V_HB具有占空D₂。将驱动电路12配置为生成间歇地打开和关闭的霍尔偏置信号V_HB减小了驱动电路12的功率消耗。

在时间t₂，霍尔偏置生成器154在端子57B处生成霍尔偏置电压V_HB，该霍尔偏置电压处于逻辑高电压状态V_H，从而导致霍尔传感器14打开。在该期间，霍尔偏置电压V_HB的占空减小，在时间t₃达到占空比D₁。在时间t₃，霍尔偏置生成器154生成间歇地打开和关闭的霍尔偏置电压V_HB，即，该霍尔偏置电压在逻辑高电压电平与逻辑低电压电平之间切换。将驱动电路12配置为生成间歇地打开和关闭的霍尔偏置信号V_HB减小了驱动电路12的功率消耗。

现在参见图8，其示出了根据本发明实施例的示出了间歇占空调节程序的应用的时间图220。时间图220示出了由折线230标示的比较器输出V_COMP、由折线228标示的FG输出V_FG、由折线226标示的FG计数值、由折线224标示的已调节计数值、以及由折线232标示的具有40％占空比的霍尔偏置电压V_HB40。更具体地讲，时间图220是在(例如)时间t₁与t₂之间的时间的一部分期间时间图200的一部分的扩展视图。在时间图220的时间s₀，比较器电压V_COMP和FG电压V_FG处于逻辑低电压电平下。在时间s₀与时间s₂之间，折线226的计数值，以及因此折线228的已调节计数值，逐渐增大。FG生成器160被配置为使FG电压电平V_FG在时间s₁从逻辑低电压电平过渡到逻辑高电压电平。应注意的是，FG生成器160被配置为使FG电压V_FG在时间s₀与s₂之间的时间周期或时间间隔期间从逻辑低电压电平增大到逻辑高电压电平，并且FG生成器160可被配置为使FG电压V_FG在时间s₂增大到逻辑高电压电平。

在时间s₂，比较器电压V_COMP从逻辑低电压电平过渡到逻辑高电压电平，从而使霍尔偏置电压V_HB40过渡到逻辑高电压电平。根据一个实施例，FG信号生成器150被配置为生成如折线232所示的具有40％占空的霍尔偏置电压V_HB。应注意的是，已将参考标号40附加到了霍尔偏置电压V_HB以指示霍尔偏置电压V_HB40具有40％的占空。

在时间s₃，比较器电压V_COMP从逻辑高电压电平过渡到逻辑低电压电平，从而使FG电压V_FG从逻辑高电压电平过渡到逻辑低电压电平，使计数器162重置并从零开始计数，并且使已调节计数值重置并从零开始计数。由于FG信号生成器150被配置为生成具有40％占空的霍尔偏置电压V_BH40，因此粗略估计在霍尔偏置电压V_HB40处于实现40％占空的逻辑高电压电平下的时间中一半的时间发生在从时间s₂到时间s₃，并且确定霍尔偏置电压V_HB40处于逻辑高电压电平下的时间的其余部分时间发生在从时间s₃到时间s₄。因此，霍尔偏置电压V_HB40在时间s₄从逻辑高电压电平过渡到逻辑低电压电平。

在时间图220的时间s₄，比较器电压V_COMP和FG电压V_FG处于逻辑低电压电平下。FG生成器160被配置为使FG电压电平V_FG在时间s₅从逻辑低电压电平过渡到逻辑高电压电平。应注意的是，在时间s₃与s₇之间，折线226的计数值以及折线228的已调节计数值逐渐增大，并且FG生成器160被配置为使FG电压V_FG在时间s₃与s₇之间的时间周期或时间间隔期间从逻辑低电压电平增大到逻辑高电压电平。应注意的是，FG生成器160可被配置为使FG电压V_FG在时间s₆增大到逻辑高电压电平。

在时间s₆，比较器电压V_COMP从逻辑低电压电平过渡到逻辑高电压电平，从而使霍尔偏置电压V_HB40过渡到逻辑高电压电平。根据一个实施例，FG信号生成器150被配置为生成如折线222所示的具有40％占空的霍尔偏置电压V_HB。

在时间s₇，比较器电压V_COMP从逻辑高电压电平过渡到逻辑低电压电平，从而使FG电压V_FG从逻辑高电压电平过渡到逻辑低电压电平，使计数器162重置并从零开始计数，并且使已调节计数值重置并从零开始计数。由于FG信号生成器150被配置为生成具有40％占空的霍尔偏置电压V_BH40，因此粗略估计在霍尔偏置电压V_HB40处于实现40％占空的逻辑高电压电平下的时间中一半的时间发生在从时间s₆到时间s₇，并且确定霍尔偏置电压V_HB40处于逻辑高电压电平下的时间的其余部分时间发生在从时间s₄到时间s₈。因此，霍尔偏置电压V_HB40在时间s₈从逻辑高电压电平过渡到逻辑低电压电平。

在时间图220的时间s₈，比较器电压V_COMP和FG电压V_FG处于逻辑低电压电平下。FG生成器160被配置为使FG电压电平V_FG在时间s₉从逻辑低电压电平过渡到逻辑高电压电平。应注意的是，在时间s₇与s₁₀之间，折线226的计数值以及折线228的已调节计数值逐渐增大，并且FG生成器160被配置为使FG电压V_FG在时间s₇与s₁₁之间的时间周期或时间间隔期间从逻辑低电压电平增大到逻辑高电压电平。应注意的是，FG生成器160可被配置为使FG电压V_FG在时间s₁₁增大到逻辑高电压电平。

在时间s₁₄，比较器电压V_COMP从逻辑低电压电平过渡到逻辑高电压电平，从而使霍尔偏置电压V_HB40过渡到逻辑高电压电平。根据一个实施例，FG信号生成器150被配置为生成如折线232所示的具有40％占空的霍尔偏置电压V_HB。

应注意的是，在时间s₀与s₂之间、时间s₄与s₆之间以及时间s₈与s₁₀之间的标有X的时间示出了时间间隔，在所述时间间隔内，霍尔比较器136的输出不稳定，其中端子136C处的输出电压在值上改变但不影响电路工作，因为霍尔掩蔽信号生成器152掩蔽比较器输出信号V_COMP以防改变霍尔偏置电压V_HB40。

现在参见图9，其示出了根据本发明实施例的示出了间歇占空调节程序的应用的时间图240。时间图240示出了由折线230标示的比较器输出V_COMP、由折线228标示的FG输出V_FG、由折线226标示的FG计数值、由折线224标示的已调节计数值、以及由折线242标示的具有20％占空比的霍尔偏置电压V_HB20。更具体地讲，时间图240是在(例如)时间t₁与t₂之间的时间的一部分期间时间图200的一部分的扩展视图。在时间图240的时间s₀，比较器电压V_COMP和FG电压V_FG处于逻辑低电压电平下。在时间s₀与时间s₃之间，折线226的计数值，以及因此折线228的已调节计数值，逐渐增大。FG生成器160被配置为使FG电压电平V_FG在时间s₂从逻辑低电压电平过渡到逻辑高电压电平。应注意的是，FG生成器160被配置为使FG电压V_FG在时间s₀与s₄之间的时间周期或时间间隔期间从逻辑低电压电平增大到逻辑高电压电平，并且FG生成器160可被配置为使FG电压V_FG在时间s₄增大到逻辑高电压电平。

在时间s₃，比较器电压V_COMP从逻辑低电压电平过渡到逻辑高电压电平，从而使霍尔偏置电压V_HB20在时间s₄过渡到逻辑高电压电平。根据一个实施例，FG信号生成器150被配置为生成如折线242所示的具有20％占空的霍尔偏置电压V_HB。应注意的是，已将参考标号20附加到了霍尔偏置电压V_HB以指示霍尔偏置电压V_HB20具有20％的占空。

在时间s₅，比较器电压V_COMP从逻辑高电压电平过渡到逻辑低电压电平，从而使FG电压V_FG从逻辑高电压电平过渡到逻辑低电压电平，使计数器162重置并从零开始计数，并且使已调节计数值重置并从零开始计数。由于FG信号生成器150被配置为生成具有20％占空的霍尔偏置电压V_BH20，因此粗略估计在霍尔偏置电压V_HB20处于实现20％占空的逻辑高电压电平下的时间中一半的时间发生在从时间s₄到时间s₅，并且确定霍尔偏置电压V_HB20处于逻辑高电压电平下的时间的其余部分时间发生在从时间s₅到时间s₆。因此，霍尔偏置电压V_HB20在时间s₆从逻辑高电压电平过渡到逻辑低电压电平。

在时间图220的时间s₇，比较器电压V_COMP和FG电压V_FG处于逻辑低电压电平下。FG生成器160被配置为使FG电压电平V_FG在时间s₈从逻辑低电压电平过渡到逻辑高电压电平。应注意的是，在时间s₇与s₁₀之间，折线226的计数值以及折线228的已调节计数值逐渐增大，并且FG生成器160被配置为使FG电压V_FG在时间s₇与s₁₀之间的时间周期或时间间隔期间从逻辑低电压电平增大到逻辑高电压电平。应注意的是，FG生成器160可被配置为使FG电压V_FG在时间s₈增大到逻辑高电压电平。

在时间s₁₁，比较器电压V_COMP从逻辑低电压电平过渡到逻辑高电压电平，从而使霍尔偏置电压V_HB20过渡到逻辑高电压电平。根据一个实施例，FG信号生成器150被配置为生成如折线242所示的具有20％占空的霍尔偏置电压V_HB。

在时间s₁₁，比较器电压V_COMP从逻辑高电压电平过渡到逻辑低电压电平，从而使FG电压V_FG从逻辑高电压电平过渡到逻辑低电压电平，使计数器162重置并从零开始计数，并且使已调节计数值重置并从零开始计数。由于FG信号生成器150被配置为生成具有20％占空的霍尔偏置电压V_BH20，因此粗略估计在霍尔偏置电压V_HB20处于实现20％占空的逻辑高电压电平下的时间中一半的时间发生在从时间s₁₀到时间s₁₁，并且确定霍尔偏置电压V_HB20处于逻辑高电压电平下的时间的其余部分时间发生在从时间s₁₁到时间s₁₂。因此，霍尔偏置电压V_HB20在时间s₁₂从逻辑高电压电平过渡到逻辑低电压电平。

在时间图220的时间s₁₃，比较器电压V_COMP和FG电压V_FG处于逻辑低电压电平下。FG生成器160被配置为使FG电压电平V_FG在时间s₁₄从逻辑低电压电平过渡到逻辑高电压电平。应注意的是，在时间s₁₃与s₁₅之间，折线226的计数值以及折线228的已调节计数值逐渐增大，并且FG生成器160被配置为使FG电压V_FG在时间s₁₃与s₁₅之间的时间周期或时间间隔期间从逻辑低电压电平增大到逻辑高电压电平。应注意的是，FG生成器160可被配置为使FG电压V_FG在时间s₁₆增大到逻辑高电压电平。

在时间s₁₇，比较器电压V_COMP从逻辑低电压电平过渡到逻辑高电压电平。

应注意的是，在时间s₁与s₃之间、时间s₇与s₉之间以及时间s₁₃与s₁₅之间的标有X的时间示出了时间间隔，在所述时间间隔内，霍尔比较器136的输出不稳定，其中端子136C处的输出电压在值上改变但不影响电路工作，因为霍尔掩蔽信号生成器152掩蔽比较器输出信号V_COMP以防改变霍尔偏置电压V_HB20。

根据参照图8示出和描述的实施例，在霍尔偏置电压电平_HB40从逻辑高电压电平减小到逻辑低电压电平之前存在延迟。这个延迟被指示为时间s₄与s₃之间的差或时间s₈与s₇之间的差。然而，但这不是对本发明的限制。例如，霍尔偏置电压电平V_HB40可响应于FG电压信号的下降沿，例如在如参照图10的信号折线222A所示的时间s₃或s₇，从逻辑高电压电平改变成逻辑低电压电平。类似地，参见图9，在霍尔偏置电压电平V_HB20从逻辑高电压电平减小到逻辑低电压电平之前存在延迟。这个延迟被指示为时间s₆与s₅之间的差或时间s₁₂与s₁₁之间的差。然而，但这不是对本发明的限制。例如，霍尔偏置电压电平V_HB20可响应于FG电压信号的下降沿，例如在如参照图11的信号折线242A所示的时间s₅或s₁₂，从逻辑高电压电平改变成逻辑低电压电平。

根据参照图8示出和描述的实施例，每个比较信号V_COMP具有相同的脉冲宽度。然而，但这不是对本发明的限制。例如，图12示出了一个实施例，在该实施例中，比较信号V_COMP的脉冲宽度始于时间s₂并且延长到时间s₃(如图8所示)，但始于时间s₆的脉冲V_COMP的脉冲宽度可具有与始于时间s₂的脉冲的宽度不同(例如，更长)的脉冲宽度。根据这个实施例，霍尔偏置电压V_HB40包括在时间s₆过渡到逻辑高电压电平的脉冲(类似于图8中的对应脉冲)，但这个脉冲的脉冲宽度被延长使得该霍尔偏置电压在时间s₉从逻辑高电压电平过渡到逻辑低电压电平。应注意的是，FG电压V_FG的脉冲宽度被延长使得该FG电压在时间s₉从逻辑高电压电平过渡到逻辑低电压电平并且计数器继续计数直到s₉之后再重置为零计数。应当理解，FG计数器检测比较器136的输出具有相同极性(即，逻辑高电压电平或逻辑低电压电平)的期间。在信号V_COMP的延长时间期间，FG计数器被锁定而不检测来自比较器136的输出信号的极性。

根据参照图9示出和描述的实施例，每个比较信号V_COMP具有相同的脉冲宽度。然而，但这不是对本发明的限制。例如，图13示出了一个实施例，在该实施例中，比较信号V_COMP的脉冲宽度始于时间s₄并且延长到时间s₃(如图9所示)，但始于时间s₁₀的脉冲V_COMP的脉冲宽度可具有与始于时间s₄的脉冲的宽度不同(例如，更长)的脉冲宽度。根据这个实施例，霍尔偏置电压V_HB20包括在时间s₁₀过渡到逻辑高电压电平的脉冲(类似于图9中的对应脉冲)，但这个脉冲的脉冲宽度被延长使得该霍尔偏置电压在时间s₁₁从逻辑高电压电平过渡到逻辑低电压电平。应注意的是，FG电压V_FG的脉冲宽度被延长使得该FG电压在时间s₁从逻辑高电压电平过渡到逻辑低电压电平并且计数器继续计数直到s₁₁之后再重置为零计数。如上文所讨论，FG计数器检测比较器136的输出具有相同极性(即，逻辑高电压电平或逻辑低电压电平)的期间。在信号V_COMP的延长时间期间，FG计数器被锁定而不检测来自比较器136的输出信号的极性。

根据本发明的一个方面，提供了一种用于驱动电机的方法，该方法包括提供具有转子、定子和至少一个霍尔传感器的电机以及间歇地偏置所述至少一个霍尔传感器。

根据本发明的另一个方面，间歇地偏置所述至少一个霍尔传感器包括：生成第一信号；响应于第一信号生成计数值；响应于第一信号和第二信号生成掩蔽信号；以及使用掩蔽信号生成用于所述至少一个霍尔传感器的偏置信号。

根据本发明的另一个方面，生成第一信号包括生成FG信号，并且其中第二信号源自于状态控制器。

根据本发明的另一个方面，生成计数值包括生成初始计数信号以及调节初始计数信号以生成计数值。

根据本发明的另一个方面，间歇地偏置所述至少一个霍尔传感器包括在电机的稳态旋转期间间歇地偏置所述至少一个霍尔传感器。

根据本发明的另一个方面，所述至少一个霍尔传感器被偏置第一时间段，在所述至少一个霍尔传感器被偏置时的比较信号的占空被改变，并且霍尔传感器在改变占空之后被间歇地偏置。

根据本发明的另一个方面，改变比较信号的占空包括减小比较信号的占空。

根据本发明的另一个方面，一种用于驱动电机的方法包括将霍尔传感器的第一输出处的第一信号与霍尔传感器的第二输出处的第二信号进行比较以生成比较信号；响应于比较信号生成指示信号，其中指示信号具有第一边缘和第二边缘；以及响应于指示信号生成霍尔传感器的偏置信号，所述霍尔传感器的所述偏置信号具有第一边缘和第二边缘。

根据本发明的另一个方面，生成霍尔传感器的偏置信号包括响应于指示信号的第二边缘生成用于该霍尔传感器的偏置信号。

根据本发明的另一个方面，生成霍尔传感器的偏置信号包括生成霍尔偏置信号以使该霍尔偏置信号的第一边缘出现在指示信号的第二边缘之前并且使该霍尔偏置信号的第二边缘出现在指示信号的第二边缘之后。

根据本发明的另一个方面，生成霍尔传感器的偏置信号包括生成霍尔偏置信号以使该霍尔偏置信号的第一边缘出现在与指示信号的第二边缘基本上相同的时间。

根据本发明的另一个方面，生成用于霍尔传感器的偏置信号包括生成霍尔偏置信号以使该霍尔偏置信号的第二边缘出现在与指示信号的第二边缘基本上相同的时间。

尽管本文已公开了具体实施例，但并不意在本发明受限于所公开的实施例。本领域的技术人员将认识到，可在不脱离本发明的精神的情况下做出修改和变型。本发明意在涵盖落在随附权利要求书范围内的所有此类修改和变型。