能够降低开关噪声的缓冲器装置制造方法
【专利摘要】本实用新型公开了一种能够降低开关噪声的缓冲器装置。缓冲器装置包括第一PMOS管、第一NMOS管、第一反相器、第二PMOS管、第二反相器、第二NMOS管、第一电容、第三PMOS管和第三NMOS管。利用本实用新型提供的缓冲器装置能够降低开关噪声。
【专利说明】能够降低开关噪声的缓冲器装置
【技术领域】
[0001]本实用新型涉及缓冲器，尤其涉及到能够降低开关噪声的缓冲器装置。
【背景技术】
[0002]在驱动电路中，由于输出管的开关状态时会有噪声，干扰输出，使得输出有毛刺现象，为了降低这个开关噪声造成的影响就需要设计能够降低噪声的输出结构的缓冲器装置。
【发明内容】
[0003]本实用新型旨在解决现有技术的不足，提供一种能够降低开关噪声的缓冲器装置。
[0004]缓冲器装置，包括第一 PMOS管、第一 NMOS管、第一反相器、第二 PMOS管、第二反相器、第二 NMOS管、第一电容、第三PMOS管和第三NMOS管:
[0005]所述第一 PMOS管的栅极接输入信号IN，源极接电源，漏极接所述第一 NMOS管的漏极和所述第一反相器的输入端和所述第二反相器的输入端和所述第二 PMOS管的漏极和所述第二 NMOS管的漏极和所述第一电容的一端和所述第三PMOS管的栅极和所述第三NMOS管的栅极；
[0006]所述第一 NMOS管的栅极接输入信号IN，源极接地，漏极接所述第一 PMOS管的漏极和所述第一反相器的输入端和所述第二反相器的输入端和所述第二 PMOS管的漏极和所述第二 NMOS管的漏极和所述第一电容的一端和所述第三PMOS管的栅极和所述第三NMOS管的栅极；
[0007]所述第一反相器的输入端接所述由所述第一 PMOS管和所述第一 NMOS管组成的反相器的输出端，输出端接所述第二 PMOS管的栅极；
[0008]所述第二 PMOS管的栅极接所述第一反相器的输出端，源极接电源，漏极接由所述第一 PMOS管和所述第一 NMOS管组成的反相器的输出端和所述第三PMOS管的栅极和所述第三NMOS管的栅极和所示第一电容的一端；
[0009]所述第二反相器接所述由所述第一 PMOS管和所述第一 NMOS管组成的反相器的输出端，输出端接所述第二 NMOS管的栅极；
[0010]所述第二 NMOS管的栅极接所述第二反相器的输出端，源极接地，漏极接由所述第一 PMOS管和所述第一 NMOS管组成的反相器的输出端和所述第三PMOS管的栅极和所述第三NMOS管的栅极和所示第一电容的一端；
[0011]所述第一电容的一端接由所述第一 PMOS管和所述第一 NMOS管组成的反相器的输出端和所述第一反相器的输入端和所述第二反相器的输入端，另一端接地；
[0012]所述第三PMOS管的栅极接所述由所述第一 PMOS管和所述第一 NMOS管组成的反相器的输出端和所述第一反相器的输入端和所述第二反相器的输入端和所述第一电容的一端，源极接电源，漏极接所述第三NMOS管的漏极并作为整个缓冲器的输出；
[0013]所述第三NMOS管的栅极接所述由所述第一 PMOS管和所述第一 NMOS管组成的反相器的输出端和所述第一反相器的输入端和所述第二反相器的输入端和所述第一电容的一端，源极接地，漏极接所述第三PMOS管的漏极并作为整个缓冲器的输出。
[0014]由所述第一 PMOS管和所述第一 NMOS管组成的反相器和由所述第三PMOS管和所述第三NMOS管组成的反相器构成缓冲器的主要组成部分。
[0015]由所述第一反相器、所述第二 PMOS管、所述第二反相器、所述第二 NMOS管和所述第一电容构成降低缓冲器噪声的部分。
[0016]当输入信号IN为低电平时，所述第一 PMOS管导通，所述第一 NMOS管截止，使得所述第一反相器和所述第二反相器的输入为高电平，此时对所述第一电容充电，由于所述第一电容的电压不能突变，所以所述第三PMOS管的栅极和所述第三NMOS管的栅极电压缓慢上升，这样就不会使得输出有毛刺出现，由于所述第一反相器的输入为高电平，所述第二PMOS管导通，也有电流流出，和所述第一 PMOS管的电流进行叠加对所述第一电容充电，起到调节所述第一电容上电压上升时间的作用。
[0017]当输入信号IN为高电平时，所述第一 PMOS管截止，所述第一 NMOS管导通，使得所述第一反相器和所述第二反相器的输入为低高电平，此时对所述第一电容放电，由于所述第一电容的电压不能突变，所以所述第三PMOS管的栅极和所述第三NMOS管的栅极电压缓慢下降，这样就不会使得输出有毛刺出现，由于所述第二反相器的输入为低电平，所述第二NMOS管导通，也有电流流出到地，和所述第一 NMOS管电流进行叠加对所述第一电容放电，起到调节所述第一电容上电压下降时间的作用。
[0018]要调节所述第二 PMOS管104的充电电流可以通过调节其宽长比来达到，要调节所述第二 NMOS管106的下拉电流可以通过调节其宽长比来达到。
【专利附图】
【附图说明】
[0019]图1为本实用新型的能够降低开关噪声的缓冲器装置的电路图。
【具体实施方式】
[0020]以下结合附图对本实用新型内容进一步说明。
[0021]缓冲器装置，如图1所示，包括第一PMOS管101、第一NMOS管102、第一反相器103、第二 PMOS管104、第二反相器105、第二 NMOS管106、第一电容107、第三PMOS管108和第三NMOS 管 109:
[0022]所述第一 PMOS管101的栅极接输入信号IN，源极接电源VCC，漏极接所述第一NMOS管102的漏极和所述第一反相器103的输入端和所述第二反相器105的输入端和所述第二 PMOS管104的漏极和所述第二 NMOS管106的漏极和所述第一电容107的一端和所述第三PMOS管108的栅极和所述第三NMOS管109的栅极；
[0023]所述第一 NMOS管102的栅极接输入信号IN，源极接地，漏极接所述第一 PMOS管101的漏极和所述第一反相器103的输入端和所述第二反相器105的输入端和所述第二PMOS管104的漏极和所述第二 NMOS管106的漏极和所述第一电容107的一端和所述第三PMOS管108的栅极和所述第三NMOS管109的栅极；
[0024]所述第一反相器103的输入端接所述由所述第一 PMOS管101和所述第一 NMOS管102组成的反相器的输出端，输出端接所述第二 PMOS管104的栅极；
[0025]所述第二 PMOS管104的栅极接所述第一反相器103的输出端，源极接电源VCC，漏极接由所述第一 PMOS管101和所述第一 NMOS管102组成的反相器的输出端和所述第三PMOS管108的栅极和所述第三NMOS管109的栅极和所示第一电容107的一端；
[0026]所述第二反相器105接所述由所述第一 PMOS管101和所述第一 NMOS管102组成的反相器的输出端，输出端接所述第二 NMOS管106的栅极；
[0027]所述第二 NMOS管106的栅极接所述第二反相器105的输出端，源极接地，漏极接由所述第一 PMOS管101和所述第一 NMOS管102组成的反相器的输出端和所述第三PMOS管108的栅极和所述第三NMOS管109的栅极和所示第一电容107的一端；
[0028]所述第一电容107的一端接由所述第一 PMOS管101和所述第一 NMOS管102组成的反相器的输出端和所述第一反相器103的输入端和所述第二反相器105的输入端，另一端接地；
[0029]所述第三PMOS管108的栅极接所述由所述第一 PMOS管101和所述第一 NMOS管102组成的反相器的输出端和所述第一反相器103的输入端和所述第二反相器105的输入端和所述第一电容107的一端，源极接电源VCC，漏极接所述第三NMOS管109的漏极并作为整个缓冲器的输出；
[0030]所述第三NMOS管109的栅极接所述由所述第一 PMOS管101和所述第一 NMOS管102组成的反相器的输出端和所述第一反相器103的输入端和所述第二反相器105的输入端和所述第一电容107的一端，源极接地，漏极接所述第三PMOS管108的漏极并作为整个缓冲器的输出。
[0031]由所述第一 PMOS管101和所述第一 NMOS管102组成的反相器和由所述第三PMOS管108和所述第三NMOS管109组成的反相器构成缓冲器的主要组成部分。
[0032]由所述第一反相器103、所述第二 PMOS管104、所述第二反相器105、所述第二NMOS管106和所述第一电容107构成降低缓冲器噪声的部分。
[0033]当输入信号IN为低电平时，所述第一 PMOS管101导通，所述第一 NMOS管102截止，使得所述第一反相器103和所述第二反相器105的输入为高电平，此时对所述第一电容107充电，由于所述第一电容107的电压不能突变，所以所述第三PMOS管108的栅极和所述第三NMOS管109的栅极电压缓慢上升，这样就不会使得输出有毛刺出现，由于所述第一反相器103的输入为高电平，所述第二 PMOS管104导通，也有电流流出，和所述第一 PMOS管101的电流进行叠加对所述第一电容107充电，起到调节所述第一电容107上电压上升时间的作用。
[0034]当输入信号IN为高电平时，所述第一 PMOS管101截止，所述第一 NMOS管102导通，使得所述第一反相器103和所述第二反相器105的输入为低高电平，此时对所述第一电容107放电，由于所述第一电容107的电压不能突变，所以所述第三PMOS管108的栅极和所述第三NMOS管109的栅极电压缓慢下降，这样就不会使得输出有毛刺出现，由于所述第二反相器105的输入为低电平，所述第二 NMOS管106导通，也有电流流出到地，和所述第一NMOS管102的电流进行叠加对所述第一电容107放电，起到调节所述第一电容107上电压下降时间的作用。
【权利要求】
1.能够降低开关噪声的缓冲器装置，其特征在于包括第一 PMOS管、第一 NMOS管、第一反相器、第二 PMOS管、第二反相器、第二 NMOS管、第一电容、第三PMOS管和第三NMOS管:所述第一 PMOS管的栅极接输入信号IN，源极接电源，漏极接所述第一 NMOS管的漏极和所述第一反相器的输入端和所述第二反相器的输入端和所述第二 PMOS管的漏极和所述第二 NMOS管的漏极和所述第一电容的一端和所述第三PMOS管的栅极和所述第三NMOS管的栅极； 所述第一 NMOS管的栅极接输入信号IN，源极接地，漏极接所述第一 PMOS管的漏极和所述第一反相器的输入端和所述第二反相器的输入端和所述第二 PMOS管的漏极和所述第二 NMOS管的漏极和所述第一电容的一端和所述第三PMOS管的栅极和所述第三NMOS管的栅极； 所述第一反相器的输入端接所述由所述第一 PMOS管和所述第一 NMOS管组成的反相器的输出端，输出端接所述第二 PMOS管的栅极； 所述第二 PMOS管的栅极接所述第一反相器的输出端，源极接电源，漏极接由所述第一PMOS管和所述第一 NMOS管组成的反相器的输出端和所述第三PMOS管的栅极和所述第三NMOS管的栅极和所示第一电容的一端； 所述第二反相器接所述由所述第一 PMOS管和所述第一 NMOS管组成的反相器的输出端，输出端接所述第二 NMOS管的栅极； 所述第二 NMOS管的栅极接所述第二反相器的输出端，源极接地，漏极接由所述第一PMOS管和所述第一 NMOS管组成的反相器的输出端和所述第三PMOS管的栅极和所述第三NMOS管的栅极和所示第一电容的一端； 所述第一电容的一端接由所述第一 PMOS管和所述第一 NMOS管组成的反相器的输出端和所述第一反相器的输入端和所述第二反相器的输入端，另一端接地； 所述第三PMOS管的栅极接所述由所述第一 PMOS管和所述第一 NMOS管组成的反相器的输出端和所述第一反相器的输入端和所述第二反相器的输入端和所述第一电容的一端，源极接电源，漏极接所述第三NMOS管的漏极并作为整个缓冲器的输出； 所述第三NMOS管的栅极接所述由所述第一 PMOS管和所述第一 NMOS管组成的反相器的输出端和所述第一反相器的输入端和所述第二反相器的输入端和所述第一电容的一端，源极接地，漏极接所述第三PMOS管的漏极并作为整个缓冲器的输出。
【文档编号】H02M1/34GK204244066SQ201420724074
【公开日】2015年4月1日 申请日期:2014年11月27日 优先权日:2014年11月27日
【发明者】王文建 申请人:浙江商业职业技术学院