专利名称：一种消除电源噪声的模数转换集成电路的处理装置的制作方法
技术领域：
本实用新型涉及模拟集成电路技术领域，特别是一种消除电源噪声的模数转换集成电路的处理装置，用于将高性能模拟数字转换电路集成到有大量宽频电源噪声的芯片上时消除电源噪声干扰的处理。
背景技术：
高精度的模数转换集成电路(ADC, Analog to Digital Converter)需要处理很宽动态范围的输入信号，具有很高的精度，例如16位的ADC最大和最小信号的幅度差别高达2~16=65536，即近100dB。这要求ADC不仅本身具有这样的动态范围，还要求其对电源噪声和干扰具有对应的抑制能力。在电源管理类集成电路上，由于开关式工作模式，其产生的电源噪声为矩形波，幅度很大，达到1-2V左右，并且具有很宽的频谱，在开关频率基频f_pwm和其奇次及偶次谐波上都具有大量的能量。由于电源集成电路工作频率较高，通常在几百千赫兹到数十兆赫兹，其噪声能量都集中在高频部分，ADC和其它工作电路对其难以进行有效的抑制，造成对ADC性能指标的较大影响。应集成电路设计的需求，在将高性能的模拟数字转换电路集成到有大量宽频电源噪声的芯片上时，模数转换集成电路(ADC)上输入信号以及电源噪声信号的频谱图如图1所示。图1中，f_adc是模数转换的时钟频率。ADC待转换的信号从直流到f_3dB。f_adc往往取得高于奈奎斯特(Nyquist)频率,来利于信号前端抗混叠滤波器(anti aliasingfilter)的实现。电源噪声干扰基频为f_pwm以及它的高次谐波2f_pwm、3f_pwm、4f_pwm等。电源噪声干扰基频f_pwm通常远高于ADC时钟频率f_adc。
当ADC等电路和电源电路都集成在同一块芯片上时，它们的时钟频率通常由同一个参考时钟产生，因此是完全同步，并且时钟频率为彼此的整数倍。如图1所示，f_pwm等于N倍f_adC，N为大于I的整数。在这种情况下，ADC转换完成后，电源噪声由于采样过程中的折叠混淆效应(或简称为折叠效应)，将被映射到转换输出的数字信号频谱的直流和低频部分，与ADC待转换的低频信号(从直流到f_3dB)混杂在一起，无法再分开。如图2所示，电源噪声干扰信号(整数倍频的f_P m及其谐波)被折叠到输出数字信号频谱的直流部分，与ADC自身要处理的输入信号混杂在一起，无法分别。也就是说，电源噪声干扰信号直接进入ADC电路，无法用抗混叠滤波器消除，导致ADC不能正常工作。
实用新型内容本实用新型针对在ADC等电路与其它产生噪声的电路模块一起工作时由于这些模块产生的电源和其它噪声导致ADC不能正常工作的问题，提供一种消除电源噪声的模数转换集成电路的处理装置，该装置能够在不增加额外电路的前提下，大幅度降低电源和其它噪声对ADC转换性能的影响。本实用新型的技术方案如下:—种消除电源噪声的模数转换集成电路的处理装置，其特征在于，包括依次连接的频率产生电路、釆样电路和数字低通滤波器；所述频率产生电路分别设置模数转换集成电路的时钟频率(f—adc)和电源噪声的基频(f—pwm)，使得f—pwm=NXf—adc+ Δ f，其中，
"f" fi " t"1-f/-j y-1
^，所述N为正整数；所述采样电路包括在模数转换集成电路采样时，电 LZ
源噪声由于折叠效应折叠到模数转换集成电路待转换的从直流到信号带宽的频谱区域以外的频谱中；经折叠效应，所述电源噪声的基频在频率△ f出现，其二次谐波在频率2 △ f处出现，三次谐波在3 Af处出现，以此类推；所述数字低通滤波器滤除掉电源噪声。所述采样电路满足f_3dB〈MX Af < f_adc_f_3dB，其中，M为电源噪声的M次谐波，f_3dB为ADC输入信号的带宽。所述频率产生电路包括产生模数转换集成电路的时钟频率的振荡器。所述频率产生电路包括产生电源噪声的基频的分数倍频锁相环。所述频率产生电路包括锁定外部参考时钟的两个锁相环，以分别产生模数转换集成电路的时钟频率和电源噪声的基频。本实用新型的技术效果如下:本实用新型所述的消除电源噪声的模数转换集成电路的处理装置，设置依次连接的频率产生电路、采样电路和数字低通滤波器，频率产生电路分别设置模数转换集成电路的时钟频率f_adc和电源噪声的基频f_pwm的特定关系，使电源噪声干扰的基频与N倍的模数转换集成电路的时钟频率之间具有固定差值，影响到采样电路在模数转换集成电路采样时，虽然电源噪声仍然会 通过采样的折叠效应出现在输出的数字信号中，但是它们不再处于输出数字信号频谱的直流部分与输入信号混合，而是由于折叠效应折叠到模数转换集成电路待转换的从直流到信号带宽的频谱区域以外的频谱中，以方便通过数字低通滤波器滤除掉电源噪声，电源噪声不会处于ADC输出数字信号频谱的直流部分或者低频部分与ADC本身要处理的输入信号混杂在一起，解决了高性能模拟数字转换电路(ADC)集成到有大量宽频电源噪声的芯片上时由于电源噪声直接进入ADC电路，无法消除该电源噪声干扰的问题，保证ADC正常工作，提高了 ADC的精度。本实用新型所述装置能够在ADC电路与其它产生噪声的电路模块，如电源电路等一起工作，如集成到同一块芯片上时，滤除掉电源和其它可能的噪声，保证ADC处理信号的质量，并且在不增加额外电路的前提下，能够大幅度降低电源和其它噪声对ADC转换性能的影响。设定采样电路满足f_3dB〈MX Af < f_adc_f_3dB，其中，M为电源噪声的M次谐波，f_3dB为ADC输入信号的带宽。只要f_3dB〈MX Af < f_adc-f_3dB, f_pwm的M次谐波就不会落入ADC输入信号的带宽乙3(^之内。由此得出f_3dB/Af〈M〈(f_adc-f_3dB)/Af。大于M的谐波仍然可能落入ADC输入信号的频谱范围内，但是只要M足够大，该次谐波的能量将会足够小，对输入信号的影响也会相应更小，例如10次以及10次以上的谐波对ADC输入信号的影响会比较小。上述采样电路的设定对于实际使用中在给定输入信号带宽f_3dB的情况下，对ADC时钟频率和差值Af的选择具有指导作用。
图1是模数转换集成电路上输入信号以及电源噪声信号干扰的频谱图。图2是图1所示情况下在ADC采样后电源噪声由于折叠效应折叠的频谱图。[0017]图3是本实用新型消除电源噪声的模数转换集成电路的处理装置的结构示意图。图4是本实用新型消除电源噪声的模数转换集成电路的处理装置中的采样电路工作原理图。
具体实施方式
以下结合附图对本实用新型进行说明。本实用新型涉及一种消除电源噪声的模数转换集成电路的处理装置，其结构示意图如图3所示，包括依次连接的频率产生电路、采样电路和数字低通滤波器。其中，频率产生电路分别设置模数转换集成电路的时钟频率f_adc和电源噪声的
基频 f_pwm,使得 f_pwm=NX f_adc+ Δ f,其中,一</\f<, N 为正整数。频率产
生电路设定的ADC的时钟频率f_adc不再是电源噪声干扰频率(或者说是电源噪声的基频)f_pwm的整数分之一,而是电源噪声干扰频率f_pwm与N倍的ADC的时钟频率f_adc之间具有固定差值Λ f。该频率产生电路可以包括产生模数转换集成电路的时钟频率f_adc的振荡器，或者包括产生电源噪声的基频f_pwm的分数倍频锁相环(fractional-N PLL),或者包括锁定外部参考时钟的两个锁相环来分别产生模数转换集成电路的时钟频率f_adc和电源噪声的基频f_pwm。采样电路包括在模数转换集成电路采样时，电源噪声由于频谱折叠效应(简称折叠效应)折叠到模数转换集成电路(ADC)待转换的从直流到信号带宽f_3dB的频谱区域以外的频谱中。其中，f_3dB表示ADC输入信号带宽。当ADC转换完成后，虽然电源噪声仍然会通过采样的折叠效应出现在输出的数字信号中，但是它们不再处于直流和低频部分，与输入信号混合。折叠效应又称为频谱混叠效应，是电源噪声频率与f_adc混频，如f_pwm分别以 f_adc、2f_adc、3f_ adc....Nf_adc 为轴进行频谱折叠，2f_pwm分别以 2f_adc、4f_adc、6f_adc....2Nf_adc为轴进行频谱折叠。经折叠效应，电源噪声的基频在频率Λ f出现，其二次谐波在频率2Af处出现，三次谐波在3Af处出现，以此类推。同时由于折叠效应，它们
也会在 f_adc_ Δ f、f_adc-2 Δ f、f_adc_3 Δ f 等处出现,且幅度分别与 Δ f、2 Δ f、3 Δ f--
对应相同，如图4所示采样电路的工作原理图，显示了 ADC采样时电源噪声经折叠效应后的状态。数字低通滤波器滤除掉电源噪声(在上述Δ f、2 Δ f、3 Δ f等处以及f_adc_A f、f_adc-2 Δ f、f_adc-3 Δ f等处的数字信号)，保证ADC输入信号的质量。本实用新型所述采样电路中，优选设定采样电路满足f_3dB〈MX Af < f_adc-f_3dB，其中，M为电源噪声的M次谐波，M=l、2、3....正整数，M=I时，代表电源噪声f_pwm的基频，M=2、3….时，代表电源噪声f_pwm的高次谐波。只要满足f_3dB〈MX Δ f < f_adc-f_3dB, f_pwm的M次谐波就不会落入ADC输入信号的带宽f_3dB之内。由此得出f_3dB/Δ f<M< (f_adc-f_3dB) / Δ f 大于M的谐波仍然可能落入输入信号的频谱范围内，但是只要M足够大，该谐波的能量将会足够小，对ADC输入信号的影响也会相应更小。例如M=10，此时f_pwm的1-9次谐波不会落入ADC输入信号的带宽f_3dB之内，10次以上谐波虽然可能落入输入信号的频谱范围内，但是其对ADC输入信号的影响会比较小。上述采样电路的设定对于实际使用中在给定输入信号带宽f_3dB的情况下，对ADC时钟频率和差值Af的选择具有指导作用。本实用新型所述装置能够将高性能模拟数字转换电路集成到有大量宽频电源噪声的芯片上，例如集成电源管理芯片等应用，可以使固定频率的电源噪声在采样过程中不再被重叠到ADC待处理的输入信号中，在ADC转换完成后可以用数字低通滤波器消除，不再影响输入信号的ADC转换质量。这里以一个具体实例来说明本实用新型所述装置的技术方案和技术效果。在频率产生电路中产生模数转换集成电路的时钟频率f_adc和电源噪声的基频f_pwm,具体为:f_adc=1000kHz, N=5, Af = -1OOkHz。开关电源工作频率为f_pwm=1000 X 5-100KHz=4900kHz 设定 ADC 处理信号的带宽为 f_3dB=95kHz。在采样电路中，ADC转换完成后，电源噪声会折叠在频率100KHz，200Khz，300kHz，400kHz, 500KHz处。由于折叠效应，在600Khz，700Khz，800ΚΗζ，900ΚΗζ也会有对应的噪声出现，分别对应于电路噪声的1-9次谐波。第10次谐波频率为4900Χ 10=49000kHz是f_adc=1000KHz的整数倍(49倍)，所以将出现在频率为O的直流处，与ADC的输入信号混杂在一起。电源噪声干扰频率f_pwm第11-19次谐波将会落在1-9次谐波处，第20次谐波再次出现在频率为O的直流处。通过设定数字低通滤波器的带宽为95kHz，滤除掉落在频率IOOKHz，200Khz，300kHz，400kHz，500KHz、600Khz，700Khz，800KHz，900KHz 处的数字信号，即滤掉电源噪声的1-9次、11-19次以及21-29次等谐波。这样，混入ADC输入信号频谱的电源噪声将只有第10,20,30等次谐波，与传统整数倍频率做法相比，混入ADC输入信号的电源噪声减少了至少一个数量级。以上例子在频率产生电路中设定了 Af为f_adc的1/10，电源噪声干扰降低10倍。假如选择更小的Af，电源噪声降低的程度更多，但是ADC输入信号的最大带宽f_3dB也相应减小。这几个参数的平衡将由具体的实际应用来决定。
本实用新型涉及的消除电源噪声的模数转换集成电路的处理装置，解决了在开关式电源集成电路上加入高精度模拟到数字转换电路(ADC)由于电源干扰带来的问题，在不增加额外电路的前提下，大幅度降低电源和其它噪声对ADC转换性能的影响。
权利要求1.一种消除电源噪声的模数转换集成电路的处理装置，其特征在于，包括依次连接的频率产生电路、采样电路和数字低通滤波器；所述频率产生电路分别设置模数转换集成电路的时钟频率(f_adc)和电源噪声的基频(f_pwm),使得f_pwm=NXf_adc+Λ f，其中， "P Fi H γ*十 3 H r*.一，所述N为正整数；所述采样电路包括在模数转换集成电路采样时，电 rSO ZZ源噪声由于折叠效应折叠到模数转换集成电路待转换的从直流到信号带宽的频谱区域以外的频谱中；经折叠效应，所述电源噪声的基频在频率出现，其二次谐波在频率2Af处出现，三次谐波在3 Af处出现，以此类推；所述数字低通滤波器滤除掉电源噪声。
2.根据权利要求1所述的装置，其特征在于，所述采样电路满足f_3dB〈MXAf < f_adc-f_3dB，其中，M为电源噪声的M次谐波，f_3dB为ADC输入信号的带宽。
3.根据权利要求1所述的装置，其特征在于，所述频率产生电路包括产生模数转换集成电路的时钟频率的振荡器。
4.根据权利要求1所述的装置，其特征在于，所述频率产生电路包括产生电源噪声的基频的分数倍频锁相环。
5.根据权利要求1所述的装置，其特征在于，所述频率产生电路包括锁定外部参考时钟的两个锁相环，以分别产 生模数转换集成电路的时钟频率和电源噪声的基频。
专利摘要本实用新型涉及一种消除电源噪声的模数转换集成电路的处理装置，该装置包括依次连接的频率产生电路、采样电路和数字低通滤波器；频率产生电路分别设置模数转换集成电路的时钟频率(f_adc)和电源噪声的基频(f_pwm)，使得f_pwm=N×f_adc+△f；采样电路包括在模数转换集成电路采样时，电源噪声由于折叠效应折叠到模数转换集成电路待转换的从直流到信号带宽的频谱区域以外的频谱中；数字低通滤波器滤除掉电源噪声。该装置能够在不增加额外电路的前提下，大幅度降低电源和其它噪声对ADC转换性能的影响。
文档编号H03M1/08GK202957807SQ20122057886
公开日2013年5月29日 申请日期2012年11月5日 优先权日2012年11月5日
发明者陶海 申请人:何世珍