用于配电网络阻抗势垒抑制的自适应反馈的制作方法
【技术领域】
[0001]与本发明性概念一致的装置和方法涉及配电网络，并更具体地涉及减少由于配电网络和半导体集成电路(IC)之间的阻抗势皇(impedance barrier)引起的噪声。
【背景技术】
[0002]阻抗势皇存在于IC(诸如片上系统(SoC)晶片上的CMOS逻辑)上的任何开关负载和用于包括电压调节模块(VRM)的SoC的配电网络(PDN)之间。阻抗势皇为半导体封装电感的结果，所述半导体封装电感形成具有IC的晶片上电容的寄生并联谐振电路。当开关负载的开关电流的光谱含量接近并联谐振电路的谐振频率时，将生成过多的开关噪声，其能够影响CMOS逻辑或共享相同PDN的其他电路的操作。
[0003]传统上通过减小电感、增大电容或向谐振电路增加阻尼电阻来解决该问题。另一个传统方法增加抵消电流以减小总开关电流。然而，这些方法显著地增加了产品成本。
【附图说明】
[0004]本发明性概念的方面和特征将通过参考随附附图描述示例实施例更加明显，其中:
[0005]图1为示出由IC形成的TON和寄生谐振电路的示意性图示；
[0006]图2为示出I3DN和IC之间的阻抗势皇的图示；
[0007]图3为根据各种实施例示出TON和自适应反馈电路的示意性图示；
[0008]图4为根据各种实施例示出TON和IC之间的阻抗势皇的图示；
[0009]图5为根据各种实施例示出自适应反馈电路的实施方式的示意性图示；
[0010]图6为根据各种实施例示出具有自适应反馈电路的集成电路的方框图；
[0011]图7为根据各种实施例示出具有自适应反馈电路的SoC的方框图；
[0012]图8为根据各种实施例示出一种减少电路中的噪声的方法的流程图。
【具体实施方式】
[0013]尽管描述了某些实施例，这些实施例仅通过示例的方式呈现，并且不旨在限制保护范围。本文所描述的方法和系统可以以多种其他形式实现。此外，可在不脱离保护范围的情况下作出本文所描述的示例方法和系统形式中的各种省略、替换和改变。
[0014]概览
[0015]半导体IC上的寄生电容及其相应阻抗随工作负载变化。当更多的晶体管(例如，逻辑电路和/或其他电路中，其中开启或关闭晶体管)为非活动的(即，非切换中)时，用于在电路中供应活动的(即，切换中)晶体管的电容和可用电荷增多。IC的寄生电容是电路中的晶体管栅极的电容，其中所述晶体管栅极为非切换中的。同时，电路中的非活动晶体管的总电阻和电感减小。半导体封装电感和IC寄生电容之间的所得并联谐振将改变，从而导致TON和IC之间的阻抗势皇改变。200皮亨的半导体封装引脚电感可在TON和IC之间创建阻抗势皇。
[0016]涉及本发明性概念的一些实施例可通过添加自适应反馈回路来抑制由阻抗势皇导致的噪声，其中所述自适应反馈电路用于控制可充当去耦电容的电容两端的电压。作为结果，需要更少的电容用于实现抑制噪声的可接受TON阻抗目标。
[0017]图1为示出I3DN和由IC形成的寄生谐振电路的示意性图示100。参考图1，电压源160(例如，但不限于电压调节器模块)可将通过源电阻170以及配电网络150的开关电流140提供到第一电源线112和第二电源线114，所述第一电源线112和第二电源线114向开关电路110(例如但不限于IC的CMOS逻辑电路)供电。与第一电源线112和第二电源线114中的一个或两者上的半导体封装引脚电感130结合的IC的寄生电容120可以形成在开关电流140的开关频率处或接近开关频率或者其光谱分量处或接近其光谱分量的并联谐振电路，该谐振电路在TON和IC之间创建阻抗势皇。
[0018]图2为示出I3DN和IC之间的阻抗势皇的图示200。参考图1和图2，对于以大约50MHz的频率转换或具有大约50MHz的频率的光谱含量的开关电路110，总阻抗曲线210(即，阻抗势皇)在谐振频率217(即，大约50MHz)处达到大于20毫欧姆的峰值215。如图2中所进一步示出，谐振频率217处的总阻抗210超出用于可接受的开关电路110操作的、大约20豪欧姆的目标阻抗值220。可基于由开关电流生成的可接受的开关噪声量设置阻抗目标。本领域技术人员将理解，图2中呈现的值仅仅为示例性的。
[0019]自适应反馈
[0020]半导体封装电感对开关电路(例如，CMOS电路)中的开关电流的阻抗可有助于引起阻抗势皇。可通过感测被提供到IC或半导体封装的电压的高频率分量以及控制通过局部电容(例如，旁路电容器)两端的电压来更有效地完成IC或半导体封装电容，以便通过控制电容上的电压减小噪声变化。放大器可基于放大器的增益使IC或半导体封装电容更加有效。放大器增益可小于、大于或等于一。
[0021]图3为根据各种实施例概念地示出自适应反馈电路300的示意性图示。参考图3，自适应反馈电路300可包括第一电容元件310、受控源320和第二电容元件330以及电阻元件340。电阻元件340可为例如但不限于电阻器，并且第一电容元件310和第二电容元件330可为例如但不限于电容器。受控源320可为例如但不限于放大器。
[0022]电阻元件340和第二电容元件330可在第一电源线112和第二电源线114之间串联电连接，并且可形成滤波器350。滤波器350可被配置为高通滤波器。可以通过滤波器350滤波开关电流140的变化(该变化由开关负载的变化引起)引起的通过TON 150施加在第一电源线112和第二电源线114之间的电源电压的高频率分量，并且该分量可在第一电阻元件340上被感测为高频率交流电(AC)信号360。高频率交流电(AC)信号360可以是电压信号或电流信号，并且可以是用于受控源320的控制信号。本领域技术人员将理解，可在不脱离发明性概念的范围内使用本领域技术人员已知的其他感测电源电压的高频率分量的方法。
[0023]高频率AC控制信号360可控制受控源320的输出电压信号。第一电容元件310可具有电连接到第一电源线112的第一终端，以及连接到受控源320的输出端的第二终端。受控源320的输出端可基于高频率AC控制信号360控制第一电容元件310两端的电压。通过控制第一电容元件310两端的电压，可通过第一电容元件310将电流提供到第一电源线112，以便补偿由开关电流140中的改变引起的第一电源线112和第二电源线114之间的电源电压中的改变，从而减小由于阻抗势皇而引起噪声。
[0024]为了方便起见，贯穿本公开，第一电容元件310将被称为第一电容器310，第二电容元件330将被称为第二电容器330，电阻元件340将被称为电阻器340，并且受控源320将被称为放大器320。本领域技术人员将理解，在不脱离本发明性概念的范围的情况下，可使用具有适当电阻、电容和受控源特征的各种元件和/或设备。
[0025]图4为根据各种实施例示出TON和半导体晶片之间的阻抗势皇的图示400。参考图3和图4，对于包括自适应反馈电路300的开关电路110，总阻抗曲线410(即，阻抗势皇)不超过用于可接受的开关电路110操作的大约20毫欧姆的目标阻抗值420。可基于