基于FPGA的死区补偿方法及装置与流程

文档序号:13430181阅读:来源:国知局
基于FPGA的死区补偿方法及装置与流程

技术特征:
1.基于FPGA的死区补偿方法,包括:1)用于高压变频器;高压变频器三相变频电源中每相均串接多个功率单元形成高压电源,三相交流市电(1)经过移相变压器(9)向各功率单元提供移相后三相交流电(1n);每个功率单元主回路由移相后三相交流电(1n)、整流滤波电路(2)、IGBT全桥逆变器(3)组成;或者2)用于光伏逆变器;每相主回路由光伏电池(1m)、电容滤波电路(2m)、IGBT三相逆变器(3m)组成;其特征是:1)所述死区补偿装置包括:对应每个IGBT全桥或多桥逆变器设2-3个脉宽测量电路(4)、一片现场可编逻辑阵列FPGA(5)、一个驱动电路(6);并包括外部的主控系统(7);每个脉宽测量电路如下组成:①由运放U1、电容C1、电阻R2、R4、R3、R5、R6组成的基准电压产生电路;②由电容C2、电阻R1、R7组成的积分电路;③由比较器U2和U3组成比较电路,比较器U2和U3输出端S1、S2分别接FPGA两个输入IO口;④由晶体管Q1、Q2组成的初始化电路:两晶体管Q1、Q2基极分别接FPGA输出接口G;⑤设上述R2=R1;R4=R7;R3=R6﹤﹤(R3+R5+R6);C1﹥﹥C2…………式(A)将每个脉宽测量电路中电路电压Udc端、Ua端和低电位端DCN分别接IGBT全桥或多桥逆变器直流母线高电位端D、中端E和负端O;2)主控系统通过光纤通信传输向FPGA提供上升和下降沿零时刻t0、t02的给定矩形脉冲U7;被测实际PWM脉冲Ua的上升和下降沿零时刻为t11、t12;FPGA设的等效矩形脉冲Ux的上升和下降沿零时刻为tc1、tc2,并通过下述测量计算获得tc1、tc2;3)在给定矩形脉冲U7上升沿零时刻t0时,FPGA控制晶体管Q2断开,实际脉冲电压Ua经过R1、R7分压给C2充电;此过程是对实际脉冲电压Ua上升沿积分的过程;4)当C2两端电压高于基准电压Vref1时,比较器U2输出高电平,FPGA捕获此上升沿,并记录上升沿积分结束时间t1;同时,FPGA控制晶体管Q1闭合,将电容C2两端电压初始化为运放U1输出电压;设等效矩形脉冲UX上升沿零时刻tc1时脉冲高度为Udc,电容C2两端电压为UC2,令:根据积分电路,有:式(B)中在满足式(A)的条件下,有:获得5)在给定矩形脉冲U7下降沿零时刻t02时,FPGA控制晶体管Q1断开,电容C2经过R1、R7放电,此过程是对实际脉冲电压Ua下降沿积分的过程;6)当电容C2两端电压低于基准电压Vref2时,比较器U3输出低电平,FPGA捕获此下降沿,并记录下降沿积分结束时间t2;同时,FPGA控制晶体管Q2闭合,将电容C2两端电压初始化为0;7)在下降沿积分过程中,假设实际脉冲等效矩形脉冲UX下降沿零时刻为tc2,有:在满足式(A)的条件下,有:由此便获得最后确定出等效矩形脉冲UX宽度为:BX=tc2-tc1=t2-t18)FPGA由获得的脉冲宽度BX和给定的脉冲宽度B7,得到当前脉冲宽度误差△=BX-B7;并由FPGA对脉冲误差进行累加,累加结果作为下一次脉冲脉宽的补偿值,即下一次FPGA输出脉冲宽度等于其接收到的给定脉冲宽度加上脉宽补偿值;FPGA输出脉冲经驱动电路控制IGBT全桥或多桥逆变器。2.实现权利要求1的基于FPGA的死区补偿方法所需的死区补偿装置,包括:1)用于高压变频器;高压变频器三相变频电源中每相均串接多个功率单元形成高压电源,三相交流市电(1)经过移相变压器(9)向各功率单元提供移相后三相交流电(1n);每个功率单元主回路由移相后三相交流电(1n)、整流滤波电路(2)、IGBT全桥逆变器(3)组成;或者2)用于光伏逆变器;每相主回路由光伏电池(1m)、电容滤波电路(2m)、IGBT三相逆变器(3m)组成;其特征是:1)所述死区补偿装置,包括:对应每个IGBT全桥或多桥逆变器设2-3个脉宽测量电路(4)、一片现场可编逻辑阵列FPGA(5)、一个驱动电路(6);并包括外部的主控系统(7);每个脉宽测量电路如下组成:①由运放U1、电容C1、电阻R2、R4、R3、R5、R6组成的基准电压产生电路;②由电容C2、电阻R1、R7组成的积分电路;③由比较器U2和U3组成比较电路,比较器U2和U3输出端S1、S2分别接FPGA两个输入IO口;④由晶体管Q1、Q2组成的初始化电路:两晶体管Q1、Q2基极分别接FPGA输出接口G;⑤设上述R2=R1;R4=R7;R3=R6﹤﹤(R3+R5+R6);C1﹥﹥C2;将每个脉宽测量电路中电路电压Udc端、Ua端和低电位端DCN分别接IGBT全桥或多桥逆变器直流母线高电位端D、中端E和负端O;2)主控系统通过光纤通信传输向FPGA提供上升和下降沿零时刻t0、t02的给定矩形脉冲U7;被测实际PWM脉冲Ua的上升和下降沿零时刻为t11、t12;FPGA设的等效矩形脉冲Ux的上升和下降沿零时刻为tc1、tc2。
当前第2页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1