级联电路的制作方法

本实用新型涉及电力电子技术领域，具体涉及一种级联电路。

背景技术：

多个实现相同或相似功能的模块通过某种规律性的连接方式进行连接，可以认为是级联电路。级联电路的使用场合有很多，例如，多级联放大电路，串联电池的均衡模块，等等。以串联电池的均衡模块为例，电池在串联使用时，为了延长电池寿命，需对电池电量进行均衡。如图1所示，均衡模块U1、U2和U3对四个串联的电池1-电池4进行均衡。均衡模块U1的三个输入输出端分别连接到电池1的负端，电池1的正端(电池2的负端)，电池2的正端。均衡模块U1通过检测电池1和电池2的电压并对其进行均衡，使两者电压差在一定值以内。当电池2的电压比电池1高于一定值，则B点为均衡模块U1的输入，A点为均衡模块U1的输出，电池2中的电量通过均衡模块U1被传输到电池1中；当电池1的电压比电池2高一定值时，A点为均衡模块U1的输入，B点位均衡模块U1的输出，电池1中的电量通过均衡模块U1被传输到电池2中；同理，U3对电池3和电池4进行均衡；U2对电池1，电池2和电池3，电池4进行均衡。

为了提高均衡的电压检测精度，在均衡模块检测电池电压时，所有均衡模块都停止均衡。因此需要对所有均衡模块进行同步，使其同时均衡和停止均衡，以检测相应的电池电压。均衡模块对电池均衡一定时间，然后停止均衡，并检测电池电压，然后再进行均衡……如此循环，达到合理压差范围内。

在现有技术中，所有均衡模块需要CPU去同步均衡，比如同步该均衡的时间和停止均衡检测电池电压的时间。如图1所示，由于U1和U2共地，CPU可以直接将信号传输给U1和U2。U3和CPU不共地，CPU需将信号通过光耦传输给U3。对于多节电池串联的电池均衡系统中，如16节电池，如图2所示，则大部分均衡模块都不和CPU共地，需要多个光耦，系统连接复杂，成本高。

由此可见，现有技术的级联电路在实际应用当中，部分场合需要控制其多级的同步，而现有技术由于多级模块与控制其的CPU不共地，需要设置光耦来解决同步控制的问题，增加了电路系统连接的复杂性和产品的生产成本。

技术实现要素：

有鉴于此，本实用新型的目的在于提供一种降低同步控制的复杂度和成本的级联电路，用以解决现有技术存在的需要设置光耦等复杂器件来实现级联电路同步的技术问题。

本实用新型的技术解决方案是，提供一种以下结构的级联电路，包括多个功能模块，前级功能模块的逻辑输出端与后级功能模块的逻辑输入端连接，第一级功能模块的输入端接收控制信号；其特征在于：

所述功能模块内设置有第一控制电路与其逻辑输入端连接，设置有第二控制电路与其逻辑输出端连接，所述功能模块的逻辑输入端经逻辑控制电路与所述第二控制电路的控制端连接。

优选地，当所述第一级功能模块的逻辑输入端接收的控制信号表征第二状态时，所述的控制信号将第一级功能模块的逻辑输入端置于第二状态；当所述第一级功能模块的逻辑输入端接收的控制信号表征第一状态或无效时，所述的第一级功能模块的逻辑输入端被置为第一状态；所述逻辑控制电路根据功能模块的逻辑输入端状态和/或状态持续时间和/或功能模块内部信号，控制所述第二状态控制电路的工作状态，以确定功能模块逻辑输出端的状态，并向后级功能模块的逻辑输入端传递。

优选地，所述的功能模块为电池均衡模块，所述的电池均衡模块还包括电池状态检测部分和电池均衡部分，所述的电池状态检测部分用于检测相应电池状态，所述的电池均衡部分进行相应电池之间的均衡。

优选地，所述的第一状态控制电路为上拉电路，所述的第二状态控制电路为下拉电路，电池均衡模块的逻辑输入端经逻辑控制电路与下拉电路的控制端连接。

优选地，所述的控制信号对电池均衡模块的逻辑输入端下拉时，第一级电池均衡模块的逻辑输入端被置为低电平，此时第一级电池均衡模块进行电池状态检测，该过程中电池均衡不使能，逻辑输入端的低电平使逻辑控制电路控制下拉电路下拉，将第一级电池均衡模块的逻辑输出端下拉，并依次使后级电池均衡模块的逻辑输入端被拉低，实现同步电池状态检测。

优选地，所述的控制信号对电池均衡模块的逻辑输入端上拉或无效时，第一级电池均衡模块的逻辑输入端被上拉电路置为高电平，此时第一级电池均衡模块进行电池均衡，该过程中不进行电池状态检测，逻辑输入端的高电平使逻辑控制电路控制下拉电路不下拉，将第一级电池均衡模块的逻辑输出端置为无效，下级电池均衡模块逻辑输入端均不会被拉低并被置为高电平，当前电池均衡模块的逻辑输出端在下级电池均衡模块的逻辑输入端的作用下也被置为高电平，并依次使下级电池均衡模块的逻辑输入端被拉高，实现同步电池均衡。

优选地，当电池均衡模块的逻辑输入端被拉低时，所述的逻辑控制电路控制所述相应的下拉电路将电池均衡模块的逻辑输出端下拉，此时所述电池均衡模块进行电池状态检测，该过程中不进行电池均衡，同时逻辑控制电路对电池状态检测进行计时；预设第一时间，当电池均衡模块的逻辑输入端被置高电平，此时电池状态检测时间若未达到第一时间，则电压检测无效，也不进行电池均衡，进入空闲状态；当电池均衡模块的逻辑输入端被置高电平，此时电池状态检测时间若大于第一时间，则进行电池均衡。

优选地，当电池均衡模块进行均衡时，逻辑控制电路对均衡时间进行计时；预设第二时间，若电池均衡模块进行电池均衡的时间大于第二时间，则停止进行电池均衡，进入空闲状态；若进行电池均衡时间不到第二时间，电池均衡模块的逻辑输入端被拉低，则进入电池状态检测状态；在空闲状态时，当电池均衡模块的逻辑输入端被置为低电平，也进入电池状态检测状态。

优选地，当电池均衡模块的逻辑输入端被拉低时，所述的逻辑控制电路控制所述相应的下拉电路将电池均衡模块的逻辑输出端下拉，此时所述电池均衡模块进行电池状态检测，该过程中不进行电池均衡，同时逻辑控制电路对电池状态检测进行计时；逻辑控制电路计时到设置的电池状态检测时间后，电池状态检测结束；均衡模块进行电池均衡，同时逻辑控制电路对均衡时间进行计时，若逻辑控制电路计时未到设置的均衡时间时，电池均衡模块的逻辑输入端被置高电平，则均衡模块停止电池均衡，进入空闲状态，该空闲状态下不进行计时。

优选地，在所述电池均衡模块进行电池状态检测时，电池均衡模块的逻辑输入端被置为高电平，同时，第二控制电路不对电池均衡模块的逻辑输入端拉低，后级电池均衡模块的逻辑输入端将当前电池均衡模块的逻辑输出端置为高电平，此时停止电池状态检测，也不进行电池均衡，进入空闲状态，该空闲状态下不进行计时；在该空闲状态下，若所述电池均衡模块的逻辑输入端被拉低，则其逻辑输出端也被下拉，此时进入电池状态检测，并进行计时。

优选地，若电池均衡模块在计时到设置的均衡时间时，电池均衡模块的逻辑输入端仍为低时，则均衡模块停止均衡，也不进行电池状态检测，进入空闲状态；此时，电池均衡模块的逻辑输入端为低，逻辑控制电路对该空闲状态进行计时，当计时到设置的空闲时间时，则均衡模块进行电池状态检测。

采用本实用新型的电路结构，与现有技术相比，具有以下优点：本实用新型基于级联电路的同步控制，尤其适用于多节电池串联的电池均衡系统中，采用下拉电流的方式来传输同步信号，均衡模块有一个同步信号输入端Fi和一个同步信号输出端。当前级电池均衡模块的地电位不高于后级均衡模块的地电位，则前级均衡模块的同步信号输出端可以对后级均衡模块的同步信号输入端进行下拉，则同步信号由前级均衡模块传递给后级均衡模块。本实用新型无需设置复杂器件即可完成级联电路的同步控制，包括同步电池状态检测和同步电池均衡，降低了电路的复杂度和生产成本。

附图说明

图1为现有技术中4节电池的电池均衡模块的电路结构图；

图2为现有技术16节电池的电池均衡模块的电路结构图；

图3为本实用新型4节电池的电池均衡模块的电路结构示意图；

图4为图3中单个电池均衡模块的内部电路结构图；

图5为本实用新型一种工作模式的流程框图；

图6为本实用新型基于图5之流程框图的工作波形图；

图7为本实用新型另一种工作模式的流程框图；

图8为本实用新型基于图7之流程框图的工作波形图；

图9为本实用新型为不接CPU的一种实现方式的工作波形图；

图10为本实用新型16节电池的电池均衡模块的电路结构示意图。

具体实施方式

以下结合附图对本实用新型的优选实施例进行详细描述，但本实用新型并不仅仅限于这些实施例。本实用新型涵盖任何在本实用新型的精神和范围上做的替代、修改、等效方法以及方案。

为了使公众对本实用新型有彻底的了解，在以下本实用新型优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本实用新型。

在下列段落中参照附图以举例方式更具体地描述本实用新型。需说明的是，附图均采用较为简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。

参考图3所示，示意了本实用新型4节电池的电池均衡模块，多个电池均衡模块构成级联电路，包括串联的电池1、电池2、电池3和电池4，均衡模块U1、U2和U3对四个串联的电池1-电池4进行均衡。均衡模块U1的三个输入输出端分别连接到电池1的负端，电池1的正端(电池2的负端)以及电池2的正端。均衡模块U1通过检测电池1和电池2的电压，得到二者的压差，并对其进行均衡，使两者电压差在合理值以内。当电池2的电压比电池1高一定值，则B点为均衡模块U1的输入，A点为均衡模块U1的输出，电池2中的电量通过均衡模块U1被传输到电池1中，U1工作在降压模式；当电池1的电压比电池2高一定值时，A点为均衡模块U1的输入，B点为均衡模块U1的输出，U1工作在升压模式，电池1中的电量通过均衡模块U1被传输到电池2中；同理，U3对电池3和电池4进行均衡；U2对电池1，电池2和电池3，电池4进行均衡。U1和U3作为第一层的均衡模块，而U2作为第二层的均衡模块。

本实施例采用下拉电流的方式来传输同步信号(作为控制信号)，但采用上拉电流的方式也可以实施，现仅以下拉电流的方式举例说明，均衡模块U1的同步输入端Fi(作为逻辑输入端)接收作为同步信号的控制信号，该同步信号可以由CPU产生，也可不用CPU，而直接接入一个有下拉和不下拉的信号即可，根据需要设置下拉和不下拉的相应脉宽，或者接入下拉信号作为控制信号，在不需要时停止下拉即可。均衡模块U1的同步输出端Fo将同步信号向后级均衡模块U2的同步输入端Fi传递。本实施例中的同步信号为电流信号，对电池均衡模块的同步输入端Fi进行上拉或下拉，同步信号为无效时即指没有信号输入，在没有信号输入的情况，电池均衡模块的同步输入端被第一控制电路的上拉电路置为高电平。虽然本实施例中，以CPU输出下拉电流的控制信号对均衡模块U1的同步输入端Fi进行下拉，但是根据第一控制电路和第二控制电路的不同设计，也可以采用CPU输出上拉电流的控制信号对均衡模块U1的同步输入端Fi进行上拉，因此本实施例中较佳的实施方案并不能构成对本实用新型范围的限制，故在此予以说明，且这一说明同样适用于其他附图和实施例的情况，即在不接CPU的情况下，也可以采用上拉电流的方式。

电池均衡模块1的地电位不高于均衡模块2的地电位，电池均衡模块1的同步信号输出端Fo可以对电池均衡模块2的同步信号输入端Fi进行下拉，则同步信号由均衡模块1传递给电池均衡模块2，即由前级模块将同步信号传输给后级模块；电池均衡模块2再继续将同步信号传输给下一个地电位不高于电池均衡模块2的电池均衡模块U3。

参考图4所示，示意了本实用新型电池均衡模块的内部电路结构，包括同步输入端Fi和同步输出端Fo(作为逻辑输出端)，因本实用新型的功能模块以电池均衡模块为例，第一控制电路与其同步输入端Fi连接，第二控制电路与其同步输出端Fo连接，所述电池均衡模块的同步输入端经逻辑控制电路与所述第二控制电路的控制端连接。所述的第一控制电路为上拉电路，所述的第二控制电路为下拉电路，电池均衡模块的同步输入端Fi经逻辑控制电路与下拉电路的控制端连接。

所述的上拉电路包括电阻R1，所述电阻R1的一端接电源端Vd，所述电阻R1的另一端接同步输入端Fi。所述的下拉电路包括开关管M1，所述开关管M1的第一端接同步输出端Fo，所述开关管M1的第二端接地，所述的开关管M1的控制端G与逻辑控制电路连接。所述的开关管M1可采用N型功率开关管。当开关管M1可采用P型功率开关管，则需要对第二控制电路等电路进行改进，本领域普通技术人员能够知悉这样的变换。

在电池均衡模块中，同步输入端Fi接上拉电路，上拉电路接到均衡模块的电源端Vd；同步输出端Fo接下拉电路，下拉电路接到电池均衡模块的参考地，其中下拉电路的下拉电流大于上拉电路的上拉电流。逻辑控制电路输出信号G控制下拉电路是否对Fo进行下拉。当逻辑控制电路输出G为高电平时，M1导通，Fo为低；当逻辑控制电路输出低电平，M1关断，下拉电流为0，Fo不下拉。

本实施例中，其中的“第一状态”在图4实施例中即为高电平，“第二状态”是指低电平，“无效”是指无信号。“控制信号表征第一状态”是指通过控制信号可将同步输入端上拉，而“表征无效”是指没有上拉或下拉的情况，此时在第一控制电路的上拉电路的作用下，则同步输入端Fi会被置于高电平。例如，在M1关断期间，当前电池均衡模块的同步输出端Fo没有电流下拉信号，但由于后级电池均衡模块的同步输入端Fi有上拉电路进行上拉，则此时当前电池均衡模块的同步输出端Fo会被后级拉高。需要说明的是，图4中省略了升降压的部分，即均衡模块工作于降压模式，电压高一侧向电压低一侧传输电量；均衡模块工作于升压模式，电压低一侧向电压高一侧传输电量，其实现的基本拓扑结构可以采用常规的Buck拓扑或Boost拓扑，根据需要控制主功率开关管和续流管的通断即可，从实质意义上说，当拓扑的输入输出端调换后，就是从降压拓扑向升压拓扑转换，或者从升压拓扑向降压拓扑转换。

参考图5所示，示意了本实用新型其中一种工作模式的流程框图。所述的第一控制电路(上拉电路)输出为高电平(即第一状态)，若电池均衡模块的同步输入端Fi不接收同步信号或同步信号为无效，则同步输入端Fi处于高电平；当所述第一级功能模块的同步输入端接收的同步信号将同步输入端下拉(即表征第二状态)时，所述的同步信号将电池均衡模块的同步输入端置于低电平；所述逻辑控制电路根据电池均衡模块的同步输入端状态和/或状态持续时间和/或功能模块内部信号，控制所述第二控制电路的工作状态，以确定电池均衡模块同步输出端Fo的状态，并向后级电池均衡模块的同步输入端Fi传递。所述的“同步输入端状态”在本实施例中指的是高电平或低电平，当然也可以设置或定义其他状态作为触发条件。所述的“状态持续时间”包括保持高低电平的时间和/或电压检测的时间和/或电池均衡的时间。以本实施例为例，则采用了高低电平的状态和电池状态检测的持续时间相结合的方式，来调节和控制本工作模式下的流程。所述“功能模块内部信号”是指除同步输入端之外的其他可由功能模块内部产生的信号或者经由外部传入至功能模块的信号，由于经由外部传入至功能模块的信号最后进入了功能模块内部，故也将其纳入功能模块的内部信号，例如，逻辑电路产生的计时信号；通过检测电池状态而得到的检测信号，等等。

将图5中的流程应用于图4中的均衡模块构成的级联电路，具体如下：电池均衡模块U1接CPU进行同步，由CPU产生同步信号，并将同步信号连接到均衡模块U1的同步输入端Fi，电池均衡模块U1的同步输出端Fo连接到均衡模块U2的同步信号输入端Fi，电池均衡模块U1将该同步信号传输给均衡模块U2，U2再将该同步信号传输给U3。依次将同步信号传递给后级均衡模块。其中，后级均衡模块的地电位不低于前级均衡模块的地电位。

当CPU对U1的Fi端进行下拉，则U1的Fi端为低，并控制下拉电路中的开关管M1导通，Fo对后级的电池均衡模块U2的同步输入端Fi进行下拉，使后级模块的开关检测到Fi为低，M1导通。如此一级一级地将均衡模块的Fi端拉低，M1导通，使所有均衡模块同时停止均衡，进行电池状态检测，若电池状态检测时间大于第一时间t1后，CPU停止对Fi端进行下拉，则Fi端被上拉电路上拉到高电平，停止电池状态检测，进行均衡，同时Fi通过控制逻辑控制电路，使其输出G为低，M1关断，使下拉电流停止对后级的均衡模块的同步输入端Fi进行下拉。如此一级一级地将电池均衡模块的Fi端拉高，使M1关断，使所有均衡模块同时停止电池状态检测，进行均衡。

CPU停止对Fi端进行下拉，则Fi被上拉电路上拉到高电平，此时电池状态检测时间若小于第一时间t1，停止电池状态检测，也不进行均衡，同时Fi端通过控制逻辑控制电路，使其输出G为低，M1关断，使下拉电流停止对后级电池均衡模块的同步信号输入端Fi进行下拉。如此一级一级地将电池均衡模块的Fi端拉高，使M1关断，使所有电池均衡模块同时停止电池状态检测，不进行均衡。以上所述的“同时”并非绝对的同步，由于一级一级的信号传递，会存在一定的延迟，故在此予以说明。另外设置第一时间t1来作为电池状态检测的阈值时间，主要考虑到了干扰等因素，即保证足够的时间进行电池状态检测，否则可能会因为干扰因素造成压差的波动，错误触发电池均衡。

在Fi为高电平，且进行电池均衡时，若均衡时间到了第二时间t2，CPU还未对Fi进行下拉，则电池均衡模块进入空闲状态，即不进行电池均衡，也不进行电池状态检测。经过CPU设置的高电平时间后，CPU对Fi进行下拉，则Fi被下拉到低电平，开关管M1导通，如此一级一级地将电池均衡模块同步信号输入端Fi拉低，如此循环。设置第二时间t2的目的在于，避免发生过度持续均衡的情况，若一直未将同步输入端拉低，则可能一直进行均衡，故需要设置时间临界点。

参考图6所示，示意了基于图5之流程框图的工作波形图，主要显示了各电池均衡模块的同步输入端Fi的波形。当同步输入端Fi被拉低后，则进入电池状态检测，不进行电池均衡；当CPU停止对Fi端进行下拉，则Fi被上拉电路上拉到高电平，此时电池状态检测时间若大于第一时间t1时，此时满足压差条件，即压差超过预设的压差阈值，则进入电池均衡，同步输入端Fi被拉高；当电池均衡完成后，其均衡时间小于第二时间t2，则同步输入端Fi再度被拉低，进入电池状态检测；当均衡时间达到第二时间t2，CPU还未对Fi进行下拉，则进入空闲状态，在空闲状态不进行电池状态检测，也不进行电池均衡，在空闲状态中，同步信号输入端Fi被拉低后，则再次进入电池状态检测，若电池状态检测时间小于第一时间t1，则再次进入空闲状态。

参考图7所示，示意了本实用新型其中另一种工作模式的流程框图，在该模式下，第一级电池均衡模块无需接CPU即可工作。逻辑控制电路在电池均衡模块的同步输入端Fi为低的时候对均衡时间和电池状态检测时间进行计时，在Fi为高的时候不进行计时。系统上电后，在同步信号输入端Fi为低的时候，逻辑控制电路输出G为高，逻辑控制电路的输出端与下拉电路的控制端连接，同步输出端Fo为低，电池均衡模块进行电池状态检测，不进行电池均衡，同时逻辑控制电路进行计时。逻辑控制电路计时到内部设置的电池状态检测时间后，电池状态检测结束，电池均衡模块进行电池均衡，同时逻辑控制电路对均衡时间进行计时。

在均衡状态时，若Fi在逻辑控制电路计时到其内部设置的均衡时间之前为高，均衡模块进入空闲状态(由于该状态下不进行计时，为便于区分，该空闲状态作为本实施例中的第一空闲状态)，均衡模块停止均衡，也不进行电池状态检测，并且逻辑控制电路在Fi为高的时候输出G为低，控制M1关断，逻辑控制电路不计时；若在逻辑控制电路计时到其内部设置的均衡时间时，Fi一直为低，则均衡模块停止均衡，也不进行电池状态检测，并且逻辑控制电路输出G为低，控制M1关断。此时，由于Fi为低，逻辑控制电路对该空闲状态(由于该状态下需进行计时，为便于区分，该空闲状态作为本实施例中的第二空闲状态)进行计时，当计时到内部设置空闲时间时，则均衡模块进行电池状态检测，M1导通，如此循环。

参考图8所示，示意了基于图7之流程框图的工作波形图，主要显示了各电池均衡模块的同步输入端Fi的波形。当同步输入端Fi被拉低后，则进入电池状态检测，不进行电池均衡，同时逻辑控制电路进行计时。逻辑控制电路计时到TA(电池状态检测时间)后，电池状态检测结束，电池均衡模块进行电池均衡，此时同步输入端Fi仍然为低电平，逻辑控制电路对均衡时间进行计时，经过时间TB后，逻辑控制电路对均衡时间的计时还未计时到其内部设置的均衡时间，此时同步输入端Fi被置为高电平，电池均衡模块进入空闲状态，均衡模块停止均衡，也不进行电池状态检测。经过CPU设置的高电平时间TC后，CPU对Fi进行下拉，则Fi被下拉到低电平，M1导通，如此一级一级地将均衡模块的Fi端拉低，如此循环。

参考图9所示，示意了本实用新型不接CPU的一种实现方式的工作波形图，但是，在不接CPU的情况下，图9只是举例的一种方式，不构成对本实用新型的限制。在不接CPU的情况下，对电池均衡模块U1的同步输入端Fi进行设置，比如将U1的同步输入端Fi接地，此时通过U1产生同步信号，并依次将同步信号传递给后级电池均衡模块。其中，后级模块的地电位不低于前级模块的地电位。

具体使U1产生同步信号的方式如下：将U1的同步输入端Fi接低电平，则同步输入端Fi被拉低，逻辑控制电路控制输出G为高，下拉电路的开关管M1导通，使Fo为低，将后级的模块的Fi拉低，并一级一级传输，使所有电池均衡模块的Fi都为低，使所有电池均衡模块同时先停止均衡，进行电池状态检测，经过一定时间TD后，再进行均衡。当逻辑控制电路对均衡时间计时到内部设置的均衡时间TE时，均衡模块停止均衡，逻辑控制电路输出G为低，控制M1关断，停止对后级电池均衡模块的Fi进行下拉，使后级模块也停止均衡，后级电池均衡模块的输入端Fi被置为高电平。

由于每个模块的计时会有所不同，可能不会所有模块同时停止均衡，也就是不会同时停止下拉Fi，而是有先后顺序，有可能会出现有的模块进入了检测模式而有的模块还处于均衡模式，所以本实用新型所述的同步会存在信号传输的延迟，并非绝对的同步，但已能够解决本实用新型的技术问题，同时在此说明，技术问题的解决并非完美的。由于U1的Fi接地(也指低电平)，U1对停止均衡的时间进行计时，当计时到其内部设置的时间TF后，U1的逻辑控制电路输出G为高，控制M1导通，对后级进行下拉，并一级一级传输，使所有模块的Fi都为低。所以，除了Fi接低电平的U1外，所有模块的Fi上都会出现高低电平的信号。因此可以通过检测Fi上的信号一直为低，使U1产生同步信号，来同步所有电池均衡模块。由于U1是最底层模块，并且没接入CPU时，设置U1内部设置的均衡时间比所有模块内部设置的均衡时间都短，以实现同步。

参考图10所示，示意了本实用新型16节电池的电池均衡模块，多个电池均衡模块构成级联电路。对于一个16节电池串联的电池均衡模块，采用下拉电流方式传输同步信号，其信号同步的原理可参见4节电池的实施例，在此不作赘述。

在采用电流信号传输同步信号的电池均衡模块中，无需光耦传输电压信号，甚至CPU都可以不需要，系统连接简单，每个均衡模块只需要一个同步输入端和一个同步输出端。

在图3和图10的实施例中，二者均涉及了电池均衡模块的分多个层级的情况。在图3中，标注为T1的电池均衡模块为第一层级，标注为T2的电池均衡模块为第二层级。在图10中，标注为T1的电池均衡模块为第一层级，标注为T2的电池均衡模块为第二层级，标注为T3的电池均衡模块为第三层级。正如针对图3的描述，U1和U3仅针对一对一的电池均衡，U2则实现二对二的均衡。同理，图10以及其他可能的变形，均根据实际情况设置层次。

除此之外，虽然以上将实施例分开说明和阐述，但涉及部分共通之技术，在本领域普通技术人员看来，可以在实施例之间进行替换和整合，涉及其中一个实施例未明确记载的内容，则可参考有记载的另一个实施例。

以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。