电荷泵电路及电荷泵单元的制作方法

本发明是有关于一种电荷泵电路，特别是指一种低逆向电流的电荷泵电路。

背景技术

基于电子产品对低耗电的需求，集成电路的电力规格也被重新设计成能够在低电压的环境下操作以节省电能消耗。举例来说，先前集成电路的电力规格常为5v，现今则大多改为3.3v或甚至低于2v。虽然低电压可用来减少电能消耗，然而在某些情况下仍会需要较大的电压。举例来说，闪存的写入或清除操作就需要较大的电压来完成。较大的电压通常可利用电荷泵电路来提供。

现有技术的电荷泵电路常由不同的时钟信号控制。然而，由于时钟信号并非完美的方波，因此在时钟信号的电压变换期间，电荷泵中的开关可能会被不预期地导通或截止。在这种情况下，多余的逆向电流就可能产生，进而增加电能的耗损。

技术实现要素：

本发明的一实施例提供一种电荷泵电路。电荷泵电路包括第一电荷泵单元及第二电荷泵单元。第一电荷泵单元接收输入电压、第一时钟信号、第二时钟信号及第三时钟信号，并根据第一时钟信号、第二时钟信号及第三时钟信号抬升输入电压以输出第一抬升电压。第二电荷泵单元耦接于第一电荷泵单元。第二电荷泵单元接收第一抬升电压、第一时钟信号、第四时钟信号及第三时钟信号，并根据第一时钟信号、第四时钟信号及第三时钟信号抬升第一抬升电压以输出第二抬升电压。

第一时钟信号及第三时钟信号为非重迭的两个时钟信号。第二时钟信号的负缘领先第一时钟信号的正缘，接续在第二时钟信号的负缘之后的第二时钟信号的正缘领先接续在第一时钟信号的正缘之后的第一时钟信号的负缘。第四时钟信号的负缘领先第三时钟信号的正缘，接续在第四时钟信号的负缘之后的第四时钟信号的正缘领先接续在第三时钟信号的正缘之后的第三时钟信号的负缘。

本发明的另一实施例提供一种电荷泵电路。电荷泵电路包括电压输入端口、电压输出端口及m个电荷泵单元。

m个电荷泵单元中的第i电荷泵包括输入端、输出端、第一n型晶体管、第二n型晶体管、第三n型晶体管、第一电容、第一p型晶体管、第二p型晶体管、第二电容及第三电容。

第一n型晶体管具有耦接于第i电荷泵单元的输入端的第一端，第二端，及控制端。第二n型晶体管具有耦接于第i电荷泵单元的输入端的第一端，耦接于第i电荷泵单元的第一n型晶体管的控制端的第二端，及耦接于第i电荷泵单元的第一n型晶体管的第二端的控制端。第三n型晶体管具有耦接于第i电荷泵单元的输入端的第一端，耦接于第i电荷泵单元的第一n型晶体管的第二端的第二端，及耦接于第i电荷泵单元的第三n型晶体管的第一端的控制端。第一电容具有接收第一时钟信号的第一端，及耦接于第i电荷泵单元的第一n型晶体管的第二端的第二端。第一p型晶体管具有耦接于第i电荷泵单元的第一n型晶体管的第二端的第一端，耦接于第i电荷泵单元的输出端的第二端，控制端，及耦接于第i电荷泵单元的第一p型晶体管的第二端的基极端。第二p型晶体管具有耦接于第i电荷泵单元的第一p型晶体管的控制端的第一端，耦接于第i电荷泵单元的输出端的第二端，耦接于第i电荷泵单元的第一p型晶体管的第一端的控制端，及耦接于第i电荷泵单元的第二p型晶体管的第二端的基极端。第二电容具有接收第二时钟信号的第一端，及耦接于第i电荷泵单元的第一p型晶体管的控制端的第二端。第三电容具有接收第三时钟信号的第一端，及耦接于第i电荷泵单元的第一n型晶体管的控制端的第二端。

m个电荷泵单元中的第(i+1)电荷泵包括输入端、输出端、第一n型晶体管、第二n型晶体管、第三n型晶体管、第一电容、第一p型晶体管、第二p型晶体管、第二电容及第三电容。

第(i+1)电荷泵的输入端耦接于第i电荷泵单元的输出端。第一n型晶体管具有耦接于第(i+1)电荷泵单元的输入端的第一端，第二端，及控制端。第二n型晶体管具有耦接于第(i+1)电荷泵单元的输入端的第一端，耦接于第(i+1)电荷泵单元的第一n型晶体管的控制端的第二端，及耦接于第(i+1)电荷泵单元的第一n型晶体管的第二端的控制端。第三n型晶体管具有耦接于第(i+1)电荷泵单元的输入端的第一端，耦接于第(i+1)电荷泵单元的第一n型晶体管的第二端的第二端，及耦接于第(i+1)电荷泵单元的第三n型晶体管的第一端的控制端。第一电容具有接收第三时钟信号的第一端，及耦接于第(i+1)电荷泵单元的第一n型晶体管的第二端的第二端。第一p型晶体管具有耦接于第(i+1)电荷泵单元的第一n型晶体管的第二端的第一端，耦接于第(i+1)电荷泵单元的输出端的第二端，控制端，及耦接于第(i+1)电荷泵单元的第一p型晶体管的第二端的基极端。第二p型晶体管具有耦接于第(i+1)电荷泵单元的第一p型晶体管的控制端的第一端，耦接于第(i+1)电荷泵单元的输出端的第二端，耦接于第(i+1)电荷泵单元的第一p型晶体管的第一端的控制端，及耦接于第(i+1)电荷泵单元的第二p型晶体管的第二端的基极端。第二电容具有接收第四时钟信号的第一端，及耦接于第(i+1)电荷泵单元的第一p型晶体管的控制端的第二端。第三电容具有接收第一时钟信号的第一端，及耦接于第(i+1)电荷泵单元的第一n型晶体管的控制端的第二端。

m是为大于1的正整数，i是为小于m的正整数。第一时钟信号及第三时钟信号为非重迭的两个时钟信号。

附图说明

图1为本发明一实施例的电荷泵电路的示意图。

图2为图1的时钟信号及第一电容之端电压的波型图。

图3为本发明一实施例的时钟信号产生电路的示意图。

图4为本发明另一实施例的时钟信号产生电路的示意图。

图5为本发明另一实施例的电荷泵电路的示意图。

其中，附图标记说明如下：

10、20电荷泵电路

1001、1002、100i、100(i+1)、100m电荷泵单元

vin电压输入端口

vout电压输出端口

110a、110b基极开关

n1a、n1b第一n型晶体管

n2a、n2b第二n型晶体管

n3a、n3b第三n型晶体管

n4a、n4b第四n型晶体管

n5a、n5b第五n型晶体管

n6a、n6b第六n型晶体管

n7a、n7b第七n型晶体管

p1a、p1b第一p型晶体管

p2a、p2b第二p型晶体管

c1a、c1b第一电容

c2a、c2b第二电容

c3a、c3b第三电容

ina、inb输入端

outa、outb输出端

sigclk1第一时钟信号

sigclk2第二时钟信号

sigclk3第三时钟信号

sigclk4第四时钟信号

sigctrl控制信号

vbias偏压电压

vdd第一电压

vss第二电压

vbsta、vbstb端电压

120a、120b放电电路

130系统电压端

2vdd第三电压

3vdd第四电压

ta、tb、tc、t1至t8时段

reclk1、reclk2、reclk3、reclk4正缘

feclk1、feclk2、feclk3、feclk4负缘

12、22时钟产生电路

cg非重迭时钟产生器

clk时钟输入端

sigclk0主要时钟信号

sigclka第一中介时钟信号

sigclkb第二中介时钟信号

inv1第一逆变器

inv2第二逆变器

inv3第三逆变器

inv4第四逆变器

de1第一延迟组件

de2第二延迟组件

具体实施方式

图1为本发明一实施例之电荷泵电路10的示意图。电荷泵电路10包括电压输入端口vin、电压输出端口vout、第一电荷泵单元1001及第二电荷泵单元1002。第一电荷泵单元1001及第二电荷泵单元1002可具有相同的结构但可接收相异的信号。

第一电荷泵单元1001包括输入端ina、输出端outa、第一n型晶体管n1a、第二n型晶体管n2a、第三n型晶体管n3a、第一p型晶体管p1a、第二p型晶体管p2a、第一电容c1a、第二电容c2a及第三电容c3a。

输入端ina耦接于电压输入端口vin以接收第一电压vdd作为其输入电压。第一n型晶体管n1a具有第一端、第二端及控制端，第一n型晶体管n1a的第一端耦接于输入端ina。第二n型晶体管n2a具有第一端、第二端及控制端，第二n型晶体管n2a的第一端耦接于输入端ina，第二n型晶体管n2a的第二端耦接于第一n型晶体管n1a的控制端，而第二n型晶体管n2a的控制端耦接于第一n型晶体管n1a的第二端。

第三n型晶体管n3a具有第一端、第二端及控制端，第三n型晶体管n3a的第一端耦接于输入端ina，第三n型晶体管n3a的第二端耦接于第一n型晶体管n1a的第二端，而第三n型晶体管n3a的控制端耦接于第三n型晶体管n3a的第一端。此外，第三n型晶体管n3a的基极端可耦接于，但不限于，第一n型晶体管n1a的基极端。

第一p型晶体管p1a具有第一端、第二端、控制端及基极端，第一p型晶体管p1a的第一端耦接于第一n型晶体管n1a的第二端，第一p型晶体管p1a的第二端耦接于输出端outa，而第一p型晶体管p1a的基极端耦接于第一p型晶体管p1a的第二端。

第二p型晶体管p2a具有第一端、第二端、控制端及基极端，第二p型晶体管p2a的第一端耦接于第一p型晶体管p1a的控制端，第二p型晶体管p2a的第二端耦接于输出端outa，第二p型晶体管p2a的控制端耦接于第一p型晶体管p1a的第一端，而第二p型晶体管p2a的基极端耦接于第二p型晶体管p2a的第二端。

第一电容c1a具有第一端及第二端，第一电容c1a的第一端可接收第一时钟信号sigclk1，而第一电容c1a的第二端耦接于第一n型晶体管n1a的第二端。第二电容c2a，具有第一端及第二端，第二电容c2a的第一端可接收第二时钟信号sigclk2，而第二电容c2a的第二端耦接于第一p型晶体管p1a的控制端。第三电容c3a具有第一端及第二端，第三电容c3a的第一端可接收第三时钟信号sigclk3，而第三电容c3a的第二端耦接于第一n型晶体管n1a的控制端。

第二电荷泵单元1002可与第一电荷泵单元1001具有相同的结构。也就是说，第二电荷泵单元1002可包括输入端inb、输出端outb、第一n型晶体管n1b、第二n型晶体管n2b、第三n型晶体管n3b、第一p型晶体管p1b、第二p型晶体管p2b、第一电容c1b、第二电容c2b及第三电容c3b。第二电荷泵单元1002的输入端inb可耦接于第一电荷泵单元1001的输出端outa。再者，第一电容c1b的第一端可接收第三时钟信号sigclk3，第二电容c2b的第一端可接收第四时钟信号sigclk4，而第三电容c3b的第一端可接收第一时钟信号sigclk1。此外，第三n型晶体管n3b的基极端可耦接于，但不限于，第一n型晶体管n1b的基极端。

图2为本发明一实施例的第一时钟信号sigclk1、第二时钟信号sigclk2、第三时钟信号sigclk3、第四时钟信号sigclk4、第一电容c1a的第二端的端电压vbsta及第一电容c1b的第二端的端电压vbstb的波型图。

在图2中，第一时钟信号sigclk1及第三时钟信号sigclk3为非重迭的两个时钟信号，也就是说，第一时钟信号sigclk1及第三时钟信号sigclk3会在不同的时点切换电位。更进一步说，当第一时钟信号sigclk1为第一电压vdd时，第三时钟信号sigclk3为较第一电压vdd低的第二电压vss，且当第三时钟信号sigclk3为第一电压vdd时，第一时钟信号sigclk1为较第一电压vdd低的第二电压vss。

再者，第二时钟信号sigclk2的负缘feclk2会领先第一时钟信号sigclk1的正缘reclk1，而接续在第二时钟信号sigclk2的负缘feclk2之后的第二时钟信号sigclk2的正缘reclk2领先接续在第一时钟信号sigclk1的正缘reclk1之后的第一时钟信号sigclk1的负缘feclk1。

并且，第四时钟信号sigclk4的负缘feclk4会领先第三时钟信号sigclk3的正缘reclk3，而接续在第四时钟信号sigclk4的负缘feclk4之后的第四时钟信号sigclk4的正缘reclk4会领先接续在第三时钟信号sigclk3的正缘

reclk3之后的第三时钟信号sigclk3的负缘feclk3。

图2所示的波型图是在电荷泵电路10已进入稳定输出抬升电压的情况下所撷取的。然而，在第一电荷泵单元1001的初始操作中，当第一时钟信号sigclk1为第二电压vss时，第三n型晶体管n3a可将第一电容c1a的第二端充电至相当于vdd-vthn的电压，其中vthn为第三n型晶体管n3a的临界电压，使得第一电荷泵单元1001能够快速进入稳定阶段并进行后续操作。

为方便理解电荷泵单元1001及1002在时段t1至t8的操作，可先观察第一电荷泵单元1001自时段ta至tc的操作。

在时段ta，第一时钟信号sigclk1为第一电压vdd，第二时钟信号

sigclk2为第二电压vss，而第三时钟信号sigclk3为第二电压vss。由于第一电容c1a的第二端在第一时钟信号sigclk1为第二电压vss时，就已经被充电至第一电压vdd，因此当第一时钟信号sigclk1变为第一电压vdd时，第一电容c1a的第二端电压将被提升至第三电压2vdd。因此，第二n型晶体管n2a将被导通，而第三电容c3a的第二端会在时段ta中，经由第二n型晶体管n2a被充电至第一电压vdd。

第二时钟信号sigclk2在时段tb变为第一电压vdd，而第一时钟信号sigclk1在时段tc变为第二电压vss。因此在时段tb及tc中，第一p型晶体管p1a将被截止，接着第二p型晶体管p2a将被导通，而第一电荷泵单元1001可停止将内部储存的电荷分享给第二电荷泵单元1002。

在时段t1，第三时钟信号sigclk3变为第一电压vdd，第一时钟信号sigclk1为第二电压vss，而第二时钟信号sigclk2为第一电压vdd。由于在先前第三时钟信号sigclk3仍为第二电压vss时，第三电容c3a的第二端已被充电至第一电压vdd，因此当第三时钟信号sigclk3自第二电压vss变为第一电压vdd时，第三电容c3a的第二端将被抬升至第三电压2vdd，亦即两倍的第一电压vdd。

如此一来，第一n型晶体管n1a将被导通，而第一电容c1a的第二端也将随着第一时钟信号sigclk1变为第二电压vss而被充电至第一电压

vdd。在此情况下，第二p型晶体管p2a可被导通，而第二电容c2a的第二端可处于第三电压2vdd，使得第一p型晶体管p1a被截止。也就是说，在时段t1中，第一电荷泵单元1001会对第一电容c1a充电，且不会将储存的电荷分享给第二电荷泵单元1001。

在时段t2中，第三时钟信号sigclk3变为第二电压vss，而第一时钟信号sigclk1、第二时钟信号sigclk2及第四时钟信号sigclk4则维持前一时段t1的电位。因此，第一n型晶体管n1a会被截止。由于没有周围没有可放电的路径，因此第一电容c1a的第二端的端电压vbsta保持在第一电压vdd。

在时段t3中，第二时钟信号sigclk2变为第二电压vss，而第一时钟信号sigclk1、第三时钟信号sigclk3及第四时钟信号sigclk4则维持前一时段t2的电位。在时段t4中，第一时钟信号sigclk1变为第一电压vdd，而第二时钟信号sigclk2、第三时钟信号sigclk3及第四时钟信号sigclk4则维持前一时段t3的电位。也就是说，在端电压vbsta随着第一时钟信号sigclk1在时段t4的抬升而被抬升到第三电压2vdd之前，第一p型晶体管p1a可先在时段t3被导通。因此，第一电荷泵单元1001的输出端outa可在时段t4中，经由第一p型晶体管p1a输出第三电压2vdd。

同时，在时段t4中，第二电荷泵单元1002的第一n型晶体管n1b会随着被导通第一时钟信号sigclk1的电压抬升而被导通，因此第一电容c1b的第二端的端电压vbstb会被第一电荷泵单元1001充电至第三电压2vdd。然而，第一p型晶体管p1a的栅极所需的导通延迟时间可能会减少第一电荷泵单元1001与第二电荷泵单元1002之间的电荷传递，进而降低效率。因此第一电荷泵单元1001的第一p型晶体管p1a可在时段t4之前的时段t3先开始导通，以确保在第一时钟信号sigclk1变为第一电压vdd时，可立即对第二电荷泵单元1002的第一电容c1b进行充电。

然而，在部分实施例中，若栅极延迟的时间甚短，则第二时钟信号sigclk2也可在第一时钟信号sigclk1自第二电压vss变为第一电压vdd时，同步自第一电压vdd变为第二电压vss。

再者，当第一电容c1a的第二端的端电压vbsta为第三电压2vdd时，第二n型晶体管n2a可被导通，使得第三电容c3a的第二端的电压维持在第一电压vdd。因此，第一n型晶体管n1a可被截止，以避免逆向电流自第一电容c1a的第二端流向输入端ina。

在时段t5中，第二时钟信号sigclk2变为第一电压vdd，而第一时钟信号sigclk1、第三时钟信号sigclk3及第四时钟信号sigclk4则维持前一时段t4的电位。在时段t6中，第一时钟信号sigclk1变为第二电压vss，而第二时钟信号sigclk2、第三时钟信号sigclk3及第四时钟信号sigclk4则维持前一时段t5的电位。

也就是说，在第一时钟信号sigclk1于时段t6中降低电位，使得第一电荷泵单元1001的第一电容c1a的第二端端电压vbsta的电位也随着降低之前，第一p型晶体管p1a可在时段t5先被截止。因此，第二电荷泵单元1002的第一电容c1b的第二端不会因为第一p型晶体管p1a及第n型晶体管n1b的截止延迟，而从第一电荷泵单元1001接收到第一电压vdd，进而避免逆向电流。此外，第二p型晶体管p2a可在时段t6中被导通，使得第一p型晶体管p1a的第二端及控制端之间被电性短路，而此时第一p型晶体管p1a的操作状态将形同以二极管方式电性连接的晶体管，以避免逆向电流流经第一p型晶体管p1a。

在时段t7，第四时钟信号sigclk4变为第二电压vss，而第一时钟信号sigclk1、第二时钟信号sigclk2及第三时钟信号sigclk3则维持前一时段t6的电位。在时段t8，第三时钟信号sigclk3变为第一电压vdd，而第一时钟信号sigclk1、第二时钟信号sigclk2及第四时钟信号sigclk4则维持前一时段t7的电位。

也就是说，在端电压vbstb随着第三时钟信号sigclk3于时段t8的电压抬升而自第三电压2vdd抬升至第四电压3vdd之前，第一p型晶体管p1b可在时段t7中先导通。因此第二电荷泵单元1002的输出端outb即可在时段t8中经由第一p型晶体管p1b输出第四电压3vdd，而不会受到第一p型晶体管p1b的栅极延迟所影响。

总而言之，电荷泵电路的主要功能是在将电压输入端口所接收到的输入电压提高并经由电压输出端口输出高电压。本发明的电荷泵电路可以在较长的时段中(例如时段ta、t1、t4及t8)中进行电位提升及分享电荷的操作，同时也可在较短的时段中(例如时段tb、tc、t2、t3、t5、t6及t7)导通或截止电荷分享的路径以避免逆电流产生。

如此一来，两段式的电荷泵电路10便可以根据第一电压vdd产生第四电压3vdd。此外，透过四个时钟信号sigclk1、sigclk2、sigclk3及sigclk4，还可避免逆向电流。

根据先前所述的操作，由于第二电容c2a及第三电容c3a主要可用来控制晶体管的栅极，因此第二电容c2a及第三电容c3a虽然需要耐高压，但无须具有大的电容值。因此，在部分实施例中，第二电容c2a及第三电容c3a可为金属-氧化物-金属(metal-oxide-metal，mom)电容，以确保能够电容能够承受高压，同时也无须过大的面积。

然而，由于第一电容c1a中所储存的电荷将被分享至下一级的电荷泵单元，因此第一电容c1a的电容值应该要足够大到能够维持输出电压。在此情况下，第一电容c1a可为晶体管电容以减少所需的面积。

再者，在图1中，第一电荷泵单元1001可另包括基极开关110a及放电电路120a。基极开关110a可以确保第一n型晶体管n1a的基极端处于较低的电压，以减少基体效应(bodyeffect)及漏电流。在第一电荷泵单元1001停止输出电压时，放电电路120a可对第三电容c3a的第二端进行放电，以提升第一电荷泵单元1001的可信赖度。

相似地，第二电荷泵单元1002也可包括基极开关110b及放电电路120b。

在图1中，基极开关110a可包括第四n型晶体管n4a及第五n型晶体管n5a。第四n型晶体管n4a具有第一端、第二端、控制端及基极端，第四n型晶体管n4a的第一端耦接于第一n型晶体管n1a的第一端，第四n型晶体管n4a的第二端耦接于第一n型晶体管n1a的基极端，第四n型晶体管n4a的控制端耦接于第一n型晶体管n1a的第二端，而第四n型晶体管n4a的基极端耦接于第一n型晶体管n1a的基极端。

第五n型晶体管n5a具有第一端、第二端、控制端及基极端，第五n型晶体管n5a的第一端耦接于第一n型晶体管n1a的基极端，第五n型晶体管n5a的第二端耦接于第一n型晶体管n1a的第二端，第五n型晶体管n5a的控制端耦接于第一n型晶体管n1a的第一端，而第五n型晶体管n5a的基极端耦接于第一n型晶体管n1a的基极端。

透过基极开关110a，第一n型晶体管n1a的基极端的电压就能够被控制在不大于第一n型晶体管n1a的第一端及第二端的电压。如此一来，就能够减少第一n型晶体管n1a的基极端所产生的基体效应及漏电流。

放电电路120耦接于第一n型晶体管n1a的控制端及系统电压端130之间，以接收系统电压vss。

在图1中，放电电路120a可包括第六n型晶体管n6a及第七n型晶体管n7a。

第六n型晶体管n6a具有第一端、第二端、控制端及基极端，第六n型晶体管n6a的第一端耦接于第一n型晶体管n1a的控制端，而第六n型晶体管n6a的控制端可接收偏压电压vbias，而第六n型晶体管n6a的基极端耦接于第六n型晶体管n6a的第二端。

第七n型晶体管n7a具有第一端、第二端、控制端及基极端，第七n型晶体管n7a的第一端耦接于第六n型晶体管n6a的第二端，第七n型晶体管n7a的第二端耦接于系统电压端130，第七n型晶体管n7a的控制端可接收控制信号sigctrl，而第七n型晶体管n7a的基极端耦接于第七n型晶体管n7a的第二端。

当电荷泵单元停止产生输出电压时，偏压电压vbias及控制信号sigctrl可导通第六n型晶体管n6a及第七n型晶体管n7a。然而，第三电容c3a的第二端电压可能相对较高，例如为第三电压2vdd。此外，第二电荷泵单元1002所需要放电的电压还可能更高。因此，在部分实施例中，第六n型晶体管n6a可为n型横向扩散金氧半晶体管(laterallydiffusedmetaloxidesemiconductor，ldmos)，以承受较高的耐压。在此情况下，第七n型晶体管n7a则可为一般低耐压的金氧半晶体管，以避免增加不必要的电路面积。然而，根据系统的需求，放电电路也包括其他数量及/或其他种类的晶体管。

在部分实施例中，电荷泵电路10还可包括时钟产生电路12以产生所需的时钟信号。图3为本发明一实施例的时钟信号产生电路12的示意图。

时钟产生电路12包括时钟输入端clk、非重迭时钟产生器cg、第一逆变器inv1、第二逆变器inv2、第三逆变器inv3及第四逆变器inv4。

时钟输入端可接收主要时钟信号sigclk0。在部分实施例中，主要时钟信号sigclk0可由所应用系统中的时钟产生器产生。非重迭时钟产生器cg耦接于时钟输入端clk，并可制造第一中介时钟信号sigclka及第二中介时钟信号sigclkb。非重迭时钟产生器cg可由任何现今技术领域所习知或未知的非重迭时钟产生器来实作，并能使得第一中介时钟信号sigclka及第二中介时钟信号sigclkb为非重迭的两个时钟信号。

第一逆变器inv1具有输入端及输出端，第一逆变器inv1的输入端可接收第一中介时钟信号sigclka，而第一逆变器inv1的输出端可输出第二时钟信号sigclk2。

第二逆变器inv2具有输入端及输出端，第二逆变器inv2的输入端耦接于第一逆变器inv1的输出端，而第二逆变器inv2的输出端可输出第一时钟信号sigclk1。

第三逆变器inv3具有输入端及输出端，第三逆变器inv3的输入端可接收第二中介时钟信号sigclkb，而第三逆变器inv3的输出端可输出第四时钟信号sigclk4。

第四逆变器inv4具有输入端及输出端，第四逆变器inv4的输入端耦接于第三逆变器inv3的输出端，而第四逆变器inv4的输出端可输出第三时钟信号sigclk3。

利用时钟产生电路12，就能够产生电荷泵电路10所需的四个时钟信号sigclk1、sigclk2、sigclk3及sigclk4，以避免产生逆向电流，并可增加电荷泵电路10的效率。

图4为本发明另一实施例的时钟产生电路22的示意图。时钟产生电路22与时钟产生电路12具有相似的结构，然而时钟产生电路22还包括两个延迟组件de1及de2。

第一延迟组件de1具有输入端及输出端，第一延迟组件de1的输入端耦接于第一逆变器inv1的输出端。第二逆变器inv2具有输入端及输出端，第二逆变器inv2的输入端耦接于第一延迟组件de1的输出端，而第二逆变器inv2的输出端可输出第一时钟信号sigclk1。

第二延迟组件de2具有输入端及输出端，第二延迟组件de2的输入端耦接于第三逆变器inv3的输出端。第四逆变器inv4具有输入端及输出端，第四逆变器inv4的输入端耦接于第二延迟组件de2的输出端，而第四逆变器inv4的输出端可输出第三时钟信号sigclk3。

也就是说，第一延迟组件de1可以设置在第一逆变器inv1及第二逆变器inv2之间，以根据系统的需求使第一时钟信号sigclk1及第二时钟讯

sigclk2之间产生适当的延迟。相似地，第二延迟组件de2可以设置在第三逆变器inv3及第四逆变器inv4之间，以使第三时钟信号sigclk3及第四时钟讯sigclk4之间产生适当的延迟。

虽然电荷泵电路10包括两级的电荷泵单元1001及1002，然而在其他的实施例中，电荷泵电路也可包括更多级的电荷泵单元以产生更高的电压。

图5为本发明另一实施例之电荷泵电路20的示意图。电荷泵电路20包括m个电荷泵单元1001至100m，其中m为大于1的正整数。电荷泵电路20可自电压输入端口vin接收第一电压vdd，并产生第五电压(m+1)vdd，亦即第一电压vdd的(m+1)倍的电压。电荷泵单元1001至100m可具有相同的结构，然而，每两个相邻的电荷泵单元可接收相异组的时钟信号。

举例来说，在图5中，第i电荷泵单元100i的第一电容c1a的第一端会接收第一时钟信号sigclk1，第i电荷泵单元100i的第二电容c2a的第一端会接收第二时钟信号sigclk2，而第i电荷泵单元100i的第三电容c3a的第一端会接收第三时钟信号sigclk3，其中i为小于m的正整数。

在此情况下，第(i+1)电荷泵单元100(i+1)的第一电容c1b的第一端会接收第三时钟信号sigclk3，第(i+1)电荷泵单元100(i+1)的第二电容c2b的第一端会接收第四时钟信号sigclk4，而第(i+1)电荷泵单元100(i+1)的第三电容c3b的第一端会接收第一时钟信号sigclk1。

也就是说，连续两级电荷泵单元中的第一电容的第二端会在相异的时段充电，并在相异的时段被抬升，使得在前一级电荷泵单元中的储存的电荷能够稳定地与下一级的电荷泵单元分享。此外，电荷泵电路20可利用四个时钟信号sigclk1、sigclk2、sigclk3及sigclk4来产生高输出电压(m+1)vdd，同时也可减少逆向电流，并可增加电能效率。电荷泵单元20以可利用图3中的时钟产生电路12或图4中的时钟产生电路22来产生所需的时钟信号。

综上所述，本发明的实施例所提供的电荷泵电路可以利用四个时钟信号来产生高电压。透过精确设计过的四个时钟信号，相连两级的电荷泵单元就能够在相异的时段充电，并可在相异的时段被抬升，使得前一级电荷泵单元中的储存的电荷能够稳定地与下一级的电荷泵单元分享。透过在停止输出抬升电压之前，先将第一p型晶体管截止，就能够避免因为第一p型晶体管的栅极延迟所导致的逆向电流。此外，透过在输出抬升电压之前，先将第一p型晶体管导通，就能够避免因为第一p型晶体管的栅极延迟所导致的电能效率不彰。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。