用于输出电压过冲抑制的系统以及方法与流程

相关申请的交叉引用

本申请基于35u.s.c.§119(e)要求享有于2016年9月26日递交的、名称为“systemandmethodforoutputvoltageovershootsuppression”、序列号为62/399,649的美国临时申请的权益，该申请以全文引用的方式并入本文中。

背景技术：

采用电压调节器来维持系统内的一个或多个组件的恒定或基本恒定的电压电平，该系统例如是但不限于计算机系统(例如，移动设备(例如，智能电话、平板电脑、智能手表、活动跟踪器、数码相机、笔记本计算机、便携式媒体播放器、便携式游戏设备、便携式存储设备等)、台式计算机、服务器等)、通信系统、电力系统、控制系统、机电系统、或其任何组合。电压调节器还可以被配置为将输入电压转换成较高或较低的输出电压。例如，电压调节器可以包括但不限于升压或降压调节器(和/或转换器)，例如升压dc-dc调节器/转换器、降压dc-dc调节器/转换器(有时称为“降压调节器”或“降压转换器”)等。电压调节器必须跟上快速的负载瞬变，以避免对系统组件的延迟、数据损坏或破坏。特别地，必须抑制降压电压调节器的电压响应中的电压过冲，以防止在超过操作电压范围时可能发生的对系统组件的延迟、数据损坏或破坏。

附图说明

参考附图对具体实施方式进行描述。在说明书和附图中的不同实例中使用相同的附图标记可以指示相似或相同的项目。在下面的具体实施方式和附图中公开了本公开内容的各种实施例或示例(“示例”)。附图不一定是按比例绘制的。通常，所公开的过程的操作可以以任意顺序执行，除非在权利要求中另有规定。

图1a是示出了根据本公开内容的示例性实施例的包括用于输出电压过冲抑制的系统的电压调节器的示意图。

图1b是示出了根据本公开内容的示例性实施例的包括用于输出电压过冲抑制的系统的多相电压调节器的示意图。

图1c是示出了根据本公开内容的示例性实施例的诸如图1a或图1b所示出的电压调节器之类的电压调节器的示意图，其中，每组晶体管包括一个或多个晶体管，其可以选择性地被激活或被去激活，以调整与该组晶体管相关联的电阻值。

图1d是示出了根据本公开内容的示例性实施例的诸如图1a或图1b所示出的电压调节器之类的电压调节器的示意图。

图2a是示出了根据本公开内容的示例性实施例的包括用于输出电压过冲抑制的系统的电压调节器的示意图，其中，电阻器可以选择性地与至少一组晶体管串联放置，以调整与该组晶体管相关联的电阻值。

图2b是示出了根据本公开内容的示例性实施例的包括用于输出电压过冲抑制的系统的多相电压调节器的示意图，其中，电阻器可以选择性地与至少一组晶体管串联放置，以调整与该组晶体管相关联的电阻值。

图2c是示出了根据本公开内容的示例性实施例的诸如图2a或图2b所示出的电压调节器之类的电压调节器的示意图。

图3是示出了根据本公开内容的示例性实施例的用于电压调节器的控制器的框图，该电压调节器例如是图1a至图2c中任一附图所示出的电压调节器。

图4是示出了根据本公开内容的示例性实施例的通过电压调节器(例如，图1a至图2c中任一附图所示出的电压调节器)的低侧晶体管通道(channel)的电流路径的示意图，其中，与相应的一组低侧晶体管相关联的电阻值是可调整的，以影响低侧晶体管通道的输出电压(vout)和电流转换速率

图5是示出了根据本公开内容的示例性具体实施方式的抑制电压调节器(例如，图1a至图2c中任一附图所示出的电压调节器)的电压过冲的方法的流程图。

图6示出了根据本公开内容的示例性具体实施方式的电压调节器(例如，图1a至图2c中任一附图所示出的电压调节器)的模拟负载瞬态响应，该电压调节器包括用于输出电压过冲抑制的系统，其中，与至少一组低侧晶体管相关联的电阻值是20欧姆。

图7示出了根据本公开内容的示例性具体实施方式的电压调节器(例如，图1a至图2c中任一附图所示出的电压调节器)的模拟负载瞬态响应，该电压调节器包括用于输出电压过冲抑制的系统，其中，与至少一组低侧晶体管相关联的电阻值是1欧姆。

图8示出了根据本公开内容的示例性具体实施方式的电压调节器(例如，图1a至图2c中任一附图所示出的电压调节器)的模拟值表，该电压调节器包括用于输出电压过冲抑制的系统，该电压调节器操作具有与至少一组低侧晶体管相关联的不同电阻值。

具体实施方式

概述

采用电压调节器来维持系统内的一个或多个组件的恒定或基本恒定的电压电平，该系统例如是但不限于计算机系统(例如，移动设备(例如，智能电话、平板电脑、智能手表、活动跟踪器、数码相机、笔记本计算机、便携式媒体播放器、便携式游戏设备、便携式存储设备等)、台式计算机、服务器等)、通信系统、电力系统、控制系统、机电系统或其任何组合。例如，系统可以采用电压调节器，以便将来自系统电源的功率分配给可能具有不同电压要求的系统的不同组件。一些组件(例如，诸如应用处理器、图形处理之类的处理器等)可能需要具有高电流容量的低电源电压。可以使用多相降压电压调节器(例如，交错的多相降压调节器)来实现更快的瞬态响应、降低的输出电压纹波、以及印刷电路板或特定组件上较少的热点。然而，一些组件(例如，移动设备中的处理器)的负载电流转换速率(di/dt)要求高(例如，有时≥100a/μs)，具有大的负载阶跃(例如，有时>13a)，而这种组件的电压调节要求非常严格(例如，有时小于±5％)。因此，即使在快速负载瞬变期间，将电压调节器的输出电压维持在其调节窗口内也是有利的，以便防止在超过操作电压范围时可能发生的对系统组件的延迟、数据损坏或破坏。

当电流调节器的通道的电流负载以快速的电流转换速率(di/dt)从其最大电流(imax)释放到最小电流(imin)时，存储在通道的(一个或多个)电感器中的能量将被转储到常规降压电压调节器(例如，常规降压调节器)中的通道的(一个或多个)输出电容器。这导致在一些情况下可能超过组件(例如，处理器)的绝对最大额定值(amr)的高输出电压过冲。另外，即使电压调节器的输出电压过冲低于组件(例如，处理器)的amr，在开始下一负载瞬变之前，该组件也可能需要等待直到通道的输出电压从高过冲恢复到其调节范围为止。例如，已经发现，当输出电流以100a/μs的转换速率从16.1a变为100ma时，20a四相降压调节器的输出电压过冲在1.1v的输出电压设置的情况下可以高达133mv。在这种情况下，输出电压可能超过具有例如1.21v的amr的处理器的amr。

公开了一种用于抑制输出电压过冲的系统和方法。在实施方式中，针对电压调节器的一个或多个通道(例如，降压调节器(例如，降压调节器)的一个或多个通道)，增加了电感器电流放电斜率。当检测到快速过冲(例如，电压过冲高于预定阈值)时，通过增加一个或多个电压调节通道内的(一个或多个)电感器两端的电压来控制电流放电斜率。这可以通过使用适应性门控制方案增加跨低侧晶体管(例如，mosfet)的电压和/或通过选择性地将电阻器与低侧晶体管串联连接来实现。

示例性实施方式

图1a至图4示出了根据本公开内容的实施例的电压调节器100。如本文进一步描述的，电压调节器100包括控制器102，该控制器102被配置为通过控制电压调节器100的一个或多个组件(例如，经由(如图1c所示出的)适应性门控制方案和/或利用(如图2a至图2c中所示出的)选择性地可连接的电阻性负载)来抑制电压过冲。电压调节器100可以部署在系统中，该系统例如是但不限于计算机系统(例如，移动设备(例如，智能电话、平板电脑、智能手表、活动跟踪器、数码相机、笔记本计算机、便携式媒体播放器、便携式游戏设备、便携式存储设备等)、台式计算机、服务器等)、通信系统、电力系统、控制系统、机电系统或其任何组合。电压调节器100被配置为接收输入电压vsys，并且可以调节和/或转换输入电压vsys，以便生成输出电压vout。例如，电压调节器100可以被配置为向系统内的一个或多个组件(例如，向移动设备控制器/处理器、图形控制器/处理器、通信控制器/处理器等)提供输出电压vout。

如图1a和图1b所示，电压调节器100包括一个或多个通道(例如，电压调节通道101a、电压调节通道101b等)。电压调节通道101a包括具有第一端111和第二端113的至少一个电感器112。电感器112的第一端111耦合到电感器112与电源103之间的第一组(“高侧”)晶体管104，电源103向电压调节器100的每个通道(例如，通道101a和101b)提供输入电压vsys。例如，电源103可以包括但不限于电源单元、发电机、能量存储设备(例如，电池)、配电电路(例如，功率管理集成电路(pmic))、其组合等。在一些实施例中，电压调节器100包括与高侧晶体管104并联的体二极管132(例如，如图1d和2c所示)。电感器112的第一端111还耦合到电感器112与电接地105之间的第二组(“低侧”)晶体管106。在一些实施例中，电压调节器100包括与低侧晶体管106并联的体二极管134(例如，如图1d和2c所示)。电感器112的第二端113耦合到与电压调节器100的输出电压vout相关联的电容器116。例如，输出电压vout可以是电容器116两端的电压。

电压调节器100可以包括任何数量的通道(例如，单个通道(例如，如图1a所示的通道101a)、两个通道(例如，如图1b所示的通道101a和101b)、三个通道、四个通道等)。在一些实施例中，其中电压调节器100包括多个电压调节通道，如图1b所示，类似地配置电压调节通道(例如，通道101a、101b等)。例如，在图1b所示的实施例中，电压调节通道101b还包括具有第一端115和第二端117的至少一个电感器114。电感器114的第一端115耦合到电感器114与电压源103之间的一组高侧晶体管108。在一些实施例中，高侧晶体管108还具有与高侧晶体管108并联的体二极管136(例如，如图1d和图2c所示)。电感器114的第一端115还耦合到电感器114与电接地105之间的一组低侧晶体管110。在一些实施例中，低侧晶体管110还具有与高侧晶体管108并联的体二极管138，(例如，如图1d和图2c所示)。电感器114的第二端115耦合到与电压调节器100的输出电压vout相关联的电容器116。在此方面，电感器112和114都馈送电压调节器110的相应输出信号，并且因此，输出电压vout基于来自电感器112的输出信号、来自电感器114的输出信号、或来自电感器112的输出信号和来自电感器114的输出信号的组合。

晶体管(例如，低侧晶体管106、110和高侧晶体管104、108等等)可以包括任何晶体管类型。例如，晶体管可以包括但不限于场效应晶体管(fet)(例如，金属氧化物半导体场效应晶体管(mosfet))、双极结型晶体管(bjt)或其组合等。在一些实施例中，低侧晶体管(例如，晶体管106和/或110)是nmos晶体管，并且高侧晶体管(例如，晶体管104和/或108)是pmos晶体管(例如，如图1d和图2c所示)。

包括其一些组件或全部组件的电压调节器100可以在计算机控制下进行操作。例如，处理器130可以包括控制器102或包括在控制器102中，以使用软件、固件、硬件(例如，固定逻辑电路)、手动处理或其组合来控制本文所描述的电压调节器100的组件和功能。在一些实施例中，控制器102是多相控制器。如本文所使用的，术语“控制器”、“功能”、“服务”、和“逻辑”通常表示结合控制电压调节器100的软件、固件、硬件或者软件、固件、或硬件的组合。在软件实施方式的情况中，模块、功能或逻辑表示当在处理器(例如，中央处理单元(cpu)或多个cpu)上被执行时执行指定任务的程序代码(例如，具体化在非暂时性计算机可读介质中的算法)。程序代码可以存储在一个或多个非暂时性计算机可读存储器设备或介质(例如，内部存储器和/或一个或多个有形介质)中，等等。例如，存储器可以包括但不限于易失性存储器、非易失性存储器、闪存存储器、sram、dram、ram和rom。本文描述的结构、功能、方法、和技术可以在具有各种处理器的各种商业计算平台上实现。

如图3所示，控制器102可以包括处理器130、存储器132、和通信接口134。处理器130为至少控制器102提供处理功能，并且可以包括任何数量的处理器、微控制器、电路、现场可编程门阵列(fpga)或其它处理系统、以及用于存储由控制器102访问或生成的数据、可执行代码和其它信息的驻留存储器或外部存储器。处理器130可以执行具体化在非暂时性计算机可读介质中实施本文所描述的技术的一个或多个软件程序。处理器130不受其形成的材料或其中采用的处理机制的限制，并且因此，可以经由(一个或多个)半导体和/或晶体管等来实现(例如，使用电子集成电路(ic)组件)。

控制器102可以包括存储器132(例如，闪存存储器、ram、sram、dram、rom等)。存储器132可以是有形的、计算机可读存储介质的示例，其提供存储功能以存储与控制器102的操作相关联的各种数据和/或程序代码，例如，软件程序和/或代码段，或用于指示处理器130以及电压调节器100/控制器102的可能的其它组件来执行本文所描述的功能的其它数据。因此，存储器132可以存储数据，例如用于操作电压调节器100(包括其组件)的指令的程序等等。应当注意的是，尽管描述了单个存储器132，但是可以采用各种类型的存储器及其组合(例如，有形的、非暂时性的存储器)。存储器132可以与处理器130集成，可以包括独立存储器，或者可以是两者的组合。

存储器132的一些示例可以包括可移动和不可移动存储器组件，例如，随机存取存储器(ram)、只读存储器(rom)、闪存存储器(例如，安全数字(sd)存储卡、迷你sd存储卡、和/或微型sd存储卡)、磁性存储器、光学存储器、通用串行总线(usb)存储设备、硬盘存储器、外部存储器等。在实施方式中，电压调节器100和/或存储器132可以包括可移动集成电路卡(icc)存储器，例如，由用户识别模块(sim)卡、通用用户识别模块(usim)卡、通用集成电路卡(uicc)提供的存储器等。

控制器102可以包括通信接口134。通信接口134可以被可操作地配置为与电压调节器100的组件进行通信。例如，通信接口134可以被配置为传输数据以存储在电压调节器100中，从电压调节器100中的储存器获取数据等。通信接口134还可以与处理器130通信地耦合，以有助于电压调节器100的组件与处理器130之间的数据传送(例如，用于将从与电压调节器100/控制器102通信地耦合的设备接收到的输入发送到处理器130)。应当注意的是，尽管通信接口134被描述为控制器102的组件，但是通信接口134的一个或多个组件可以被实现为经由有线和/或无线连接通信地耦合到电压调节器100的外部组件。电压调节器100还可以包括和/或(例如，经由通信接口134)连接到一个或多个输入/输出(i/o)设备，例如，显示器、鼠标、触摸板、触摸屏、键盘、(例如，用于声音命令的)麦克风等等。

控制器102通信地耦合到电压调节器100的一个或多个电压调节通道(例如，通道101a和/或通道101b)。控制器102被配置为确定输出电压vout是否大于参考电压(例如，(例如来自参考电压源的)供应参考电压或预定参考电压)以及与输出电压vout相关联的变化率(例如，转换速率)是否大于阈值变化率(例如，电压调节器100的预定变化率)。在一些实施例中，控制器102被配置为直接检测输出电压vout。例如，控制器102可以在控制器102的输入处接收输出电压vout。在其它实施例中，电压调节器100可以包括电压检测器118，其被配置为检测输出电压vout并且将与输出电压vout相关联的信号传输到控制器102。在实施例中，电压检测器118可以包括模拟数字转换器(adc)，其被配置为将输出电压vout转换为被传输到控制器102的数字值，其中，控制器102被配置为将输出电压vout的数字值与所存储的参考电压的数字值进行比较。在另一个实施例中，电压检测器118可以包括比较器，其被配置为将输出电压vout与(例如，来自参考电压源的)参考电压进行比较，其中控制器102然后被配置为从电压检测器118接收信号，该信号指示输出电压vout是否大于参考电压。

控制器102还被配置为：当输出电压vout大于参考电压并且与输出电压vout相关联的变化率大于阈值变化率时，将与相应电压调节通道(例如，通道101a或101b)的低侧晶体管(例如，晶体管106或晶体管110)相关联的电阻值(例如，rds1或rds2)从第一电阻值增加到第二电阻值。在一些实施例中，控制器102被配置为基于输出电压vout是否基于来自一个通道(例如，通道101a或101b)的输出信号来改变与该通道(例如，通道101a或101b)的低侧晶体管(例如，晶体管106或110)相关联的电阻值(例如，rds1或rds2)。在其它实施例中，控制器102被配置为同时地改变与电压调节通道中的多个通道或所有通道的低侧晶体管相关联的电阻值。

在一些实施例中，控制器102被配置为实现适应性门控制方案。例如，如图1c所示，控制器102可以被配置为：通过去激活低侧晶体管的子集(例如，晶体管106a，106b，…，106n中的一个或多个和/或晶体管110a，110b，...，110n中的一个或多个)，将与一个或多个通道(例如，通道101a和/或101b)的低侧晶体管(例如，晶体管106和/或110)相关联的电阻值(例如，rds1和/或rds2)从第一电阻值增加到第二电阻值(或者从不同的相应第一电阻值增加到每个通道的相应第二电阻值)。例如，控制器102可以增加/减小或导通/关断施加到低侧晶体管的子集(例如，晶体管106a，106b，...，106n中的一个或多个和/或晶体管110a，110b，...，110n中的一个或多个)的栅极电压。

在一些实施例中，控制器102被附加地或替代地配置为通过选择性地将电阻负载与电压调节器100的一个或多个通道(例如，通道101a和/或101b)的低侧晶体管(例如，晶体管106和/或110)串联放置，来调整一个或多个通道(例如，通道101a和/或101b)的电阻值(例如，rds1和/或rds2)。例如，如图2a所示，电压调节通道101a可以包括耦合到低侧晶体管106的电阻器120。电压调节通道101a还可以包括耦合到电阻器120和低侧晶体管106的电子开关124。电子开关124可以被配置为在电阻器124被绕过的第一状态(例如，闭合位置)和电阻器与低侧晶体管106以串联配置而放置的第二状态(例如，断开位置)之间进行切换。类似地，例如，如图2b所示，电压调节通道101b(和任何其它通道)可以包括以与电阻器120和电子开关124相同的方式操作的相应电阻器126和电子开关128。控制器102可以被配置为：通过将电子开关(例如，电子开关124和/或128)从第一状态切换到第二状态，来将一个或多个通道(例如，通道101a和/或101b)的电阻值或值(例如，rds1和/或rds2)从第一电阻值增加到第二电阻值。

如图4所示，当电压调节通道的电阻值(例如，rds1)增加时，与通道(例如，通道101a)相关联的输出电压vout降低，从而快速地抑制电压过冲。例如，下面的等式说明了输出电压vout、电流转换速率和电阻值rds1之间的关系。

当低侧晶体管(例如，晶体管106)导通时，如果rds1被操纵，则可以控制电感器l1(例如，电感器112)两端的电压。如果电感器l1两端的电压变化，则电感器电流斜率相应地变化。如本文所讨论的，控制器102可以被配置为通过实施fet缩放方案(即，选择性地去激活或关断晶体管中的一些晶体管(例如，晶体管106a，106b...，106n中的一个或多个)来操纵低侧晶体管106的rds1。还如本文所讨论的，控制器102可以被附加地或替代地配置为通过选择性地将电阻器(例如，电阻器120)与低侧晶体管(例如，晶体管106)串联连接来操纵rds1。

在通过增加电压调节器100的一个或多个通道(例如，通道101a和/或101b)的低侧晶体管(例如，晶体管106和/或110)的电阻值(例如，rds1和/或rds2)来抑制过冲状况之后，控制器102可以被配置为减小电阻值(例如，rds1和/或rds2)。例如，控制器102可以被配置为将电阻值或值(例如，rds1和/或rds2)从相应的第二电阻值或值减小回第一相应的电阻值或值。在一些实施例中，控制器102被配置为：从将电阻值或值(例如，rds1和/或rds2)从相应的第一电阻值或值增加到第二相应的电阻值或值开始在预定时间段(例如，在0.1到10μs的范围内，例如，1μs)之后，将电阻值或值(例如，rds1和/或rds2)从相应的第二电阻值或值减小回第一相应的电阻值或值。在其它实施例中，控制器102被配置为：在检测到和/或确定输出电压vout小于参考电压并且与输出电压vout相关联的变化率小于阈值变化率之后，将电阻值或值(例如，rds1和/或rds2)从相应的第二电阻值或值减小回第一相应的电阻值或值。控制器102可以被配置为：通过再次激活低侧晶体管的(先前去激活的)子集(例如，晶体管106a，106b...，106n中的一个或多个和/或晶体管110a，110b，...，110n中的一个或多个)，将与一个或多个通道(通道101a和/或101b)的低侧晶体管(例如，晶体管106和/或110)相关联的电阻值(例如，rds1和/或rds2)从第二电阻值减小到第一电阻值(或从不同的相应第一电阻值减小到每个通道的相应的第二电阻值)。在另一个实施例中，控制器102被附加地或替代地配置为：通过将电子开关(例如，电子开关124和/或128)从第二状态(例如，断开位置)切换到第一状态(例如，闭合状态)以绕过电阻器(例如，电阻器120和/或电阻器126)，以使得电阻器不再与相应的一组低侧晶体管组(例如，晶体管106和/或110)串联，来将与一个或多个通道(例如，通道101a和/或101b)的低侧晶体管(例如，晶体管106和/或110)相关联的电阻值(例如，rds1或rds2)从第二电阻值减小到第一电阻值(或从不同的相应第一电阻值减小到每个通道的相应的第二电阻值)。

以上面所描述的方式，电压调节器100可以抑制电压过冲，并且然后在检测到过冲状况之前在现有条件下恢复操作。控制器102可以继续监测vout和以检测附加的过冲状况，并且可以被配置为以与上面所描述的相同的方式抑制任何其它检测到的过冲状况。在一些实施例中，控制器102被配置为在继续监测vout和之前等待消隐时间(blankingtime)。例如，消隐时间可以在0.1至10μs之间(例如，5μs)。除非本文另有说明，上述时间是作为示例提供的，并不旨在作为对本公开内容的限制。例如，本文讨论的预定的(过冲抑制)时间和消隐时间可以是适用于本文所描述的电压调节器100的实施方式的任何时间值。

(一个或多个)示例性过程

图5示出了用于抑制电压调节器(例如，图1a至图2c所示的电压调节器100)的输出处的电压过冲的示例性过程200。通常，所公开的过程(例如，过程200)的操作可以以任意顺序执行，除非在权利要求中另有规定。

在方法200的实施方式中，检测电压调节器(例如，电压调节器100)的至少一个通道(例如，通道101a和/或通道101b)的输出处的输出电压(例如，vout)(框202)。例如，控制器102和/或电压检测器118可以检测输出电压vout。还检测或者以其它方式确定与输出电压vout相关联的变化率(框204)。例如，控制器102可以被配置为基于多次检测输出电压vout来确定变化率

将输出电压vout与参考电压进行比较，并将变化率与阈值变化率进行比较(框206)。在一些实施方式中，控制器102被配置为执行两个比较。例如，控制器102可以被配置为将输出电压vout与参考电压进行比较并将变化率与参考变化率进行比较。在其它实施方式中，比较中的至少一个由另一个组件执行。例如，电压检测器118可以被配置为将输出电压vout与(例如，来自参考电压源的)参考电压进行比较，其中控制器102然后被配置为从电压检测器118接收指示输出电压vout是否大于参考电压的信号。

当输出电压vout大于参考电压并且变化率大于阈值变化率时，与电压调节器100的一组低侧晶体管(例如，晶体管106或晶体管110)相关联的电阻值(例如，rds1或rds2)从第一电阻值增加到第二电阻值，以防止输出电压vout过冲和/或抑制输出电压过冲(框208)。例如，控制器102可以被配置为：当输出电压vout大于参考电压并且与输出电压vout相关联的变化率大于阈值变化率时，将与相应的电压调节通道(例如，通道101a或通道101b)的低侧晶体管(例如，晶体管106或晶体管110)相关联的电阻值(例如，rds1或rds2)从第一电阻值增加到第二电阻值。在一些实施例中，控制器102可以被配置为：通过去激活低侧晶体管的子集(例如，晶体管106a，106b...，106n中的一个或多个和/或晶体管110a，110b，...，110n中的一个或多个)，将与一个或多个通道(例如，通道101a和/或101b)的低侧晶体管(例如，晶体管106和/或110)相关联的电阻值(例如，rds1或rds2)从第一电阻值增加到第二电阻值(或从不同的相应第一电阻值增加到每个通道的相应的第二电阻值)。在一些实施例中，控制器102可以附加地或替代地配置为：通过选择性地将电阻负载与电压调节器100的一个或多个通道(例如，通道101a和/或101b)的低侧晶体管(例如，晶体管106和/或110)串联放置，来调整一个或多个通道(例如，通道101a和/或101b)的电阻值(例如，rds1和/或rds2)。例如，控制器102可以被配置为：通过将电子开关(例如，电子开关124和/或电子开关128)从第一状态切换到第二状态，由此使得至少一个电阻器(例如，电阻器120和/或电阻器126)与低侧晶体管(例如，晶体管106和/或110)以串联配置而放置，来将一个或多个通道(例如，通道101a和/或101b)的电阻值或值(例如，rds1和/或rds2)从第一电阻值增加到第二电阻值。

在通过增加电压调节器100的一个或多个通道(例如，通道101a和/或101b)的低侧晶体管(例如，晶体管106和/或110)的电阻值(例如，rds1和/或rds2)来抑制过冲状况之后，电阻值或值(例如，rds1和/或rds2)可以从相应的第二电阻值或值减小回第一相应的电阻值或值(框212)。在一些实施方式中，从将电阻值或值(例如，rds1和/或rds2)从相应的第一电阻值或值增加到第二相应的电阻值或值开始在预定时间段(例如，在0.1到10μs的范围内，例如，1μs)之后，电阻值或值(例如，rds1和/或rds2)可以从相应的第二电阻值或值减小回第一相应的电阻值或值(框210)。在其它实施方式中，在检测到和/或确定输出电压vout小于参考电压并且与输出电压vout相关联的变化率小于阈值变化率之后，可以将电阻值或值(例如，rds1和/或rds2)从相应的第二电阻值或值减小回第一相应的电阻值或值。控制器102可以被配置为：通过再次激活低侧晶体管的(先前去激活的)子集(例如，晶体管106a，106b...，106n中的一个或多个和/或晶体管110a，110b，...，110n中的一个或多个)，将与一个或多个通道(例如，通道101a和/或101b)的低侧晶体管(例如，晶体管106和/或110)相关联的电阻值(例如，rds1和/或rds2)从第二电阻值减小到第一电阻值(或从不同的相应第一电阻值减小到每个通道的相应的第二电阻值)。在另一个实施方式中，控制器102可以被附加地或替代地配置为：通过将电子开关(例如，电子开关124和/或128)从第二状态(例如，断开位置)切换到第一状态(例如，闭合状态)以绕过电阻器(例如，电阻器120和/或电阻器126)，以使得电阻器不再与相应的一组低侧晶体管(例如，晶体管106和/或110)串联，来将与一个或多个通道(例如，通道101a和/或101b)的低侧晶体管(例如，晶体管106和/或110)相关联的电阻值(例如，rds1和/或rds2)从第二电阻值减小到第一电阻值(或从不同的相应第一电阻值减小到每个通道的相应的第二电阻值)。

图6示出了(例如，通过选择性地去激活一个或多个低侧晶体管)使用适应性晶体管门控制方案采用20欧姆电阻变化的电压调节器100的模拟的瞬态响应，其中，示出了输出电压过冲被抑制到大约44mv(例如，当不施加过冲抑制时为大约110mv)。图7示出了使用电阻负载采用1欧姆电阻变化的电压调节器100的模拟的瞬态响应，该负载电阻选择性地与低侧晶体管串联放置，其中，示出了输出电压过冲被抑制到大约33mv(例如，当不施加过冲抑制时大约为110mv)。图8示出了一表格，具有电压调节器100的初始(例如，无过冲抑制)实施方式的模拟结果、电压调节器100的适应性晶体管门控制方案实施方式的模拟结果(例如，图6的结果)、以及使用电阻负载的电压调节器100的实施方式的模拟结果，其中该电阻负载被选择性地切换成与低侧晶体管串联配置(例如，图7的结果)。如本文所描述的实施方式所示，可以通过控制电压调节器100的相应通道(例如，通道101a，101b)的电感器(例如，电感器112、114)两端的电压来缓解负载瞬变期间的输出电压过冲。

通常，本文所描述的功能中的任何功能都可以使用硬件(例如，诸如集成电路之类的固定逻辑电路)、软件、固件、手动处理或其组合来实现。因此，在上面的公开内容中讨论的块通常表示硬件(例如，诸如集成电路之类的固定逻辑电路)、软件、固件、或其组合。在硬件配置的实例中，上面的公开内容中讨论的各个块可以与其它功能一起被实现为集成电路。这种集成电路可以包括给定块、系统、或电路的所有功能，或者块、系统、或电路的功能的一部分。此外，块、系统、或电路的元件可以跨多个集成电路实现。这种集成电路可以包括各种集成电路，包括但不一定限于：单片集成电路、倒装芯片集成电路、多芯片模块集成电路、和/或混合信号集成电路。在软件实施方式的情况下，在上面的公开内容中讨论的各个块表示当在处理器上被实施时执行指定任务的可执行指令(例如，程序代码)。这些可执行指令可以存储在一个或多个有形的计算机可读介质中。在一些这种实例中，整个系统、块、或电路可以使用其软件或固件等效物来实现。在其它实例中，给定的系统、块或电路的一部分可以以软件或固件来实现，而其它部分则以硬件实现。

应当理解的是，本申请由所附权利要求限定。虽然本申请的实施例已经在本文进行了说明和描述，但是显而易见的是，在不脱离本公开内容的范围和精神的情况下，本领域技术人员可以进行各种修改。