本实用新型涉及电子芯片领域，尤其涉及一种芯片I/O接口的保护装置。
背景技术：
新一代Type-C接口日益普及，Type-C接口中的CC接口紧邻可以传输高压的总线供电(Voltage Bus，VBUS)接口，结合接口自身的机械结构特点，致使在使用过程中存在一定的几率出现CC接口与VBUS接口短路的风险，若短路的同时VBUS供电为标准电压，该短路仅仅会导致连接检测出现问题；倘若短路的同时VBUS接口处于高电压状态，则可能出现由于CC接口所接芯片不耐高电压而烧毁的后果。
技术实现要素：
为了解决VBUS接口处于高电压状态时，如果短路，造成CC接口所接芯片不耐高电压而烧毁的问题。
本实用新型实施例提供了一种芯片I/O接口的保护装置，该保护装置包括：：一个第一保护单元和至少一个第二保护单元；其中，第一保护单元为瞬态高压保护单元，第二保护单元为直流高压保护单元。
瞬态高压保护单元设置有第一触发阈值，当芯片端口输入电压高于瞬态高压保护单元的第一触发阈值时，瞬态高压保护单元形成对地放电电路，对芯片内部模块进行保护。
直流高压保护单元设置有第二触发阈值，直流高压保护单元中的高压检测单元对芯片端口输入电压进行检测，通过开关控制输入电路的开合，对芯片内部模块进行保护。
瞬态高压保护单元与直流高压保护单元单独对芯片内部模块进行保护。
瞬态高压保护单元与直流高压保护单元配合对芯片内部模块进行保护。
瞬态高压保护单元的第一触发阈值高于直流高压保护单元的第二触发阈值。
瞬态高压保护单元对高压过冲震荡波形进行处理。
附图说明
图1为本实用新型实施例提供的一种芯片I/O接口保护装置的结构示意图；
图2为本实用新型实施例提供的一种芯片I/O接口保护装置的结构示意图；
图3为本实用新型实施例提供的瞬态高压保护单元电路结构示意图；
图4为本实用新型实施例提供的直流高压保护单元电路结构示意图；
图5为本实用新型实施例提供的I/O接口高压过压原始输入波形示意图；
图6为本实用新型实施例提供的I/O接口经过保护装置后输出波形示意图。
具体实施方式
下面通过附图，对本实用新型实施例提供的技术方案做进一步的详细描述。
图1为本实用新型实施例提供的一种芯片I/O接口保护装置的结构示意图。如图1所示，芯片I/O接口到芯片内部受保护模块通路中设置有多重保护单元，依次为第一保护单元、第二保护单元至第N保护保护单元，共N个保护单元，N≥2。其中，第一保护单元为瞬态高压保护单元，第二保护单元至第N保护单元为直流高压保护单元，直流高压保护单元的数量根据芯片和具体电路中的电压情况进行设置。
瞬态高压保护单元可以设置有第一触发阈值，当芯片端口输入电压高于瞬态高压保护单元的第一触发阈值时，瞬态高压保护单元形成对地放电电路，对芯片内部模块进行保护。
直流高压保护单元可以设置有第二触发阈值，直流高压保护单元中的高压检测单元对芯片端口输入电压进行检测，通过开关控制输入电路的开合，对芯片内部模块进行保护。瞬态高压保护单元的第一触发阈值高于直流高压保护单元的第二触发阈值。
多个保护单元既可以各自独立对芯片内部受保护模块进行保护，也可以依据高压冲击的特征，各保护单元间相互配合，对芯片内部低压模块进行保护。
图2为本实用新型实施例提供的一种芯片I/O接口保护装置的结构示意图。在一个具体的例子中，如图2所示，该装置中包含的第一保护单元为瞬态高压保护单元，第二保护单元为直流高压保护单元，通过一个瞬态高压保护单元和一个直流高压保护单元对芯片内部受保护的模块进行保护。
当芯片端口输入的电压高于预设阈值后，瞬态高压保护单元形成对地放电通路以实施保护，其保护的响应时间极快，主要起到针对高压接触初始时的过高电压过冲震荡的对内保护作用，以保证直流高压保护单元的输入电压限制在其能承受的电压范围内。
直流高压保护单元中的高压检测单元对芯片端口输入的电压进行检测并识别。直流高压保护单元的触发需要一定的响应时间，不能够如瞬态高压保护单元一样立即对芯片内部模块进行保护，但是可以实施较长时间的保护。若经过瞬态高压保护单元后的输入电压高于其第一触发阈值则被检测为高电压输入，则控制开关断开，阻断直流高压对内部受保护模块的输入，并且对持续高电压输入情况下对芯片内部低压模块实施长时间保护。若经过瞬态高压保护单元后的输入电压不高于直流高压保护单元的第二触发阈值则控制开关闭合，直流高压保护单元在电路中不进行工作。实现了瞬态高压保护单元与直流高压保护单元的配合，通过瞬态高压保护单元与直流高压保护单元的配合，既保证了当芯片I/O接口瞬间短路到高压时能够及时响应该电压阶跃的高压过冲震荡，还保证了当高压过冲震荡很快衰减到直流高压值之后依旧能够进行长时间有效的保护。
图3为本实用新型实施例提供的瞬态高压保护单元电路结构示意图，如图3所示，瞬态高压保护单位包括，NMOS管N1与第一电阻R1连接组成静电释放(Electro-Static discharge，ESD)结构，第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、第五二极管D5串联，ESD结构与第五二极管D5并联。
在一个具体的例子中，基于ESD结构NMOS管N1以及电阻R1，通过额外的串联二极管D1-D5的电压钳位及输出，来增加对NMOS管N1的控制。使得该瞬态高压保护单元除了能够实现原本的ESD功能外，当高压输入高于串联二极管的钳位电压时，触发NMOS管N1快速开启，形成高压输入到地的放电通路，保证将高压输入的电压及时的限制在预设的电压范围内，实现瞬态高压保护的功能需求。
同时，通过调整串联二极管的数目可以实现对瞬态高压保护单元的第一触发阈值的调整。
此外，也可以采用选取阈值适当的瞬态抑制二极管(Transient Voltage Suppressor，TVS)等器件实现瞬态高压保护单元装置的功能。
图4为本实用新型实施例提供的直流高压保护单元电路结构示意图，如图4所示，直流高压保护单元包括高压检测单元和开关S1。开关S1设置于直流高压保护单元的输入端和直流高压保护单元的输出端之间。
在一个具体的例子中，高压检测单元检测直流高压保护单元的输入端，输入端电压不低于预设阈值，则被检测为高压输入，此时，高压检测单元输出控制断开直流高压保护单元中串联于输入与输出端之间的开关S1，起到隔离芯片内部低压模块与高压输入的作用。
输入端电压低于预设阈值，则被检测为正常电压输入，此时，高压检测单元输出令开关S1导通，使得芯片内部低压模块直接连接到受保护端口。
图5为本实用新型实施例提供的一种芯片I/O接口高压过压原始输入波形。如图5所示，芯片I/O接口瞬间短路到高压时(于图中1us处开始短路)，在接口端由于电压阶跃所形成的高压过冲震荡后衰减到稳定的直流高压值的原始输入波形图。
图6为本实用新型实施例提供的一种芯片I/O接口经过保护装置后输出波形示意图，为基于图5所高压输入波形经过保护模块后至芯片内部的电压波形图。在一个具体的例子中，瞬态高压保护单元的第一触发阈值为32伏特(V)，直流高压保护单元的第二触发阈值为8V。在1us时，芯片接口出现短路，输入电压由原来的稳定直流电压变为如图5所示的震荡高压，在I/O接口输入高压未低于瞬态高压保护单元的第一触发阈值之前，瞬态高压保护单元响应时间极短，瞬态高压保护单元立即被触发工作，瞬态高压保护单元对高压过冲震荡波形进行处理，经过冲震荡衰减到稳定的直流高压，对电路进行保护。在1.0us-1.5us时间段内，将震荡高压钳位在5V左右。在1..5us-3.0us时段内，由于瞬态高压保护单元不能进行长时间的保护瞬态高压保护电路，在I/O接口输入高压低于瞬态高压保护单元的第一触发阈值后，并且未降到低于直流高压保护单元的第二触发阈值时，直流高压保护单元将被触发工作，瞬态高压保护单元与直流高压保护单元同时工作，将电压维持在稳定的直流低电压值。在3us以后，直流高压保护单元长时间对芯片内部进行保护。在完整过程中将会出现在一段时间内，瞬态高压保护单元与直流高压保护单元均被触发的情况，形成各保护模块之间相互配合，实现对芯片内部低压模块的保护。
以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。