本发明涉及电路领域，尤其涉及一种应用于dc-dc变换器的高压使能电路。
背景技术：
随着半导体工艺以及微电子技术的快速发展，dc-dc变换器以其高效率、宽负载以及快速响应能力的特点，广泛应用于消费电子、通信设备、工业应用和航空航天等领域。
按照应用环境的不同，芯片的供电电源范围也越来越宽，典型值从最初的3.3v、5v和12v，扩展到现在的18v，甚至24v。
为了便于电子系统对芯片进行控制，dc-dc变换器通常外置使能引脚，用于控制芯片的工作与关断，因此芯片内部需设计使能电路。
通常应用中，使能引脚(en引脚)连接电源代表芯片工作，连接地代表芯片关断。随着应用中电源电压的逐渐升高，对使能引脚的电压承受能力要求也随之升高。
图1为一种现有降压型高压dc-dc变换器的系统架构图。其中，虚线框内为典型的芯片10内部结构。虚线框外的矩形表示负载电路20。
从图1中可以看到，芯片10通常包括有使能引脚en、输入电源引脚vin、偏置引脚bs、开关引脚sw、反馈引脚fb和接地引脚gnd。
使能引脚en连接芯片10内部的使能模块11，而使能模块11分别连接电压基准模块vref和内部稳压器vreg5。芯片10的内部稳压器vreg5连接至输入电源引脚vin和芯片10的其它电路结构，为简化，芯片的其它大部分电路结构采用阴影覆盖。
偏置引脚bs、开关引脚sw和反馈引脚fb分别连接负载电路20的相应连接端。芯片10的内部电路和负载电路20同时还连接至芯片内的接地端g。芯片10内部的功率开关管(未示出)，可以由多个mosfet并联组成，实现较小的导通电阻。
其中，使能引脚en连接使能模块11，是用于控制芯片10内部稳压器vreg5(内部稳压器vreg5通常产生5v电压，为芯片10中的各电路结构提供电源)，进而控制整个芯片10的工作与关断。
输入电源引脚vin有时需要连接12v-24v的高电压。而常见的半导体cdmos(complementaryanddoublediffusionmos，互补型mos和双扩散型mos集成的简称)工艺为薄栅氧工艺，提供的mosfet漏源电压可承受24v，但栅源电压仅能承受5v。
为满足栅源电压不超过5v限制，通常设计偏置引脚bs与开关引脚sw用于驱动及高低电平转换。
总之，目前市场上高压dc-dc变换器的使能引脚有两种连接方式：
1、考虑到薄栅氧cdmos栅源电压的限制，很多芯片只好限制使能引脚电压不能超过5v——但这种连接方式使芯片无法直接连接高压电源使用。
2、改用厚栅氧工艺，提高器件的栅源电压耐压能力，使能引脚可以直接连接高压电源使用——但这种方式的工艺特殊，成本相对较高。
技术实现要素：
本发明解决的问题是提供一种应用于dc-dc变换器的高压使能电路，以使相应的芯片既能够直接连接高压电源使用，又不必采用特殊工艺，降低工艺成本。
为解决上述问题，本发明提供了一种应用于dc-dc变换器的高压使能电路，包括：内部电源产生单元，所述内部电源产生单元具有第一高压电源输入端、第一低压电源输出端和第二低压电源输出端；电压检测单元，所述电压检测单元具有第一检测输入端、第二检测输入端和第一检测输出端；所述第一检测输入端连接使能引脚，所述第二检测输入端连接所述第一低压电源输出端；比较判断单元，所述比较判断单元具有第一比较输入端、第二比较输入端和第一比较输出端；所述第一比较输入端连接所述第一检测输出端；所述第二比较输入端连接所述第二低压电源输出端，所述第一比较输出端连接模拟模块。
可选的，所述电压检测单元包括检测电阻、检测nmos管和检测电容；所述检测电阻的一端连接所述第一检测输入端，所述检测电阻的另一端连接所述检测nmos管的漏极，所述检测nmos管的栅极连接所述第二检测输入端，所述检测nmos管的源极连接所述第一检测输出端；所述检测电容一端连接在所述检测nmos管的源极和所述第一检测输出端之间，另一端接地。
可选的，所述检测nmos管的漏源电压承受范围为0v～24v。
可选的，所述内部电源产生单元包括第一电阻，第一nmos管至第十nmos管，第一pmos管至第八pmos管；所述第一电阻的一端连接所述第一高压电源输入端，另一端连接所述第一nmos管的漏极、所述第一nmos管的栅极、所述第二nmos管的栅极和所述第三nmos管的栅极；所述第一pmos管的源极、所述第二pmos管的源极、所述第三pmos管的源极和所述第四nmos管的漏极连接所述第一高压电源输入端；所述第一nmos管的源极连接所述第六nmos管的漏极、所述第六nmos管的栅极、所述第七nmos管的栅极、所述第八nmos管的栅极、所述第九nmos管的栅极和所述第十nmos管的栅极；所述第二nmos管的源极连接所述第七nmos管的漏极；所述第二nmos管的漏极连接所述第四pmos管的漏极、所述第四pmos管的栅极和所述第五pmos管的栅极；所述第三nmos管的源极连接所述第八nmos管的漏极；所述第三nmos管的漏极连接所述第二pmos管的漏极、所述第二pmos管的栅极和所述第三pmos管的栅极；所述第三pmos管的漏极连接所述第五pmos管的源极；所述第四nmos管的源极连接所述第九nmos管的漏极；所述第一pmos管的栅极连接自身的漏极和所述第四pmos管的源极；所述第五pmos管的漏极连接所述第四nmos管的栅极与所述第六pmos管的源极；所述第六pmos管的栅极连接自身的漏极与所述第七pmos管的源极；所述第七pmos管的栅极连接自身的漏极与所述第八pmos管的源极；所述第八pmos管的栅极连接自身的漏极与所述第五pmos管的栅极和漏极；所述第五nmos管的源极、所述第六nmos管的源极、所述第七nmos管的源极、所述第八nmos管的源极、所述第九nmos管的源极和所述第十nmos管的源极接地。
可选的，所述第四pmos管和所述第五pmos管的漏源电压承受范围为0v～24v；所述第二nmos管、所述第三nmos管和所述第四nmos管的漏源电压承受范围为0v～24v。
可选的，所述内部电源产生单元包括第一电阻，第一nmos管至第八nmos管，第一pmos管至第三pmos管；所述第一电阻的一端连接所述第一高压电源输入端，另一端连接所述第一nmos管的漏极、所述第一nmos管的栅极和所述第二nmos管的栅极；所述第一pmos管的源极、所述第二pmos管的源极和所述第四nmos管的漏极连接所述第一高压电源输入端；所述第一nmos管的源极连接所述第五nmos管的漏极、所述第五nmos管的栅极、所述第六nmos管的栅极、所述第七nmos管的栅极和所述第八nmos管的栅极；所述第二nmos管的源极连接所述第六nmos管的漏极；所述第二nmos管的漏极连接所述第二pmos管的漏极和所述第二pmos管的栅极；所述第四nmos管的源极连接所述第七nmos管的漏极；所述第一pmos管的漏极连接所述第三pmos管的源极；所述第三pmos管的漏极连接自身的栅极和所述第五pmos管的源极；所述第五pmos管的栅极连接自身的漏极与所述第三nmos管的漏极和栅极；所述第三nmos管的源极、所述第五nmos管的源极、所述第六nmos管的源极、所述第七nmos管的源极和所述第八nmos管的源极接地。
可选的，所述第一pmos管和所述第二pmos管的漏源电压承受范围为0v～24v；所述第二nmos管和所述第四nmos管的漏源电压承受范围为0v～24v。
可选的，所述比较判断单元包括第一比较pmos管、第二比较pmos管、第一比较nmos管、第二比较nmos管、第三比较nmos管、施密特触发器和反相器；所述第一比较pmos管的源极和第二比较pmos管的源极连接所述第二低压电源输出端；所述第一比较pmos管的栅极、所述第二比较pmos管的栅极和所述第二比较pmos管的漏极连接偏置电流端；所述第一比较pmos管的漏极连接所述第一比较nmos管的漏极、所述第二比较nmos管的漏极和所述施密特触发器的输入端；所述第一比较nmos管的栅极和所述第二比较nmos管的栅极连接所述第一检测输出端；所述第一比较nmos管的源极和所述第三比较nmos管的源极接地；所述第二比较nmos管的源极连接所述第三比较nmos管的漏极；所述第三比较nmos管的栅极连接在所述施密特触发器的输出和所述反相器的输入之间。
可选的，所述高压使能电路还包括电平转换单元，所述电平转换单元连接在所述比较判断单元和所述模拟模块之间。
可选的，所述高压使能电路中全部mos管的栅源电压承受范围在5v以下。
本发明技术方案的其中一个方面中，通过内部电源产生单元、电压检测单元和比较判断单元的各自功能与连配合，形成了适用于普通薄栅氧cdmos工艺的使能电路(所有器件栅源电压均未超过5v)，工艺适用性强，既实现了芯片使能功能，又解决了使能引脚无法外接高压电源的问题，同时，相应电路结构简单，工艺成本低。
进一步的，通过电压检测单元中检测nmos管漏极对使能引脚的电压进行检测，并设计内部电压进行栅极驱动，同时通过迟滞比较器进行比较判断，使芯片性能更加稳定可靠。
附图说明
图1是现有芯片与负载电路连接示意图；
图2是本发明实施例提供的应用于dc-dc变换器的高压使能电路图；
图3是一种内部电源产生单元电路图；
图4是另一种内部电源产生单元电路图；
图5是一种比较判断单元电路图。
具体实施方式
现有应用于dc-dc变换器的高压使能电路使芯片无法直接连接高压电源使用，或者工艺特殊导致成本高。
为此，本发明提供一种新的应用于dc-dc变换器的高压使能电路，以解决上述存在的不足。
为更加清楚的表示，下面结合附图对本发明做详细的说明。
本发明实施例提供一种应用于dc-dc变换器的高压使能电路，请结合参考图2至图5。
如图2所示，应用于dc-dc变换器的高压使能电路包括内部电源产生单元110、电压检测单元120和比较判断单元130。
内部电源产生单元110，内部电源产生单元110具有第一高压电源输入端(未标注)、第一低压电源输出端(未标注)和第二低压电源输出端(未标注)。也就是说，本实施例中，内部电源产生单元110的所述第一高压电源输入端接入高压电源vin，转换成第一低压电源v1和第二低压电源v2，第一低压电源v1用于电压检测单元120内部检测晶体管(请参考后续内容)的驱动，第二低压电源v2用于比较判断单元130的供电。
电压检测单元120，电压检测单元120具有第一检测输入端(未标注)、第二检测输入端(未标注)和第一检测输出端(未标注)。所述第一检测输入端连接使能引脚en，所述第二检测输入端连接所述第一低压电源输出端。所述第一检测输出端连接比较判断单元130的第一比较输入端(请参考后续内容)。
电压检测单元120的设置，能够使得使能引脚en可以直接外接的高电压(本发明中的高电压或高压，是指大小在12v～24v的电压，因为12v～24v的电压对于通常cdmos工艺制作的mos管而言是高电压或高压)，并将相应高电压转换为5v以内的低电压(本说明书中的低电压或低压，是指大小在5v以下电压)，使能引脚en的电压变化可以在电压检测单元120的所述第一检测输出端体现出来，在本实施例中，所述第一检测输出端输出的为电压v0。
比较判断单元130，比较判断单元130具有第一比较输入端(未标注)、第二比较输入端(未标注)和第一比较输出端(未标注)。如前所述，所述第一比较输入端连接所述第一检测输出端(即所述第一比较输入端连入电压v0，可结合参考图2和图5)。所述第二比较输入端连接所述第二低压电源输出端，所述第一比较输出端连接模拟模块(未示出)。
比较判断单元130作用类似比较器。如前所述，比较判断单元130的所述第一比较输入端连接电压检测单元120的所述第一检测输出端。比较判断单元130的电源由内部电源产生单元110产生的第二低压电源v2提供，比较判断单元130用于实现比较判断功能，所述第一比较输出端输出的为使能数字信号。比较判断单元130输出的数字信号可以对内部电路进行使能控制。比较判断单元130的高电位可以为第二低压电源v2(第二低压电源v2通常为5v)，而比较判断单元130的低电位可以为0v(零伏特)。
电压检测单元120包括检测电阻r0、检测nmos管mn0和检测电容c0。检测电阻r0的一端连接第一检测输入端，检测电阻r0的另一端连接检测nmos管mn0的漏极，检测nmos管mn0的栅极连接第二检测输入端，检测nmos管mn0的源极连接第一检测输出端。检测电容c0一端连接在检测nmos管mn0的源极和第一检测输出端之间，检测电容c0另一端接地。检测nmos管mn0源极的输出电压信号，在通过检测电容c0滤波后，完成电压检测，并可以将完成检测后的电压v0输入至比较判断单元130。
本实施例中，控制检测nmos管mn0的漏源电压承受范围为0v～24v。也就是说，检测nmos管mn0的漏源电压可以达到24v。
如前所述，比较判断单元130的所述第一检测输入端连接所述检测nmos管mn0的源极，检测nmos管mn0源极输出的电压与比较判断单元130中相应nmos管(参考后续图5相应内容)的阈值电压进行比较判断，实现使能数字信号输出。同时，根据后续图5相应内容可知，本实施例的比较判断单元130可以带有迟滞功能，避免噪声引起输出抖动。
本实施例的应用于dc-dc变换器的高压使能电路还包括电平转换单元140，电平转换单元140连接在比较判断单元130和模拟模块(未示出)之间。
由于芯片内可能有多组电源，因此可以利用电平转换单元140对该信号进行电平转换，将高电平切换为所需电源后进行使能控制。也就是说，电平转换单元140的设置，实现使能数字信号的电压转换，能够将电压v2切换为内部电源，为各个所述模拟模块提供使能信号。例如图2中，未经过电平转换单元140进行电压转换之前，比较判断单元130能够产生一个第一输出out1，而当经过电平转换单元140之后，电平转换单元140能够产生一个第二输出out2。
请参考图3，内部电源产生单元110包括第一电阻r1，第一nmos管mn1至第十nmos管mn10，第一pmos管mp1至第八pmos管mp8。
第一电阻r1的一端连接第一高压电源输入端，另一端连接第一nmos管mn1的漏极、第一nmos管mn1的栅极、第二nmos管mn2的栅极和第三nmos管mn3的栅极。
第一pmos管mp1的源极、第二pmos管mp2的源极、第三pmos管mp3的源极和第四nmos管mn4的漏极连接第一高压电源输入端。
第一nmos管mn1的源极连接第六nmos管mn6的漏极、第六nmos管mn6的栅极、第七nmos管mn7的栅极、第八nmos管mn8的栅极、第九nmos管mn9的栅极和第十nmos管mn10的栅极。
第二nmos管mn2的源极连接第七nmos管mn7的漏极。第二nmos管mn2的漏极连接第四pmos管mp4的漏极、第四pmos管mp4的栅极和第五pmos管mp5的栅极。
第三nmos管mn3的源极连接第八nmos管mn8的漏极。第三nmos管mn3的漏极连接第二pmos管mp2的漏极、第二pmos管mp2的栅极和第三pmos管mp3的栅极。第三pmos管mp3的漏极连接第五pmos管mp5的源极。
第四nmos管mn4的源极连接第九nmos管mn9的漏极。
第一pmos管mp1的栅极连接自身的漏极和第四pmos管mp4的源极。
第五pmos管mp5的漏极连接第四nmos管mn4的栅极与第六pmos管mp6的源极。
第六pmos管mp6的栅极连接自身的漏极与第七pmos管mp7的源极。
第七pmos管mp7的栅极连接自身的漏极与第八pmos管mp8的源极。
第八pmos管mp8的栅极连接自身的漏极与第五pmos管mp5的栅极和漏极。
第五nmos管mn5的源极接地(未标注)。
第六nmos管mn6的源极、第七nmos管mn7的源极、第八nmos管mn8的源极、第九nmos管mn9的源极和第十nmos管mn10的源极接地g1。
本实施例中，第四pmos管mp4和第五pmos管mp5的漏源电压承受范围为0v～24v，第二nmos管mn2、第三nmos管mn3和第四nmos管mn4的漏源电压承受范围为0v～24v，而第四pmos管mp4和第五pmos管mp5的栅源电压承受范围也在5v以下，第二nmos管mn2、第三nmos管mn3和第四nmos管mn4的栅源电压承受范围也在5v以下。除此之外，其它mos管的栅源电压和漏源电压承受范围均在5v以下。可见，图3中，全部pmos管的栅源电压承受范围均在5v以下。也就是说，图3中，仅需要五个mos管能够承受较大范围的漏源电压即可。
图3所示内部电源产生单元110的电路工作原理如下：
第一电阻r1、第一nmos管mn1和第六nmos管mn6形成从第一高压电源输入端(相应电压为vin)到地g1的通路，形成电流i0，电流i0的计算公式如下：
第一nmos管mn1、第二nmos管mn2和第三nmos管mn3构成电流镜(电流i0的电流镜)。
第六nmos管mn6、第七nmos管mn7、第八nmos管mn8、第九nmos管mn9和第十nmos管mn10构成电流镜。
第二nmos管mn2、第三nmos管mn3、第七nmos管mn7和第八nmos管mn8构成共源共栅电流镜，保证镜像精度，减小接地噪声对电流的影响。
第二pmos管mp2和第三pmos管mp3构成电流镜，为第六pmos管mp6、第七pmos管mp7、第八pmos管mp8和第五nmos管mn5提供偏置电流。
第一pmos管mp1与第四pmos管mp4为第五pmos管mp5提供偏置电压，第三pmos管mp3与第五pmos管mp5构成共源共栅电流镜，保证镜像精度，减小vin噪声对电流的影响。
流过第三pmos管mp3的电流i1和流过第九nmos管mn9的电流i2可分别表示为：
其中，(w/l)是各个晶体管沟道的宽长比，左下标即为相应晶体管的标注。
二极管连接方式构成的第六pmos管mp6、第七pmos管mp7、第八pmos管mp8以及第五nmos管mn5共同产生第四nmos管mn4的栅极电压v1(即前述第一低压电源v1，从此处开始简称电压v1)，电压v1计算公式如下：
公式(4)中利用了mosfet工作在饱和区时的漏极电流公式(即代入了mos管在饱和区电流下的电流电压关系式)，其中，μp为空穴的迁移速率，μn为电子的迁移速率，co为单位面积栅氧化层电容。
需要说明的是，上述公式(4)中，取(w/l)mp6＝(w/l)mp7＝(w/l)mp8，也就是说，此时：
第九nmos管mn9为第四nmos管mn4提供偏置电流，第十nmos管mn10为比较判断单元130电路提供偏置电流iblas。
由于mn4的源极电压v2(即前述第二低压电源v2，从此处开始简称电压v2)为比较判断单元130提供电源，因此，取比较判断单元130的电流为icomp，电压v1减去栅源电压后，得到第四nmos管mn4的源极电压v2，其计算公式如下：
结合公式(1)至(5)可见，通过调整第一电阻r1的大小，可以调整整个模块(比较判断单元130)的电流与电压v1和电压v2的大小(第一电阻r1影响电流i0，进而影响电流i1和电流i2，最终影响电压v1和电压v2)。特别是在各个mos管的宽长比已经定下来的情况下，第一电阻r1成为电压v1和电压v2的主要影响因素。
由于考虑到低功耗设计，芯片的关断电流应该尽可能小，第一电阻r1的取值一般可以在几兆欧姆。
其它实施例中，通过调整第五nmos管mn5、第六pmos管mp6和第四nmos管mn4的尺寸也可以调节电压v1和电压v2的大小。
前面已经提到，电压v2用于给后续图5中的电路模块供电(即图2中的比较判断单元130)。由于通用mos器件的栅源电压都不能超过5v，因此电压v1和电压v2的通常控制在5v以内。电压v1由电流i1流过二极管连接的mos管实现，图3所示实施例中，采用了3个二极管连接的pmos管(第六pmos管mp6、第七pmos管mp7、第八pmos管mp8)和1个二极管连接的nmos(第五nmos管mn5)来实现。
当然，由于工艺参数的不同，二极管连接的mos管数目以及尺寸都可以进行灵活调整。电压v2等于电压v1减去第四nmos管mn4的栅源电压，因此第四nmos管mn4的尺寸也可以对电压v2进行微调。
需要说明的是，在其它情况下，如果实际应用中对噪声特性不敏感，在内部电源产生单元110中，也可以不采用共源共栅结构，而省略图3中的相应共源共栅结构。此时，通常需要将另外一些晶体管(例如图3中的第二pmos管mp2和第二pmos管mp2)改用为“栅源电压承受范围为5v以下而漏源电压承受范围为0v～24v”的mos管。为此，本实施例中，还提供图4所示的另外一种内部电源产生单元110的电路结构。
图4所示另一种内部电源产生单元110包括第一电阻r1，第一nmos管mn1至第八nmos管mn8，第一pmos管mp1至第三pmos管mp3。第一电阻r1的一端连接第一高压电源输入端，另一端连接第一nmos管mn1的漏极、第一nmos管mn1的栅极和第二nmos管mn2的栅极。第一pmos管mp1的源极、第二pmos管mp2的源极和第四nmos管mn4的漏极连接第一高压电源输入端。第一nmos管mn1的源极连接第五nmos管mn5的漏极、第五nmos管mn5的栅极、第六nmos管mn6的栅极、第七nmos管mn7的栅极和第八nmos管mn8的栅极。第二nmos管mn2的源极连接第六nmos管mn6的漏极。第二nmos管mn2的漏极连接第二pmos管mp2的漏极和第二pmos管mp2的栅极。第四nmos管mn4的源极连接第七nmos管mn7的漏极。第一pmos管mp1的漏极连接第三pmos管mp3的源极。第三pmos管mp3的漏极连接自身的栅极和第五pmos管mp5的源极。第五pmos管mp5的栅极连接自身的漏极与第三nmos管mn3的漏极和栅极。第三nmos管mn3的源极接地(未标注)，第五nmos管mn5的源极、第六nmos管mn6的源极、第七nmos管mn7的源极和第八nmos管mn8的源极接地g1。第一pmos管mp1和第二pmos管mp2的漏源电压承受范围为0v～24v。第二nmos管mn2和第四nmos管mn4的漏源电压承受范围为0v～24v。
图4所提供的内部电源产生单元110同样能够将vin分为v1和v2，具体分析过程可以参考和类比前面的公式(1)至公式(5)的推导过程。可见，实现内部电源产生单元110的电路可以为多种，本发明对此不作限定。
请参考图5，比较判断单元130包括第一比较pmos管mp1、第二比较pmos管mp2、第一比较nmos管mn1、第二比较nmos管mn2、第三比较nmos管mn3、施密特触发器smit和反相器(非门，未标注)，所述反相器的输出为第一输出out1。
第一比较pmos管mp1的源极和第二比较pmos管mp2的源极连接第二低压电源输出端。
第一比较pmos管mp1的栅极、第二比较pmos管mp2的栅极和第二比较pmos管mp2的漏极连接偏置电流端(用于连接偏置电流iblas)。
第一比较pmos管mp1的漏极连接第一比较nmos管mn1的漏极、第二比较nmos管mn2的漏极和施密特触发器smit的输入端。
第一比较nmos管mn1的栅极和第二比较nmos管mn2的栅极连接第一检测输出端。
第一比较nmos管mn1的源极和第三比较nmos管mn3的源极接地。
第二比较nmos管mn2的源极连接第三比较nmos管mn3的漏极。
第三比较nmos管mn3的栅极连接在施密特触发器smit的输出和所述反相器的输入之间。
图5中所示的所有mos管的栅源电压和漏源电压承受范围均可以为5v以下。
第二比较pmos管mp2的栅极以及第二比较pmos管mp2的漏极接至偏置电流ibias。比较判断单元130电路的工作原理如下：
使能引脚en电压的变化可以体现在电压检测单元120的输出上；
当使能引脚en外接的使能电压较低时，第一比较nmos管mn1截止，施密特触发器smit的输入端被第一比较pmos管mp1的电流拉高，此时第三比较nmos管mn3截止，第一输出out1输出高电平，关闭芯片内的所述模拟模块，芯片关断；
当使能引脚en外接的使能电压升高时，第一比较nmos管mn1栅极电压随之上升，超过nmos的阈值电压后，第一比较nmos管mn1导通，施密特触发器smit的输入端被拉低，out1变为低电平打开芯片内的模拟模块，芯片使能，此时，第三比较nmos管mn3导通，第二比较nmos管mn2接入电路开始工作，第一比较nmos管mn1与第二比较nmos管mn2并联，调整使能引脚en相应电压下降时对应的使能门限。
可见，第二比较nmos管mn2与第三比较nmos管mn3的存在引入了迟滞功能，避免了使能电压抖动可能引起的误翻转。通过调整第一比较nmos管mn1与第二比较nmos管mn2的尺寸可以调整迟滞量的大小。同时，施密特触发器smit本身也带有迟滞作用，也起到引入迟滞，防止误翻转的作用。
根据以上内容可知，本实施例中，高压使能电路中全部mos管的栅源电压承受范围均可以在5v以下。
本实施例提供的dc-dc变换器的高压使能电路，通过内部电源产生单元110、电压检测单元120和比较判断单元130三者的各自功能与连配合，形成了适用于普通薄栅氧cdmos工艺的使能电路(所有器件栅源电压均未超过5v)，工艺适用性强，既实现了芯片使能功能，又解决了使能引脚en无法外接高压电源的问题，同时，相应电路结构简单，工艺成本低。
进一步的，通过电压检测单元120中检测nmos管mn0漏极对使能引脚en的电压进行检测，并设计内部电压进行栅极驱动，同时通过迟滞比较器进行比较判断，使芯片性能更加稳定可靠。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。