一种基于锂电池SOC应用的开关电容变换器系统的制作方法

本发明涉及电子电路技术领域，尤其涉及一种基于锂电池soc应用的开关电容变换器系统。

背景技术：

锂电池是移动设备主要的能量来源，现在常用的锂电池的电压范围是2.9v～4.2v，正常情况下是3.6v，然而处理器和soc应用的供电电压往往是需要低至1v左右，为了解决电压差的问题，片内全集成的电压调节器显得极为重要。由于电感型开关电压变换器里的关键元件电感的集成度低，在cmos工艺中，难以用现有的工艺制造较大的电感，满足其需要。

但是现在针对基于锂电池的soc应用的开关电容变换器系统的设计中，存在以下几个问题：

1、低功耗应用，需要提供可配置的输出电压。增加移动设备的续航时间往往是关注的重点，为了延长电池的寿命，高效的使用能量，需要根据应用场景实时调控内部模块供电电压，如为了在待机应用时低功耗，soc的数字core电压在正常工作时是1.1v，待机时则需提供更低的core电压--0.9v。因此系统集成的开关电容变换器电压转换需要可配置，由数字寄存器配置电压输出，如1.1v或0.9v输出，甚至于更多其他电压节点。

2、拓扑结构中的功率管在切换时，存在同时导通的可能性，一瞬间容易带来大电流的损耗，也存在功率管击穿的可能性。为了提高效率和稳定性，引入了避免误导通的死区控制，弥补非交叠电路的延时固定不可调的缺点。

3、由于供电输入是锂电池，其电池电压范围是在2.9v～4.2v之间变化的，如果只使用单一增益的拓扑结构，则会在部分供电电压下出现很低效率的情况。

4、在启动时或者负载发生较大变化时，误差信号存在处于极限值的可能性，控制环路处于失调情况下，往往需要引入复杂的vco环路控制模块，增加了设计的复杂性，但还是存在环路失控的风险；所以在启动时引入了ldo，通过设置其内部运放的特定失配，为是否启动ldo提供一个阈值电压，既省去了比较器的引入，也削减了vco环路控制模块的复杂性，保证输出启动时及瞬态变化的稳定，弥补了vco存在无法调控的情况。

5、单一时钟信号控制的开关电容变换器的环路控制较为复杂，当引入补偿电容和电阻提供环路补偿，在一定开关频率下，瞬态响应较差，存在纹波较大，效率较低的情况；而对于soc应用，如数字core的电压敏感性较强，需要较小的纹波，需要尽可能的提高效率以及瞬态响应。

技术实现要素：

为了解决上述技术问题，本发明的目的是一种基于锂电池soc应用的开关电容变换器系统。

本发明所采取的技术方案是：

一种基于锂电池soc应用的开关电容变换器系统，包括电压转换比例选择模块、vout生成模块、vout2生成模块、vssh生成模块、配置输出电压模块、误差放大器、vco环路控制模块和驱动及开关电容功率子电路，所述电压转换比例选择模块的输出端与驱动及开关电容功率子电路的第一输入端连接，所述vout生成模块的输出端与驱动及开关电容功率子电路的第二输入端连接，所述vout2生成模块的输出端与驱动及开关电容功率子电路的第三输入端连接，所述vssh生成模块的输出端与驱动及开关电容功率子电路的第四输入端连接，所述配置输出电压模块的输出端分别与误差放大器的正极输入端、vout生成模块的输入端和vout2生成模块的输入端相连接，所述误差放大器的输出端与vco环路控制模块的输入端连接，所述vco环路控制模块的输出端与驱动及开关电容功率子电路的第五输入端连接，所述驱动及开关电容功率子电路第一输出端与误差放大器的负极输入端连接。

作为本发明的进一步改进，所述配置输出电压模块包括第一pmos管、第二pmos管、第三pmos管、第四pmos管、第五pmos管、第一nmos管、第二nmos管、第三nmos管、第四nmos管、第五nmos管、第六nmos管、第七nmos管、第八nmos管、第九nmos管、第一电容、第一电阻、第二电阻、第三电阻、第一反相器、第二反相器、第三反相器和第四反相器，所述第一pmos管的源极、第二pmos管的源极、第三pmos管的源极和第七nmos管的漏极均与电源端连接，所述第一pmos管的栅极分别与第二pmos管的栅极、第一pmos管的漏极、第三pmos管的漏极和第一nmos管的漏极相连接，所述第二pmos管的漏极分别与第七nmos管的栅极、第二nmos管的漏极和第八nmos管的漏极连接，所述第一nmos管的源极分别与第二nmos管的源极和第三nmos管的漏极相连接，所述第一nmos管的栅极与第五nmos管的栅极连接，所述第五nmos管的漏极分别与第五nmos管的源极、第四nmos管的源极和第六nmos管的源极相连接，所述第六nmos管的栅极分别与第四nmos管的栅极、第三nmos管的栅极和第九nmos管的栅极相连接，所述第二pmos管的漏极通过第一电容进而与地连接，所述第二nmos管的栅极分别与第七nmos管的源极、第八nmos管的源极和第九nmos管的漏极相连接，所述第一反相器的输出端与第八nmos管的栅极连接，所述第七nmos管的源极通过第一电阻进而与第四pmos管的源极连接，所述第四pmos管的源极通过第二电阻进而与第五pmos管的源极连接，所述第五pmos管的源极通过第三电阻进而与地连接，所述第四pmos管的漏极与第五pmos管的漏极连接，所述第四反相器的输出端与第五pmos管的栅极连接，所述第四pmos管的栅极分别与第三反相器的输出端和第四反相器的输入端相连接，所述第二反相器的输出端与第三反相器的输入端连接，所述第五pmos管的漏极与误差放大器的正极输入端连接，所述第四nmos管的漏极、第三nmos管的源极和所述第九nmos管的源极均与地连接。

作为本发明的进一步改进，所述vout2生成模块包括第六pmos管、第七pmos管、第八pmos管、第九pmos管、第十pmos管、第十一pmos管、第五十六nmos管、第十二pmos管、第十nmos管、第十一nmos管、第十二nmos管、第十三nmos管、第十四nmos管、第十五nmos管、第十六nmos管、第十七nmos管、第二电容、第三电容、第五反相器、第六反相器、第七反相器、第八反相器、第九反相器、第十反相器、第十一反相器和第十二反相器，所述第六pmos管的源极和第八pmos管的源极均与电源端连接，所述第六pmos管的漏极分别与第十nmos管的漏极和第八pmos管的栅极连接，所述第十nmos管的源极与第十一nmos管的漏极连接，所述第六pmos管的栅极分别与第十一nmos管的栅极、第七pmos管的栅极、第十三nmos管的栅极、第六反相器的输出端和第七反相器的输入端相连接，所述第七pmos管的源极与电源端连接，所述第七pmos管的漏极与第十二nmos管的源极连接，所述第十二nmos管的漏极分别与第十三nmos管的漏极和第十四nmos管的栅极连接，所述第十二nmos管的栅极分别与第十nmos管的栅极和第八反相器的输入端连接，所述第十三nmos管的源极分别与第十四nmos管的源极、第九pmos管的源极、第十二pmos管的源极和驱动及开关电容功率子电路的第三输入端相连接，所述第十三nmos管的源极通过第三电容进而与地连接，所述第八pmos管的漏极与第十四nmos管的漏极连接，所述第八pmos管的漏极通过第二电容进而与第十五nmos管的漏极连接，所述第十五nmos管的漏极分别与第九pmos管的漏极、第十pmos管的栅极和第五十六nmos管的栅极连接，所述第十五nmos管的源极和第十六nmos管的源极均与地连接，所述第十五nmos管的栅极分别与第十六nmos管的漏极和第十pmos管的漏极相连接，所述第十pmos管的源极与第十一pmos管的漏极连接，所述第十七nmos管的源极与地连接，所述第十七nmos管的漏极与第五十六nmos管的源极连接，所述第九pmos管的栅极分别与第五十六nmos管的漏极和第十二pmos管的漏极相连接，所述第十六nmos管的栅极分别与第十一pmos管的栅极、第十七nmos管的栅极和第十二pmos管的栅极相连接，第一路时钟信号通过第五反相器进而与第六反相器的输入端连接，所述第七反相器的输出端与第八反相器的输入端连接，第二路时钟信号依次通过第九反相器、第十反相器、第十一反相器和第十二反相器进而与第十二pmos管的栅极相连接，所述第十一nmos管的源极和第十一pmos管的源极均与驱动及开关电容功率子电路的第三输入端连接。

作为本发明的进一步改进，所述电压转换比例选择模块包括第十四pmos管、第十五pmos管、第十六pmos管、第十七pmos管、第十八pmos管、第十九pmos管、第二十pmos管、第二十一pmos管、第十八nmos管、第十九nmos管、第二十nmos管、第二十一nmos管、第二十二nmos管、第二十三nmos管、第二十四nmos管、第二十五nmos管、第二十六nmos管、第四电阻、第五电阻和第十三反相器，所述第十四pmos管的源极、第十五pmos管的源极、第十六pmos管的源极、第十七pmos管的源极、第十八pmos管的源极、第十九pmos管的源极、第二十pmos管的源极和第二十一pmos管的源极均与电源端连接，所述第十四pmos管的漏极通过第四电阻进而与第十八nmos管的栅极连接，所述第十八nmos管的漏极分别与第十五pmos管的漏极、第十六pmos管的漏极、第十六pmos管的栅极、第十七pmos管的栅极和第十八pmos管的漏极相连接，所述第十九nmos管的漏极分别与第十七pmos管的漏极、第十八pmos管的栅极、第十九pmos管的栅极、第十九pmos管的漏极、第二十pmos管的漏极和第二十一pmos管的栅极相连接，所述第二十一pmos管的漏极分别与第二十五nmos管的漏极、第二十六nmos管的漏极和驱动及开关电容功率子电路的第一输入端相连接，所述第十八nmos管的栅极与第二十nmos管的栅极连接，所述第十八nmos管的栅极通过第五电阻进而与第二十一nmos管的源极连接，所述第十八nmos管的源极分别与第十九nmos管的源极和第二十三nmos管的漏极连接，所述第二十二nmos管的源极分别与第二十nmos管的源极、第二十nmos管的漏极和第二十一nmos管的源极相连接，所述第二十一nmos管的栅极分别与第二十二nmos管的栅极、第二十三nmos管的栅极、第二十四nmos管的漏极和第二十六nmos管的栅极相连接，所述第二十四nmos管的栅极与第二十五nmos管的栅极连接，所述第二十二nmos管的漏极、第二十三nmos管的源极、第二十四nmos管的源极、第二十五nmos管的源极和第二十六nmos管的源极均与地连接，所述第十三反相器的输出端分别与第十五pmos管的栅极和第二十pmos管的栅极连接，所述第十九nmos管的栅极连接至配置输出电压模块的输出端。

作为本发明的进一步改进，所述vout生成模块包括第二十二pmos管、第二十三pmos管、第二十四pmos管、第二十七nmos管、第二十八nmos管、第二十九nmos管、第三十nmos管、第三十一nmos管、第三十二nmos管、第三十三nmos管、第三十四nmos管、第三十五nmos管、第四电容、第五电容和第十四反相器，所述第二十二pmos管的源极、第二十三pmos管的源极、第二十四pmos管的源极和第二十九nmos管的漏极均与电源端连接，所述第二十七nmos管的漏极分别与第二十二pmos管的漏极、第二十二pmos管的栅极、第二十三pmos管的栅极和第二十四pmos管的漏极连接，所述第二十三pmos管的漏极分别与第二十八nmos管的漏极和第二十九nmos管的栅极连接，所述第三十三nmos管的漏极分别与第二十七nmos管的源极和第二十八nmos管的源极，所述第二十三pmos管的漏极通过第五电容进而与第三十三nmos管的源极连接，所述第二十七nmos管的栅极分别与第三十nmos管的栅极和配置输出电压模块的输出端连接，所述第三十nmos管的源极分别与第三十nmos管的漏极、第三十一nmos管的源极和第三十二nmos管的源极连接，所述第三十一nmos管的栅极分别与第三十二nmos管的栅极、第三十三nmos管的栅极和第三十四nmos管的栅极相连接，所述第三十二的栅极的漏极分别与第三十三nmos管的栅极的源极、第三十四nmos管的栅极的源极和第三十五nmos管的栅极的源极连接，所述第三十五nmos管的栅极与第十四反相器的输出端连接，所述第二十九nmos管的源极通过第四电容进而与第三十五nmos管的源极连接，所述第二十九nmos管的源极分别与第二十八nmos管的栅极、第三十四nmos管的漏极、第三十五nmos管的漏极和驱动及开关电容功率子电路的第二输入端连接。

作为本发明的进一步改进，所述vco环路控制模块包括第二十五pmos管、第二十六pmos管、第三十六nmos管、第六电阻和环形振荡器，所述第二十五pmos管的源极与第二十六pmos管的源极连接，所述第二十五pmos管的漏极分别与第二十五pmos管的栅极、第二十六pmos管的栅极和第三十六nmos管的漏极连接，所述第三十六nmos管的源极通过第六电阻进而与地连接，所述误差放大器的输出端与第三十六nmos管的栅极连接，所述第二十六pmos管的漏极与环形振荡器连接。

作为本发明的进一步改进，所述的误差放大器包括第二十七pmos管、第二十八pmos管、第三十七nmos管、第三十八nmos管、第三十九nmos管、第四十nmos管、第四十一nmos管、第四十二nmos管、第四十三nmos管、第四十四nmos管、第四十五nmos管和第四十六nmos管，所述第二十七pmos管的源极、第二十八pmos管的源极、第三十九nmos管的漏极和第四十五nmos管的漏极均连接至电源端，所述第二十九pmos管的漏极分别与第二十九pmos管的栅极、第二十八pmos管的栅极和第三十七nmos管的漏极，所述第二十八pmos管的漏极分别与第三十八nmos管的漏极、第三十九nmos管的栅极和第四十nmos管的漏极相连接，所述第四十三nmos管的漏极分别与第三十七nmos管的源极和第三十八nmos管的源极相连接，所述第四十一nmos管的源极与第四十二的源极连接，所述第四十一nmos管的栅极分别与第四十二nmos管的栅极、第四十三nmos管的栅极、第四十四nmos管的栅极和第四十六nmos管的栅极连接，所述第三十九nmos管的源极分别与第四十五nmos管的栅极和第四十四nmos管的漏极连接，所述第四十五nmos管的源极分别与第四十六nmos管的漏极和vco环路控制模块的输入端连接，所述第三十七nmos管的栅极与配置输出电压模块的输出端连接，所述第三十八nmos管的栅极与驱动及开关电容功率子电路第一输出端连接，所述第四十二nmos管的漏极、第四十三nmos管的源极、第四十四nmos管的源极、第四十六nmos管的源极和第四十nmos管的源极均与地连接。

作为本发明的进一步改进，所述的驱动及开关电容功率子电路包括第二十九pmos管、第三十pmos管、第三十一pmos管、第三十二pmos管、第三十三pmos管、第三十四pmos管、第四十七nmos管、第四十八nmos管、第四十九nmos管、第五十nmos管、第五十一nmos管、第五十二nmos管、第五十三nmos管、第五十四nmos管、第五十五nmos管、第六电容、第七电容、第八电容、第九电容、第一与门、第二与门、第三与门和第十五反相器，所述第二十九pmos管的源极与电源端连接，所述第二十九pmos管的漏极与第四十七nmos管的源极连接，所述第二十九pmos管的漏极通过第六电容进而与第四十九nmos管的漏极连接，所述第四十九nmos管的漏极与第三十三pmos管的源极连接，所述第四十七nmos管的漏极分别与第四十八nmos管的漏极、第五十一nmos管的漏极、第五十二nmos管的源极、第三十一pmos管的漏极和第三十二pmos管的漏极相连接，所述第四十八nmos管的源极与第三十pmos管的漏极连接，所述第四十八nmos管的源极通过第七电容进而与第五十nmos管的漏极连接，所述第三十pmos管的源极与电源端连接，所述第五十nmos管的漏极与第三十四pmos管的源极连接，所述第三十三pmos管的漏极分别与第五十一nmos管的源极和第五十五nmos管的源极连接，所述第三十三nmos管的漏极通过第八电容进而与第五十三nmos管的漏极连接，所述第五十三nmos管的漏极与第三十一pmos管的源极连接，所述第三十四pmos管的漏极通过第九电容进而与第五十四nmos管的漏极连接，所述第五十四nmos管的漏极分别与第五十五nmos管的漏极和第三十二pmos管的源极相连接，所述第一与门的输出端与第五十一nmos管的栅极连接，所述第十五输出端与第二与门的第一输入端连接，所述第二与门的输出端与第五十五nmos管的栅极连接，所述第三与门的输出端与第五十四nmos管连接，所述第五十nmos管的源极、第五十三nmos管的源极和第五十四nmos管的源极均与地连接。

本发明的有益效果是：

本发明一种基于锂电池soc应用的开关电容变换器系统实现了宽范围电压输入，并且能高效地配置双模式增益拓扑，有效避免误导通的死区电路控制情况，大大降低损耗，完成稳定的数字可配置电压输出。而且本发明中vout生成模块通过引入带特定失配运放的ldo从而能保证输出启动时及瞬态变化时的稳定，弥补了控制环路无法调控的缺点。

进一步，本发明还简化误差信号生成和环路控制，通过15相位时钟控制信号驱动开关电容功率子电路单元模块，减小了纹波，提升效率。

附图说明

图1是本发明一种基于锂电池soc应用的开关电容变换器系统的原理示意图；

图2是本发明一种基于锂电池soc应用的开关电容变换器系统中配置输出电压模块的电路原理图；

图3是本发明一种基于锂电池soc应用的开关电容变换器系统中vout2生成模块的电路原理图；

图4是本发明一种基于锂电池soc应用的开关电容变换器系统中电压转换比例选择模块的电路原理图；

图5是本发明一种基于锂电池soc应用的开关电容变换器系统中vout生成模块的电路原理图；

图6是本发明一种基于锂电池soc应用的开关电容变换器系统中vco环路控制模块的电路原理图；

图7是本发明一种基于锂电池soc应用的开关电容变换器系统中误差放大器的电路原理图；

图8是本发明一种基于锂电池soc应用的开关电容变换器系统中驱动及开关电容功率子电路的电路原理图；

图9是本发明一种基于锂电池soc应用的开关电容变换器系统中驱动及开关电容功率子电路的双模式结构工作状态示意图；

图10是本发明一种基于锂电池soc应用的开关电容变换器系统中驱动及开关电容功率子电路的双模式结构工作效率图示意图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步说明：

参考图1，本发明一种基于锂电池soc应用的开关电容变换器系统，包括电压转换比例选择模块、vout生成模块、vout2生成模块、vssh生成模块、配置输出电压模块、误差放大器、vco环路控制模块和驱动及开关电容功率子电路，所述电压转换比例选择模块的输出端与驱动及开关电容功率子电路的第一输入端连接，所述vout生成模块的输出端与驱动及开关电容功率子电路的第二输入端连接，所述vout2生成模块的输出端与驱动及开关电容功率子电路的第三输入端连接，所述vssh生成模块的输出端与驱动及开关电容功率子电路的第四输入端连接，所述配置输出电压模块的输出端分别与误差放大器的正极输入端、vout生成模块的输入端和vout2生成模块的输入端相连接，所述误差放大器的输出端与vco环路控制模块的输入端连接，所述vco环路控制模块的输出端与驱动及开关电容功率子电路的第五输入端连接，所述驱动及开关电容功率子电路第一输出端与误差放大器的负极输入端连接。

参考图2，进一步作为优选的实施方式，所述配置输出电压模块包括第一pmos管p1、第二pmos管p2、第三pmos管p3、第四pmos管p4、第五pmos管p5、第一nmos管n1、第二nmos管n2、第三nmos管n3、第四nmos管n4、第五nmos管n5、第六nmos管n6、第七nmos管n7、第八nmos管n8、第九nmos管n9、第一电容c1、第一电阻r1、第二电阻r2、第三电阻r3、第一反相器i1、第二反相器i2、第三反相器i3和第四反相器i4，所述第一pmos管p1的源极、第二pmos管p2的源极、第三pmos管p3的源极和第七nmos管n7的漏极均与电源端连接，所述第一pmos管p1的栅极分别与第二pmos管p2的栅极、第一pmos管p1的漏极、第三pmos管p3的漏极和第一nmos管n1的漏极相连接，所述第二pmos管p2的漏极分别与第七nmos管n7的栅极、第二nmos管n2的漏极和第八nmos管n8的漏极连接，所述第一nmos管n1的源极分别与第二nmos管n2的源极和第三nmos管n3的漏极相连接，所述第一nmos管n1的栅极与第五nmos管n5的栅极连接，所述第五nmos管n5的漏极分别与第五nmos管n5的源极、第四nmos管n4的源极和第六nmos管n6的源极相连接，所述第六nmos管n6的栅极分别与第四nmos管n4的栅极、第三nmos管n3的栅极和第九nmos管n9的栅极相连接，所述第二pmos管p2的漏极通过第一电容c1进而与地连接，所述第二nmos管n2的栅极分别与第七nmos管n7的源极、第八nmos管n8的源极和第九nmos管n9的漏极相连接，所述第一反相器i1的输出端与第八nmos管n8的栅极连接，所述第七nmos管n7的源极通过第一电阻r1进而与第四pmos管p4的源极连接，所述第四pmos管p4的源极通过第二电阻r2进而与第五pmos管p5的源极连接，所述第五pmos管p5的源极通过第三电阻r3进而与地连接，所述第四pmos管p4的漏极与第五pmos管p5的漏极连接，所述第四反相器i4的输出端与第五pmos管p5的栅极连接，所述第四pmos管p4的栅极分别与第三反相器i3的输出端和第四反相器i4的输入端相连接，所述第二反相器i2的输出端与第三反相器i3的输入端连接，所述第五pmos管p5的漏极与误差放大器的正极输入端连接，所述第四nmos管n4的漏极、第三nmos管n3的源极和所述第九nmos管n9的源极均与地连接。

本实施例中，通过选择信号vout_sel控制开关，选择导通对应的参考电压；通过运放的反馈，使输出值跟随输入vref电压值，输出通过电阻分压，获得需要的参考电压值；经选择信号vout_sel选择开关导通，配置输出电压参考，从而配置电压输出。enable信号是使能信号，当enable信号为高电平时输出电压配置模块正常工作，当enable信号为低电平时，第八nmos管n8导通，第七nmos管n7的栅极和源极会通过分压电阻下拉至地，第一pmos管p1的漏极通过第三pmos管p3上拉至电源端vddin，整个电路不工作。

参考图3，进一步作为优选的实施方式，所述vout2生成模块包括第六pmos管p6、第七pmos管p7、第八pmos管p8、第九pmos管p9、第十pmos管p10、第十一pmos管p11、第五十六nmos管n56、第十二pmos管p12、第十nmos管n10、第十一nmos管n11、第十二nmos管n12、第十三nmos管n13、第十四nmos管n14、第十五nmos管n15、第十六nmos管n16、第十七nmos管n17、第二电容c2、第三电容c3、第五反相器i5、第六反相器i6、第七反相器i7、第八反相器i8、第九反相器i9、第十反相器i10、第十一反相器i11和第十二反相器i12，所述第六pmos管p6的源极和第八pmos管p8的源极均与电源端连接，所述第六pmos管p6的漏极分别与第十nmos管n10的漏极和第八pmos管p8的栅极连接，所述第十nmos管n10的源极与第十一nmos管n11的漏极连接，所述第六pmos管p6的栅极分别与第十一nmos管n11的栅极、第七pmos管p7的栅极、第十三nmos管n13的栅极、第六反相器i6的输出端和第七反相器i7的输入端相连接，所述第七pmos管p7的源极与电源端连接，所述第七pmos管p7的漏极与第十二nmos管n12的源极连接，所述第十二nmos管n12的漏极分别与第十三nmos管n13的漏极和第十四nmos管n14的栅极连接，所述第十二nmos管n12的栅极分别与第十nmos管n10的栅极和第八反相器i8的输入端连接，所述第十三nmos管n13的源极分别与第十四nmos管n14的源极、第九pmos管p9的源极、第十二pmos管p12的源极和驱动及开关电容功率子电路的第三输入端相连接，所述第十三nmos管n13的源极通过第三电容c3进而与地连接，所述第八pmos管p8的漏极与第十四nmos管n14的漏极连接，所述第八pmos管p8的漏极通过第二电容c2进而与第十五nmos管n15的漏极连接，所述第十五nmos管n15的漏极分别与第九pmos管p9的漏极、第十pmos管p10的栅极和第五十六nmos管n56的栅极连接，所述第十五nmos管n15的源极和第十六nmos管n16的源极均与地连接，所述第十五nmos管n15的栅极分别与第十六nmos管n16的漏极和第十pmos管p10的漏极相连接，所述第十pmos管p10的源极与第十一pmos管p11的漏极连接，所述第十七nmos管n17的源极与地连接，所述第十七nmos管n17的漏极与第五十六nmos管n56的源极连接，所述第九pmos管p9的栅极分别与第五十六nmos管n56的漏极和第十二pmos管p12的漏极相连接，所述第十六nmos管n16的栅极分别与第十一pmos管p11的栅极、第十七nmos管n17的栅极和第十二pmos管p12的栅极相连接，第一路时钟信号通过第五反相器i5进而与第六反相器i6的输入端连接，所述第七反相器i7的输出端与第八反相器i8的输入端连接，第二路时钟信号依次通过第九反相器i9、第十反相器i10、第十一反相器i11和第十二反相器i12进而与第十二pmos管p12的栅极相连接，所述第十一nmos管n11的源极和第十一pmos管p11的源极均与驱动及开关电容功率子电路的第三输入端连接。

本实施例中，由于传统的死区电路中的时钟信号经过或非门与反相器组成的非交叠产生电路，生成两路不重叠的时钟信号，其死区时间由反相器与逻辑门的传输延时所确定，因此对于已确定反相器和逻辑门个数的非交叠电路而言，其死区时间是由传输延时所确定，传输延时主要由工艺等固有因素决定，受实际工艺影响较大，死区时间过短，会造成误导通，产生短路损耗，损坏器件；死区时间过长，会影响电压转换性能；此外其驱动信号的幅度是vddin，幅度较大驱动管子的损耗会增加，影响效率。

因此为了能够产生合适的死区时间，依据电路工作状态来调整死区时间，避免误导通，本实施例中的功率管的控制由信号a和b决定，其死区时间是由反相器延时所决定；至于下面功率管的设计则摆脱了用反相器延时实现死区时间的做法，通过vcb点电压控制mos管的导通与关断，提供d和c控制信号，避免了误导通引起的vout到地的损耗，弥补了利用反相器传输延时获的死区时间过长或果断影响电路性能的缺点。

时钟信号clk1和clk2是具有相同相位，频率，脉冲宽度的信号，它们的幅值不一样，clk1的高低电平为vddin和vout，clk2的高低电平为vout和gnd，a，b信号的死区时间由反相器传输延时决定，其幅值为左右两个mos管的源端所连接电平决定，幅值较传统的小得多，驱动损耗降低；当clk1，clk2信号由低电平变为高电平时，b信号由高电平变为低电平，第十四nmos管n14管关断，经过死区时间，a信号由高电平变为低电平，第八pmos管p8导通，避免了功率管开关时间内的误导通。对第十五nmos管n15和第九pmos管p9的开关则是取决于vcb点的电压，当d信号由高电平变为低电平，第十五nmos管n15断开，在这段时间内，第二电容c2两端的电压开始变化，vcb从gnd开始缓慢上升至vout，使得c信号由高电平变为低电平，第九pmos管p9开始导通，开始充电过程。同理，当clk1，clk2由高电平变为低电平时，a信号由低电平变为高电平，第八pmos管p8关断，经过死区时间，b信号由低电平变为高电平，第十四nmos管n14管导通，避免了功率管第八pmos管p8，第十四nmos管n14间的同时导通。此时c信号因为第十二pmos管p12管导通而被拉高，从低电平变为高电平，第九pmos管p9管关断，vcb点的电压开始下降，从vout降低到gnd，使得d信号由低电平变为高电平，第十五nmos管n15导通，开始放电过程。通过利用vcb点的电压控制第十pmos管p10和第五十六nmos管n56的导通与关断，能够依据电路的工作状态合适地调整死区时间，避免了vout到gnd的误导通。

参考图4，进一步作为优选的实施方式，所述电压转换比例选择模块包括第十四pmos管p14、第十五pmos管p15、第十六pmos管p16、第十七pmos管p17、第十八pmos管p18、第十九pmos管p19、第二十pmos管p20、第二十一pmos管p21、第十八nmos管n18、第十九nmos管n19、第二十nmos管n20、第二十一nmos管n21、第二十二nmos管n22、第二十三nmos管n23、第二十四nmos管n24、第二十五nmos管n25、第二十六nmos管n26、第四电阻r4、第五电阻r5和第十三反相器i13，所述第十四pmos管p14的源极、第十五pmos管p15的源极、第十六pmos管p16的源极、第十七pmos管p17的源极、第十八pmos管p18的源极、第十九pmos管p19的源极、第二十pmos管p20的源极和第二十一pmos管p21的源极均与电源端连接，所述第十四pmos管p14的漏极通过第四电阻r4进而与第十八nmos管n18的栅极连接，所述第十八nmos管n18的漏极分别与第十五pmos管p15的漏极、第十六pmos管p16的漏极、第十六pmos管p16的栅极、第十七pmos管p17的栅极和第十八pmos管p18的漏极相连接，所述第十九nmos管n19的漏极分别与第十七pmos管p17的漏极、第十八pmos管p18的栅极、第十九pmos管p19的栅极、第十九pmos管p19的漏极、第二十pmos管p20的漏极和第二十一pmos管p21的栅极相连接，所述第二十一pmos管p21的漏极分别与第二十五nmos管n25的漏极、第二十六nmos管n26的漏极和驱动及开关电容功率子电路的第一输入端相连接，所述第十八nmos管n18的栅极与第二十nmos管n20的栅极连接，所述第十八nmos管n18的栅极通过第五电阻r5进而与第二十一nmos管n21的源极连接，所述第十八nmos管n18的源极分别与第十九nmos管n19的源极和第二十三nmos管n23的漏极连接，所述第二十二nmos管n22的源极分别与第二十nmos管n20的源极、第二十nmos管n20的漏极和第二十一nmos管n21的源极相连接，所述第二十一nmos管n21的栅极分别与第二十二nmos管n22的栅极、第二十三nmos管n23的栅极、第二十四nmos管n24的漏极和第二十六nmos管n26的栅极相连接，所述第二十四nmos管n24的栅极与第二十五nmos管n25的栅极连接，所述第二十二nmos管n22的漏极、第二十三nmos管n23的源极、第二十四nmos管n24的源极、第二十五nmos管n25的源极和第二十六nmos管n26的源极均与地连接，所述第十三反相器i13的输出端分别与第十五pmos管p15的栅极和第二十pmos管p20的栅极连接，所述第十九nmos管n19的栅极连接至配置输出电压模块的输出端。

参考图8，进一步作为优选的实施方式，所述的驱动及开关电容功率子电路包括第二十九pmos管p29、第三十pmos管p30、第三十一pmos管p31、第三十二pmos管p32、第三十三pmos管p33、第三十四pmos管p34、第四十七nmos管n47、第四十八nmos管n48、第四十九nmos管n49、第五十nmos管n50、第五十一nmos管n51、第五十二nmos管n52、第五十三nmos管n53、第五十四nmos管n54、第五十五nmos管n55、第六电容c6、第七电容c7、第八电容c8、第九电容c9、第一与门and1、第二与门and2、第三与门and3和第十五反相器i15，所述第二十九pmos管p29的源极与电源端连接，所述第二十九pmos管p29的漏极与第四十七nmos管n47的源极连接，所述第二十九pmos管p29的漏极通过第六电容c6进而与第四十九nmos管n49的漏极连接，所述第四十九nmos管n49的漏极与第三十三pmos管p33的源极连接，所述第四十七nmos管n47的漏极分别与第四十八nmos管n48的漏极、第五十一nmos管n51的漏极、第五十二nmos管n52的源极、第三十一pmos管p31的漏极和第三十二pmos管p32的漏极相连接，所述第四十八nmos管n48的源极与第三十pmos管p30的漏极连接，所述第四十八nmos管n48的源极通过第七电容c7进而与第五十nmos管n50的漏极连接，所述第三十pmos管p30的源极与电源端连接，所述第五十nmos管n50的漏极与第三十四pmos管p34的源极连接，所述第三十三pmos管p33的漏极分别与第五十一nmos管n51的源极和第五十五nmos管n55的源极连接，所述第三十三nmos管n33的漏极通过第八电容c8进而与第五十三nmos管n53的漏极连接，所述第五十三nmos管n53的漏极与第三十一pmos管p31的源极连接，所述第三十四pmos管p34的漏极通过第九电容c9进而与第五十四nmos管n54的漏极连接，所述第五十四nmos管n54的漏极分别与第五十五nmos管n55的漏极和第三十二pmos管p32的源极相连接，所述第一与门and1的输出端与第五十一nmos管n51的栅极连接，所述第十五输出端与第二与门and2的第一输入端连接，所述第二与门and2的输出端与第五十五nmos管n55的栅极连接，所述第三与门and3的输出端与第五十四nmos管n54连接，所述第五十nmos管n50的源极、第五十三nmos管n53的源极和第五十四nmos管n54的源极均与地连接。

一般锂电池的输入电压的变化范围在2.9～4.2v，采用开关电容变换器进行电压变换，需要获得固定输出约1v时，传统的设计往往只是用某单一电容阵列，如1/3电压转换增益的电容阵列，但会出现在某些电压范围内效率极低的情况；因此为了解决锂电池供电范围内的整体效率低下的问题，本实施例中采用了双模式拓扑结构，利用电压转换比例选择模块判断输入电压情况，输出模式转换状态，自动修改电压转换时的电容阵列增益，如在2.9v～3.6v时电容阵列增益拓扑为2/5；3.6v～4.2v时电容阵列增益为1/3。

本实施例中电池输入端vddin经过第十四pmos管p14，enable信号使能，连接至分压的第四电阻r4和第五电阻r5，所分压值作为比较器的输入，通过引入第十七pmos管p17与第十八pmos管p18，并设置管第十七pmos管p17与第十八pmos管p18的宽长比大于对管的第十六pmos管p16和第十九pmos管p19，使得内部的正反馈系数大于负反馈，获得具有迟滞作用的比较器，避免了输入电压在上升与下降时，转折点唯一，造成震荡，不稳定的情况。并且加入enable，保证了系统的低功耗应用。

输入电压的比较结果以高低电平输出，当输入电压低于3.7v时，vcr＝0(低电平)；输入电压不低于3.7v时，vcr＝1(高电平)；比较结果传输至电容增益阵列控制器，如图8所示。结合图8的电容阵列拓扑充放电路径和图9以及图10的控制信号工作波形示意图，可具体分析如下：

vddin不低于3.7v时，vcr＝1，此时的电压转换增益为1/3，当clkh，clkm，clkl，clkl_b为低电平时，所述第二十九pmos管p29、第三十pmos管p30、第三十三pmos管p33、第三十四pmos管p34、第三十一pmos管p31和第三十二pmos管p32导通，vddin通过路线①对第六电容c6，第八电容c8和第七电容c7，第九电容c9进行充电，充电完成后，clkh，clkm，clkl，clkl_b变为高电平时，第二十九pmos管p29，第三十pmos管p30，第三十三pmos管p33，第三十四pmos管p34，第三十一pmos管p31和第三十二pmos管p32关断，第四十七nmos管n47、第四十九nmos管n49、第五十一nmos管n51、第五十三nmos管n53、第四十八nmos管n48、第五十nmos管n50、第五十二nmos管n52和第五十四nmos管n54导通，电容经路线②对vout放电，从而在一个周期内完成充放电，维持输出电压的稳定。当vddin低于3.7v时，vcr＝0，此时的电压转换增益为2/5，当clkh，clkm，clkl，clkl_b为低电平时，第二十九pmos管p29、第三十pmos管p30、第三十三pmos管p33、第三十四pmos管p34、第三十一pmos管p31和第三十二pmos管p32导通，vddin通过路线①对第六电容c6，第八电容c8和第七电容c7，第九电容c9进行充电，充电完成后，clkh，clkm，clkl，clkl_b为高电平时，第二十九pmos管p29、第三十pmos管p30、第三十三pmos管p33、第三十四pmos管p34、第三十一pmos管p31和第三十二pmos管p32关断，第四十七nmos管n47、第四十九nmos管n49、第五十一nmos管n51、第五十三nmos管n53、第四十八nmos管n48、第五十nmos管n50、第五十二nmos管n52和第五十四nmos管n54导通，电容经路线③对vout放电，在一个周期内完成充放电，达到电压转换目的；整个电池输入电压范围内的效率图反映，采用双模式的拓扑结构，避免了单一电容阵列增益下某些输入电压低效率的情况，提升了整体的效率。

参考图5，进一步作为优选的实施方式，所述vout生成模块包括第二十二pmos管p22、第二十三pmos管p23、第二十四pmos管p24、第二十七nmos管n27、第二十八nmos管n28、第二十九nmos管n29、第三十nmos管n30、第三十一nmos管n31、第三十二nmos管n32、第三十三nmos管n33、第三十四nmos管n34、第三十五nmos管n35、第四电容c4、第五电容c5和第十四反相器i14，所述第二十二pmos管p22的源极、第二十三pmos管p23的源极、第二十四pmos管p24的源极和第二十九nmos管n29的漏极均与电源端连接，所述第二十七nmos管n27的漏极分别与第二十二pmos管p22的漏极、第二十二pmos管p22的栅极、第二十三pmos管p23的栅极和第二十四pmos管p24的漏极连接，所述第二十三pmos管p23的漏极分别与第二十八nmos管n28的漏极和第二十九nmos管n29的栅极连接，所述第三十三nmos管n33的漏极分别与第二十七nmos管n27的源极和第二十八nmos管n28的源极，所述第二十三pmos管p23的漏极通过第五电容c5进而与第三十三nmos管n33的源极连接，所述第二十七nmos管n27的栅极分别与第三十nmos管n30的栅极和配置输出电压模块的输出端连接，所述第三十nmos管n30的源极分别与第三十nmos管n30的漏极、第三十一nmos管n31的源极和第三十二nmos管n32的源极连接，所述第三十一nmos管n31的栅极分别与第三十二nmos管n32的栅极、第三十三nmos管n33的栅极和第三十四nmos管n34的栅极相连接，所述第三十二的栅极的漏极分别与第三十三nmos管n33的栅极的源极、第三十四nmos管n34的栅极的源极和第三十五nmos管n35的栅极的源极连接，所述第三十五nmos管n35的栅极与第十四反相器i14的输出端连接，所述第二十九nmos管n29的源极通过第四电容c4进而与第三十五nmos管n35的源极连接，所述第二十九nmos管n29的源极分别与第二十八nmos管n28的栅极、第三十四nmos管n34的漏极、第三十五nmos管n35的漏极和驱动及开关电容功率子电路的第二输入端连接。

由于传统的开关电容变换器常在启动或者负载发生较大变化时，出现输出不稳定的情况，因此为了避免这一缺点，本发明的vout生成模块除了为驱动及开关电容功率子电路内部器件供电外，还连接至输出，在开关电容变换器输出不稳定时，由vout生成模块来为输出供电。vout生成模块是一个引入了特定失配运放的ldo，其失配的offset幅值为是否启动该模块供电提供了一个阈值。

本发明实施例在保证第二十七nmos管n27和第二十八nmos管n28单个管子尺寸相同的情况下，通过失配第二十七nmos管n27和第二十八nmos管n28的管子数目，来获得失配的offset幅值，使得输出电压偏离vref一定的幅度，可以假设为vo_min，在上电阶段，系统输出vout<vo_min，vout生成模块会为输出供电，当scdc-dc(开关电容变换器)的输出大于vo_min时，vout生成模块维持其静态工作状态，由开关电容变换器为负载供电，一旦负载发生较大变化，开关电容变换器的控制环路已经处于极限调节情况或者失控情况，还是无法满足负载稳定输出，负载电压低于vo_min时，系统会马上切换为vout生成模块供电，保证输出的稳定。

参考图6，进一步作为优选的实施方式，所述vco环路控制模块包括第二十五pmos管p25、第二十六pmos管p26、第三十六nmos管n36、第六电阻r6和环形振荡器，所述第二十五pmos管p25的源极与第二十六pmos管p26的源极连接，所述第二十五pmos管p25的漏极分别与第二十五pmos管p25的栅极、第二十六pmos管p26的栅极和第三十六nmos管n36的漏极连接，所述第三十六nmos管n36的源极通过第六电阻r6进而与地连接，所述误差放大器的输出端与第三十六nmos管n36的栅极连接，所述第二十六pmos管p26的漏极与环形振荡器连接。

参考图7，进一步作为优选的实施方式，所述的误差放大器包括第二十七pmos管p27、第二十八pmos管p28、第三十七nmos管n37、第三十八nmos管n38、第三十九nmos管n39、第四十nmos管n40、第四十一nmos管n41、第四十二nmos管n42、第四十三nmos管n43、第四十四nmos管n44、第四十五nmos管n45和第四十六nmos管n46，所述第二十七pmos管p27的源极、第二十八pmos管p28的源极、第三十九nmos管n39的漏极和第四十五nmos管n45的漏极均连接至电源端，所述第二十九pmos管p29的漏极分别与第二十九pmos管p29的栅极、第二十八pmos管p28的栅极和第三十七nmos管n37的漏极，所述第二十八pmos管p28的漏极分别与第三十八nmos管n38的漏极、第三十九nmos管n39的栅极和第四十nmos管n40的漏极相连接，所述第四十三nmos管n43的漏极分别与第三十七nmos管n37的源极和第三十八nmos管n38的源极相连接，所述第四十一nmos管n41的源极与第四十二的源极连接，所述第四十一nmos管n41的栅极分别与第四十二nmos管n42的栅极、第四十三nmos管n43的栅极、第四十四nmos管n44的栅极和第四十六nmos管n46的栅极连接，所述第三十九nmos管n39的源极分别与第四十五nmos管n45的栅极和第四十四nmos管n44的漏极连接，所述第四十五nmos管n45的源极分别与第四十六nmos管n46的漏极和vco环路控制模块的输入端连接，所述第三十七nmos管n37的栅极与配置输出电压模块的输出端连接，所述第三十八nmos管n38的栅极与驱动及开关电容功率子电路第一输出端连接，所述第四十二nmos管n42的漏极、第四十三nmos管n43的源极、第四十四nmos管n44的源极、第四十六nmos管n46的源极和第四十nmos管n40的源极均与地连接。

本实施例中，输出电压反馈与参考电压相比较，进入误差信号放大器，误差信号vctrl控制第三十六nmos管n36，误差信号的电压变化，经第六电阻r6转变为电流变化，通过电流调控环形振荡器的工作电流，改变输出时钟信号的频率，环形振荡器输出15个相位的时钟信号，相移是24°，经过驱动电路，分别控制15个开关电容功率子电路。本实施例中，反馈信号与参考电压经过差分输入放大级，后将放大后的误差信号经过两级源极跟随器，输出电压钳位在2v左右，起到误差信号输出钳位作用，并且误差放大器不需要补偿的电容和电阻，简化了环路控制。误差信号通过第三十六nmos管n36和第六电阻r6由电压信号转变为电流信号，经过镜像管第二十六pmos管p26和第二十五poms管，连接至环形振荡器，误差信号转变为输出时钟的频率变化，输出相位间隔24°的15个时钟信号，经过驱动电路，控制15个开关电容功率级电路的电压转换，稳定输出负载电压，减小了纹波，提升效率。

从上述内容可知，本发明实现了宽范围电压输入，并且能高效地配置双模式增益拓扑，有效避免误导通的死区电路控制情况，大大降低损耗，完成稳定的数字可配置电压输出。而且本发明中vout生成模块通过引入带特定失配运放的ldo从而能保证输出启动时及瞬态变化时的稳定，弥补了控制环路无法调控的缺点。进一步，本发明还简化误差信号生成和环路控制，通过15相位时钟控制信号驱动开关电容功率子电路单元模块，减小了纹波，提升效率。

以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。