半导体开关控制电路以及开关电源装置的制作方法

本发明涉及半导体开关控制电路以及开关电源装置。

背景技术：

近年来，使用诸如sic和gan的宽带隙半导体的下一代电子器件的开发正在进行中，对于如图29所示的开关电源装置101的高效率和小型化的期望正在增加。为了回应这种期望，宽带隙半导体由于比传统的具有明显更低的导通电阻和更快的开关速度的半导体开关，因此，正越来越受到关注。

开关电源装置101为pfc升压斩波电路，该pfc升压斩波电路将输入电压升压到期望的电压，并且从一对输出端子将升压后的电压提供给未图示的负载。当使用宽带隙半导体(例如，碳化硅，氮化镓，氧化镓，金刚石等)作为这种开关电源装置101的半导体开关106时，由于其具有的低导通电阻和高速开关的特性，因此可以实现高效率和小型化。

【先行技术文献】

【专利文献1】特开2009/22106号公报

然而，当宽带隙半导体用作半导体开关时，尽管可以进行高速开关，但如图13所示，可能出现在关断期因寄生电容或寄生电感导致发生意外自激振荡的问题。特别是在宽带隙半导体的半导体开关的阈值较低的情况下，半导体开关可能因自激振荡而发生故障，并且半导体开关及其外围电路部件也可能因此受到损坏。

因此，在上述的开关电源装置中，如专利文献1那样，可以考虑在开关电源装置中增加负电压电源，并且在关断期将栅极电压偏置为负电压。然而，添加了负电压电源的开关电源装置，其构造变得复杂，并且即使在这种构造中，在诸如电源被启动时或当发生过载时等会流通大的开关电流的时刻，也会发生自激振荡，最终半导体开关及其周边电路部件被破坏(参照图31的过载区域的栅极电压波形)。在图31的负载特性图(具有所谓的下降特性的负载特性图)中，展示了使用过电流限制保护电路时的负载特性，该电路在规定的输出电流(功率)或更高时具有恒定的功率下降特性，并且在不足规定的输出电流(功率)时具有突发控制电路的连带下降特性。如图31所示，由于在b点(切换至突发控制的切换点)和c点(开关转换停止点)之间的运作为突发控制，其限制了开关电流，并且不易发生自激振荡，点a(下降起始点)和点b之间的运作是恒定功率下降控制，并且最大电流作为开关电流流通，因此存在上述问题。另外，当开关电源启动时，同样会存在上述问题。

本发明鉴于上述问题，目的是提供一种半导体开关控制电路，其即便是在电源启动时或发生过载时等会流通大的开关电流的时刻，也不易发生自激振荡。

技术实现要素：

【1】本发明的半导体开关控制电路，通过对具备源电极、漏电极以及栅电极的半导体开关中的所述栅电极提供驱动电流来进行所述半导体开关的on/off控制，其特征在于，包括：脉冲信号生成部，用于生成作为进行所述半导体开关的on/off控制的时间基准的脉冲信号；驱动电流生成部，在根据所述脉冲信号生成部生成的所述脉冲信号生成所述驱动电流后，将该驱动电流提供至所述半导体开关的所述栅电极；电流检测部，用于对所述半导体开关的漏极电流或源极电流、亦或是对在所述半导体开关的外围电路的规定电流流路上流通的电流进行检测；以及驱动电流控制部，具备根据所述脉冲信号生成部生成的所述脉冲信号以及所述电流检测部检测出的电流，对所述驱动电流生成部生成的所述驱动电流进行控制的功能。

【2】在本发明的半导体开关控制电路中，理想的情况是：所述驱动电流生成部具有用于对所述半导体开关的所述栅电极进行电流充电的拉电流(source)部以及用于从所述半导体开关的所述栅电极进行电流放电的灌电流(sink)部，所述驱动电流控制部通过控制对所述半导体开关的所述栅电极进行充电的充电电流或是控制从所述半导体开关的所述栅电极放电出的放电电流，从而控制所述驱动电流。

【3】在本发明的半导体开关控制电路中，理想的情况是：当所述电流检测部检测出的电流超过规定的第一设定电流时，所述驱动电流控制部控制所述驱动电流，使当所述半导体开关处于关断期时所述栅极电压的下降速度低于检测前的该下降速度。

【4】在本发明的半导体开关控制电路中，理想的情况是：所述驱动电流控制部可将多个电流电平设定为所述第一设定电流，并且控制所述驱动电流，使所述栅极电压的下降速度随着所述电流检测部检测出超过所述多个电流压电平中更大的电流电平的电流而呈阶段性下降。

【5】在本发明的半导体开关控制电路中，理想的情况是：进一步包括：第二脉冲信号生成部，用于在当所述电流检测部检测出的电流超过所述第一设定电流时生成第二脉冲信号，所述驱动电流控制部根据所述第二脉冲信号生成部生成的所述第二脉冲信号控制所述驱动电流。

【6】在本发明的半导体开关控制电路中，理想的情况是：所述灌电流部具有相互并联的多个放电电流流路，所述驱动电流控制部具有被输入来自于所述脉冲信号生成部的所述脉冲信号的r端子、被输入来自于所述第二脉冲信号生成部的所述第二脉冲信号的s端子、以及输出用于控制所述放电电流的控制信号的q端子，并且所述驱动电流控制部具有当在导通(on)期内被输入来自于所述第二脉冲信号生成部的所述第二脉冲信号的情况下，在紧接着所述导通期之后的关断时用于停止所述多个放电电流流路中的至少一个所述放电电流流路中的放电运作的rs触发器(rsflip-flop)。

【7】在本发明的半导体开关控制电路中，理想的情况是：所述灌电流部具有相互并联的多个放电电流流路，所述驱动电流控制部具有当在导通期内被输入来自于所述第二脉冲信号生成部的所述第二脉冲信号的情况下，在紧接着所述导通期之后的关断时用于停止所述多个放电电流流路中的至少一个所述放电电流流路中的放电运作的充放电控制部。

【8】在本发明的半导体开关控制电路中，理想的情况是：所述多个放电电流流路各自具有不同的放电能力。

【9】在本发明的半导体开关控制电路中，理想的情况是：所述驱动电流控制部具有当在导通期内被输入来自于所述第二脉冲信号生成部的所述第二脉冲信号的情况下，在紧接着所述导通期之后的关断时使流通所述灌电流部的电流的电流量模拟(analog)减少的充放电控制部。

【10】在本发明的半导体开关控制电路中，理想的情况是：当所述电流检测部检测出的电流超过规定的第二设定电流时，所述驱动电流控制部控制所述驱动电流，使当所述半导体开关处于开启期时所述栅极电压的上升速度低于检测前的该上升速度。

【11】在本发明的半导体开关控制电路中，理想的情况是：所述驱动电流控制部可将多个电流电平设定为所述第二设定电流，并且控制所述驱动电流，使所述栅极电压的上升速度随着所述电流检测部检测出超过所述多个电流压电平中更大的电流电平的电流而呈阶段性下降。

【12】在本发明的半导体开关控制电路中，理想的情况是，进一步包括：第三脉冲信号生成部，用于在当所述电流检测部检测出的电流超过所述第二设定电流时生成第三脉冲信号，所述驱动电流控制部具有根据所述第三脉冲信号生成部生成的所述第三脉冲信号控制所述驱动电流的功能。

【13】在本发明的半导体开关控制电路中，理想的情况是：所述拉电流部具有相互并联的多个充电电流流路，所述驱动电流控制部具有被输入来自于所述脉冲信号生成部的所述脉冲信号的r端子、被输入来自于所述第三脉冲信号生成部的所述第三脉冲信号的s端子、以及输出用于控制所述充电电流的控制信号的q端子，并且所述驱动电流控制部具有当在导通期内被输入来自于所述第三脉冲信号生成部的所述第三脉冲信号的情况下，在所述导通期之后的下一个导通期开启时用于停止所述多个充电电流流路中的至少一个所述充电电流流路中的充电运作的rs触发器。

【14】在本发明的半导体开关控制电路中，理想的情况是：所述拉电流部具有相互并联的多个充电电流流路，所述驱动电流控制部当在导通期内被输入来自于所述第三脉冲信号生成部的所述第三脉冲信号的情况下，在所述导通期之后的下一个导通期开启时停止所述多个充电电流流路中的至少一个所述充电电流流路中的充电运作。

【15】在本发明的半导体开关控制电路中，理想的情况是：所述多个充电电流流路各自具有不同的充电能力。

【16】在本发明的半导体开关控制电路中，理想的情况是：所述驱动电流控制部具有当在导通期内被输入来自于所述第三脉冲信号生成部的所述第三脉冲信号的情况下，在所述导通期之后的下一个导通期开启时使流通所述拉电流部的电流的电流量模拟减少的充放电控制部。

【17】在本发明的半导体开关控制电路中，理想的情况是：所述半导体开关控制电路进一步包括：栅极电压检测部，用于检测所述半导体开关的栅极电压，所述驱动电流控制部具有根据所述脉冲信号生成部生成的所述脉冲信号与所述栅极电压检测部检测出的所述栅极电压，对所述驱动电流生成部生成的所述驱动电流进行控制的功能。

【18】在本发明的半导体开关控制电路中，理想的情况是：所述第一设定电流或所述第二设定电流被设定为：超过所述半导体开关的额定负载区域处的所述漏极电流或所述源极电流、亦或是超过在所述半导体开关的外围电路的规定电流流路上流通的电流的电流范围的值。

【19】在本发明的半导体开关控制电路中，理想的情况是：所述半导体开关由宽带隙半导体形成。

【20】在本发明的半导体开关控制电路中，理想的情况是：所述宽带隙半导体由碳化硅、氮化镓、氧化镓或金钢石构成。

【21】本发明涉及的开关电源装置，包括：具有源电极、漏电极以及栅电极的半导体开关；以及通过对所述半导体开关的所述栅电极提供驱动电流从而进行所述半导体开关的on/off控制的半导体开关控制电路，其特征在于：采用上述【1】至【20】中的任意一项记载的半导体开关控制电路来作为所述半导体开关控制电路。

发明效果

根据本发明的半导体开关控制电路以及开关电源装置，由于具备驱动电流控制部，其根据脉冲信号生成部生成的脉冲信号与电流检测部检测出的电流，对驱动电流生成部生成的驱动电流进行控制，因此即便是在电源启动时或发生过载时等会流通大的开关电流的时刻，也能够通过控制驱动电流，使栅极电压的下降速度或上升速度变低(变慢)(参照图4、7、13以及16)，实现不易因电源启动时或发生过载时等会流通大的开关电流的时刻产生的自激振荡导致半导体开关出现故障或是导致半导体开关及其外围电路部件的损坏(参照图5以及图14)。

附图说明

图1是实施方式一涉及的开关电源装置1的电路图。

图2是用于说明实施方式一涉及的半导体开关控制电路12的图。

图3是展示实施方式一涉及的开关电源装置1中开关运作时的漏极电流id的波形模式图。

图4是展示实施方式一涉及的开关电源装置1中开关运作时的栅极电压vgs的波形的模式图。

图5是将实施方式一涉及的开关电源装置1中每个负载区域在关断时的栅极电压vgs的波形与负载特性图一同进行展示的模式图。

图6是在实施方式一涉及的开关电源装置1中，在将多个电流电平i11、i12作为第一设定电流i1进行设置的情况下的开关运作时的漏极电流id的波形模式图。

图7是在实施方式一涉及的开关电源装置1中，在将多个电流电平i11、i12作为第一设定电流i1进行设置的情况下的开关运作时的栅极电压vgs的波形模式图。

图8是用于说明实施方式一的变形例一涉及的半导体开关控制电路12a的图。

图9是用于说明实施方式一的变形例一涉及的半导体开关控制电路12a中各种波形的图。

图10是用于说明实施方式一的变形例二涉及的半导体开关控制电路12b的图。

图11是用于说明实施方式一的变形例三涉及的半导体开关控制电路12c的图。

图12是展示实施方式二涉及的开关电源装置中开关运作时的漏极电流id的波形模式图。

图13是展示实施方式二涉及的开关电源装置中开关运作时的栅极电压vgs的波形的模式图。

图14是将实施方式二涉及的开关电源装置中每个负载区域在开启时的栅极电压vgs的波形与负载特性图一同进行展示的模式图。

图15是在实施方式二涉及的开关电源装置中，在将多个电流电平i21、i22作为第二设定电流i2进行设置的情况下的开关运作时的漏极电流id的波形模式图。

图16是在实施方式二涉及的开关电源装置中，在将多个电流电平i21、i22作为第二设定电流i2进行设置的情况下的开关运作时的栅极电压vgs的波形模式图。

图17是用于说明实施方式二的变形例一涉及的半导体开关控制电路12d的图。

图18是用于说明实施方式二的变形例一涉及的半导体开关控制电路12d中各种波形的图。

图19是用于说明实施方式二的变形例二涉及的半导体开关控制电路12e的图。

图20是用于说明实施方式二的变形例三涉及的半导体开关控制电路12f的图。

图21是用于说明实施方式三涉及的半导体开关控制电路12g的图。

图22是展示实施方式三涉及的开关电源装置中开关运作时的栅极电压vgs的波形的模式图。

图23是在实施方式三涉及的开关电源装置中，在将多个电压电平v11、v12作为第一设定电压v1进行设置的情况下的开关运作时的栅极电压vgs的波形模式图。

图24是展示实施方式三涉及的开关电源装置中开关运作时的栅极电压vgs的波形的模式图。

图25是在实施方式三涉及的开关电源装置中，在将多个电压电平v21、v22作为第二设定电压v2进行设置的情况下的开关运作时的栅极电压vgs的波形模式图。

图26是用于说明实施方式四涉及的半导体开关控制电路12h的图。

图27是用于说明实施方式四涉及的半导体开关控制电路12h中各种波形的图。

图28是用于说明实施方式五涉及的半导体开关控制电路12i的图。

图29是以往的开关电源装置101的电路图。

图30是展示以往的开关电源装置101中开关运作时的栅极电压vgs的波形模式图。

图31是将以往的开关电源装置101中每个负载区域在关断时的栅极电压vgs的波形与负载特性图一同进行展示的模式图。

具体实施方式

以下，将依据附图，对本发明的半导体开关控制电路以及开关电源装置进行说明。

【实施方式一】

1.实施方式一涉及的半导体开关控制电路16以及开关电源装置1

在实施方式一中，以将本发明的半导体开关控制电路应用于由临界模式型升压斩波器构成的开关电源装置的示例来说明本发明的半导体开关控制电路以及开关电源装置。图1是使用了实施方式一涉及的半导体开关控制电路12后的开关电源装置1(实施方式一涉及的开关电源装置1)的电路图。图2是用于说明实施方式一涉及的半导体开关控制电路12的图。

图1所示的开关电源装置1为实施方式一涉及的开关电源装置1，即上述临界模式型pfc升压斩波电路，其将输入电压升压至所期望的电压后通过一对输出端子提供给未图示的负载。在实施方式一涉及的开关电源装置1中，采用宽带隙半导体(例如，碳化硅、氮化镓、氧化镓、金钢石等)来作为半导体开关6，并通过其所具有的低导通电阻以及高速开关转换的特性来实现装置的高效化以及小型化。

具有上述构成的开关电源装置1具备下述的半导体开关控制电路12(实施方式一涉及的半导体开关控制电路12)来作为作为半导体开关控制电路。

实施方式一涉及的半导体开关控制电路12如图2所示，通过对具备源电极、漏电极以及栅电极的半导体开关6中的栅电极提供驱动电流来进行半导体开关6的on/off控制，其包括：脉冲信号生成部13，用于生成作为进行半导体开关6的on/off控制的时间基准的脉冲信号；驱动电流生成部14，在根据脉冲信号生成部17生成的脉冲信号生成驱动电流后，将该驱动电流提供至半导体开关6的栅电极；电流检测部18，用于检测半导体开关6的漏极电流(或源极电流)；以及驱动电流控制部10，具有根据脉冲信号生成部13生成的脉冲信号以及电流检测部18检测出的电流，对驱动电流生成部14生成的驱动电流进行控制的功能。另外，在图2中符号17表示充放电控制部。

驱动电流生成部14具有：用于对半导体开关6的栅电极进行电流充电的拉电流部15、以及用于使半导体开关6的栅电极进行电流放电的灌电流部，驱动电流控制部19通过控制对半导体开关6的栅电极进行充电的充电电流或是控制从半导体开关6的栅电极放电出的放电电流，从而控制驱动电流。

图3是展示实施方式一涉及的开关电源装置1中开关运作时的漏极电流id的波形的模式图。其中，图3(a)展示的是位于额定最大负载区域处的漏极电流id波形，图3(b)展示的是位于过载区域1处的漏极电流id波形，图3(c)展示的是位于过载区域2处的漏极电流id波形。额定最大负载区域为额定负载区域中负载最重的区域，过载区域1为过载区域中负载相对较轻的区域，过载区域2为过载区域中负载相对较重的区域(参照后述的图5)。

图4是展示实施方式一涉及的开关电源装置1中开关运作时的栅极电压vgs的波形的模式图。图中，位于最左侧的栅极电压vgs波形是额定最大负载区域中的栅极电压vgs的波形，从左侧起第二个栅极电压vgs的波形是过载区域1中的栅极电压vgs的波形，从左起的第三个栅极电压vgs的波形是过载区域2中的栅极电压vgs的波形。

图5是将实施方式一涉及的开关电源装置1中每个负载区域在关断时的栅极电压vgs的波形与负载特性图一同进行展示的模式图。图中，位于最左侧的栅极电压vgs波形是轻负载区域中的栅极电压vgs的波形，从左侧起第二个栅极电压vgs的波形是重负载区域中的栅极电压vgs的波形，从左起的第三个栅极电压vgs的波形是额定最大负载区域中的栅极电压vgs的波形，从左起的第四个栅极电压vgs的波形是过载区域1中的栅极电压vgs的波形，从左起的第五个栅极电压vgs的波形是过载区域2中的栅极电压vgs的波形。从左侧起第六个栅极电压vgs的波形是在降低了关断期中栅极电压vgs的下降速度的情况下(参照符号r1)的栅极电压vgs的波形。另外，轻负载区域指的是额定负载区域中负载相对较轻的区域，重负载区域指的是额定负载区域中负载比轻负载区域更重且比额定最大负载区域更轻的区域(参照图5)。

在实施方式一涉及的半导体开关控制电路12中，当电流检测部18检测出的电流超过规定的第一设定电流i1时，驱动电流控制部19控制驱动电流，使当半导体开关6处于关断期时的栅极电压vgs的下降速度低于检测前的该下降速度(参照图3以及图4)。因此，从图3以及图4中也可以明白，位于过载区域1处并处于关断期toff2时的下降速度以及位于过载区域2处并处于关断期toff3时的下降速度均慢于位于额定最大负载区域处并处于关断期toff1时的下降速度，并且，与此相应的，过载区域1的关断期toff2以及过载区域2的关断期toff3均长于额定最大负载区域的关断期toff1(即，toff2＝toff3＞toff1)。

关断时发生的自激振荡具体是在栅极电压vgs超过额定最大负载区域后到达过载区域1时产生的，并且在栅极电压vgs到达过载区域2时变大。此时，如果对此放任不管，自激振荡就会如以往一样变得极大，可能导致半导体开关出现故障或是导致半导体开关及其外围电路部件的损坏(参照图30以及图31中过载区域2处的栅极电压vgs的波形)。相对于此，在实施方式一涉及的半导体开关控制电路12中，由于一旦栅极电压vgs到达过载区域1(漏极电流id超过第一设定电流i1)，驱动电流控制部22就会控制驱动电流，使栅极电压vgs的下降速度低于检测前的该下降速度，因此自激振荡便得以被抑制，从而能够将自激振荡的大小维持在不导致半导体开关6出现故障的较小的程度(参照图4以及图5中过载区域1以及过载区域2处的栅极电压vgs的波形)。

在实施方式一涉及的半导体开关控制电路12中，在导通期中当电流检测部18检测出的漏极电流id超过第一设定电流i1时，在紧接着该开启期之后的关断期中立即降低(减慢)下降速度(参照图3以及图4)。通过这样的构成，就能够获得较高的自激振荡抑制效果。不过，在本发明中，也可以在下一个开启期之后的关断期中降低(减慢)下降速度。通过这样的构成，就不必将驱动电流控制部19的控制设置得那么快速。

第一设定电流i1被设定为超过额定最大负载区域处的漏极电流(或源极电流)的电流范围的值(参照图3(a))。当将第一设定电流i1设定为略高于额定最大负载区域的值的情况下，虽然会增大抑制自激振荡的效果，但由于同时会导致关断期变长且开关转换速度会变得太慢，因此不够理想。而另一方面，当将第一设定电流i1设定为远高于额定最大负载区域的值的情况下，则有可能无法充分获得抑制自激振荡的效果，因而同样不够理想。因此从上述观点来看，将第一设定电流i1设定为权衡了抑制自激振荡的效果与关断期之后的值才较为理想。

图6是在实施方式一涉及的开关电源装置1中，在将多个电流电平i11、i12作为第一设定电流i1进行设置的情况下的开关运作时的漏极电流id的波形模式图。其中，图6(a)展示的是位于额定最大负载区域处的漏极电流id波形，图6(b)展示的是位于过载区域1处的漏极电流id波形，图6(c)展示的是位于过载区域2处的漏极电流id波形。

图7是在实施方式一涉及的开关电源装置1中，在将多个电流电平i11、i12作为第一设定电流i1进行设置的情况下的开关运作时的栅极电压vgs的波形模式图。图中，位于最左侧的栅极电压vgs波形是额定最大负载区域中的栅极电压vgs的波形，从左侧起第二个栅极电压vgs的波形是过载区域1中的栅极电压vgs的波形，从左起的第三个栅极电压vgs的波形是过载区域2中的栅极电压vgs的波形。

在实施方式一涉及的半导体开关控制电路12中，如图6所示，驱动电流控制部19可将多个电流电平(i11～i12)设定为第一设定电流，并且能够控制驱动电流，使栅极电压vgs的下降速度随着漏极电流id超过多个电流压电平中更大的电流电平而呈阶段性下降(在图6以及图7中满足toff3＞toff2＞toff1)。通过这样的构成，就能够根据自激振荡做产生的危险度来适宜地控制栅极电压的下降速度，从而能够在无需非必要地延长关断期的情况下获得抑制自激振荡的效果。

如图6所示，例如可以设定2个电流电平来作为多个电流电平，不过本发明并不仅限于此，例如也可以设定3个或更多个电流电平来作为多个电流电平。作为多个电流电平的具体值，可以设定为使之(电流电平的具体值)能够根据自激振荡发生后产生的危险度来对栅极电压的下降速度进行适宜地控制。

2.实施方式一涉及的半导体开关控制电路12以及开关电源装置1的效果

根据实施方式一涉及的半导体开关控制电路12，由于具备驱动电流控制部19，其根据脉冲信号生成部13生成的脉冲信号以及电流检测部18检测出的电流，对驱动电流生成部14生成的驱动电流进行控制，因此在电源启动时或发生过载时等会流通大的开关电流的时刻，通过控制驱动电流，使栅极电压的下降速度或上升速度变低(变慢)(参照图4以及图7)，就能够实现不易因电源启动时或发生过载时等会流通大的开关电流的时刻产生的自激振荡导致半导体开关出现故障或是导致半导体开关及其外围电路部件的损坏(参照图5)。

另外，根据实施方式一涉及的半导体开关控制电路12，由于驱动电流生成部14具有用于对半导体开关6的栅电极进行电流充电的拉电流部15、以及用于使半导体开关6的栅电极进行电流放电的灌电流部，并且驱动电流控制部19通过控制对半导体开关6的栅电极进行放电的放电电流来控制驱动电流，因此在电源启动时或发生过载时等会流通大的开关电流的时刻，就能够通过将驱动电流控制在合适的值内，从而使栅极电压的下降速度或上升速度变低(变慢)。

根据实施方式一涉及的半导体开关控制电路12，由于当电流检测部18检测出的电流超过规定的第一设定电流i1时，驱动电流控制部19控制驱动电流，使当半导体开关6处于关断期时栅极电压vgs的下降速度低于检测前的该下降速度，因此能够在较易发生自激振荡的关断期内获得足够的自激振荡抑制效果。

另外，根据实施方式一涉及的半导体开关控制电路12，由于驱动电流控制部19可将多个电流电平设定为第一设定电流，并且能够控制驱动电流，使栅极电压vgs的下降速度随着电流检测部18检测出超过多个电流压电平中更大的电流电平的电流而呈阶段性下降，因此能够根据自激振荡做产生的危险度来适宜地控制栅极电压的下降速度，从而能够在无需非必要地延长关断期的情况下获得抑制自激振荡的效果。

另外，根据实施方式一涉及的半导体开关控制电路12，由于半导体开关6由宽带隙半导体(例如，碳化硅、氮化镓、氧化镓或金钢石)形成，因此就能够通过其所具有的低导通电阻以及高速开关转换的特性来实现装置的高效化以及小型化。

【实施方式一的变形例】

图8是用于说明实施方式一的变形例一涉及的半导体开关控制电路12a的图。图9是用于说明实施方式一的变形例一涉及的半导体开关控制电路12a中各种波形的图。图10是用于说明实施方式一的变形例二涉及的半导体开关控制电路12b的图。图11是用于说明实施方式一的变形例三涉及的半导体开关控制电路12c的图。

在本发明中，如图8所示的半导体开关控制电路12a、如图10所示的半导体开关控制电路12b、以及如图11所示的半导体开关控制电路12c般，半导体开关控制电路进一步包括第二脉冲信号生成部20，其在当电流检测部18检测出的电流超过第一设定电流时生成第二脉冲信号，驱动电流控制部19a、19b、19c也可以根据第二脉冲信号生成部20生成的第二脉冲信号s2来控制驱动电流。

其中，在实施方式一的变形例一涉及的半导体开关控制电路12a中，灌电流部16具有相互并联的多个放电电流流路(放电电流源161、162)，驱动电流控制部19a具有被输入来自于脉冲信号生成部13的脉冲信号s1的r端子、被输入来自于第二脉冲信号生成部20的第二脉冲信号s2的s端子、以及输出用于控制放电电流的控制信号(rsff信号)s3的q端子，并且驱动电流控制部19a具有当在导通(on)期内被输入来自于第二脉冲信号生成部20的第二脉冲信号s2的情况下，在紧接着导通期之后的关断时将用于停止多个放电电流流路中的至少一个放电电流流路中的放电运作的rsff信号从q端子处进行输出的rs触发器21。像这样，通过根据第二脉冲信号s2来减少流通灌电流部16的电流的电流量，就能够实现不易因电源启动时或发生过载时等会流通大的开关电流的时刻产生的自激振荡导致半导体开关出现故障或是导致半导体开关及其外围电路部件的损坏。

下面采用图9对实施方式一涉及的半导体开关控制电路12a的运作进行说明。从图9中可以看出，在导通期(导通期1～4)内，从脉冲信号生成部13输出的第一脉冲信号s1为h，其用于使半导体开关6导通，因此半导体开关6处流通漏极电流。此时，当漏极电流超过规定的阈值电流(第一设定电流i1)时，第二脉冲信号生成部20就会生成第二脉冲信号s2。随后，从rs触发器21输出的rsff信号s3变为l从而sw22转为开放状态。这样一来，由于在紧接着导通期之后的关断时来自于灌电流部16的两个放电电流源161、162中的一个放电电流源162的电流(也称为放电电流或灌电流)不再被提供至栅电极，因此在整体上看被提供至栅电极的放电电流的电流量就会减少，从而在关断时栅极电压vgs的下降速度就会变慢。因此，通过关断时浪涌电压的降低，就能够减少栅极电压vgs和漏极电流的振荡现象(参照图5中过载区域处的栅极电压波形)，从而即便是在电源启动时或发生过电流时等运作条件下也能够防止半导体开关的损坏或劣化。另外，在此情况下，由于仅在电源启动时或发生过电流时的条件下关断半导体开关时才减少放电电流，因此在通常负载模式下不会降低电力转换效率。

另外，在上述实施方式一的变形例二涉及的半导体开关控制电路12b中，如图10所示，灌电流部16具有互相并联的多个放电电流流路(放电电流源161、162)，驱动电流控制部19b具有充放电控制部17，其在当导通期内第二脉冲信号生成部输入第二脉冲信号s2的情况下，用于在紧接着导通期之后的关断时停止多个放电电流流路中的至少一个放电电流流路的放电运作。像这样，通过根据第二脉冲信号s2来减少流通灌电流部16的电流的电流量，也能够实现不易因电源启动时或发生过载时等会流通大的开关电流的时刻产生的自激振荡导致半导体开关出现故障或是导致半导体开关及其外围电路部件的损坏。

另外，多个放电电流流路可以各自具有不同的放电能力。通过这样的构成，就能够在很宽的范围内调整栅极电压的下降速度。

另外，在上述实施方式一的变形例三涉及的半导体开关控制电路12c中，如图11所示，驱动电流控制部19c具有充放电控制部17，其在当导通期内第二脉冲信号生成部20输入第二脉冲信号s2的情况下，用于在紧接着导通期之后的关断时模拟减少流通灌电流部16的电流的电流量。像这样，通过根据第二脉冲信号s2来减少流通灌电流部16的电流的电流量，也能够实现不易因电源启动时或发生过载时等会流通大的开关电流的时刻产生的自激振荡导致半导体开关出现故障或是导致半导体开关及其外围电路部件的损坏。这里的“模拟减少”指的是通过将电流量减少之任意水平，使开关断内的下降速度变为规定的速度。

【实施方式二】

在实施方式一中，虽然已说明了本发明的半导体开关控制电路是一种不易在关断时产生自激振荡的半导体开关控制电路，不过，本发明的半导体开关控制电路还是一种不易在开启时产生自激振荡的半导体开关控制电路。此情况下，本发明对于半导体开关控制电路容易在开启时产生自激振荡的电源装置(例如由连续型的升压斩波器构成的开关电源装置等)尤其具有效果。

图12是展示实施方式二涉及的开关电源装置中开关运作时的漏极电流id的波形的模式图。其中，图12(a)展示的是位于额定最大负载区域处的漏极电流id波形，图12(b)展示的是位于过载区域1处的漏极电流id波形，图12(c)展示的是位于过载区域2处的漏极电流id波形。

图13是展示实施方式二涉及的开关电源装置中开关运作时的栅极电压vgs的波形的模式图。图中，位于最左侧的栅极电压vgs波形是额定最大负载区域中的栅极电压vgs的波形，从左侧起第二个栅极电压vgs的波形以及第三个栅极电压vgs的波形是过载区域1中的栅极电压vgs的波形。

图14是将实施方式二涉及的开关电源装置中每个负载区域在关断时的栅极电压vgs的波形与负载特性图一同进行展示的模式图。图中，位于最左侧的栅极电压vgs波形是轻负载区域中的栅极电压vgs的波形，从左侧起第二个栅极电压vgs的波形是重负载区域中的栅极电压vgs的波形，从左起的第三个栅极电压vgs的波形是额定最大负载区域中的栅极电压vgs的波形，从左起的第四个栅极电压vgs的波形是过载区域1中的栅极电压vgs的波形，从左起的第五个栅极电压vgs的波形是过载区域2中的栅极电压vgs的波形。

在实施方式二涉及的半导体开关控制电路中，当电流检测部检测出的电流超过规定的第二设定电流i2时(参照图12(a))，驱动电流控制部控制驱动电流，使当半导体开关6处于开启期时的栅极电压vgs的上升速度低于检测前的该上升速度(参照图12以及图13)。因此，从图12以及图13中也可以明白，位于过载区域1处(检测出后)并处于开启期ton4时的上升速度以及位于过载区域2处并处于开启期ton5、ton6时的上升速度均慢于位于额定最大负载区域处并处于开启期ton1、ton时的上升速度以及位于过载区域1处(检测前)并处于开启期ton3时的上升速度，并且，与此相应的，过载区域1(检测出后)的开启期ton4以及过载区域2的开启期ton5、ton6均长于额定最大负载区域的开启期ton1、ton2以及过载区域1处(检测前)的开启期ton3(即，ton4＝ton5＝ton6＞ton1＝ton2＝ton3)。另外，第二设定电流i2可以设定为与第一设定电流i1不同的值，也可以设定为相同的值。

开启时发生的自激振荡具体是在栅极电压vgs超过额定最大负载区域后到达过载区域1时产生的，并且在栅极电压vgs到达过载区域2时变大。此时，如果对此放任不管，与关断时的情况一样，自激振荡会变得极大，可能导致半导体开关出现故障或是导致半导体开关及其外围电路部件的损坏。相对于此，在实施方式二涉及的半导体开关控制电路中，由于一旦栅极电压vgs到达过载区域1(漏极电流id超过第二设定电流i2)，驱动电流控制部就会控制驱动电流，使栅极电压vgs的上升速度低于检测前的该上升速度，因此自激振荡便得以被抑制，从而能够将自激振荡的大小维持在不导致半导体开关6出现故障的较小的程度(参照图13以及图14中过载区域1以及过载区域2处的栅极电压vgs的波形)。

在实施方式二涉及的半导体开关控制电路中，由于是在导通期中当电流检测部检测出的漏极电流id超过第二设定电流i2时，在该导通期之后的下一个导通期开启时降低(减慢)下降速度，因此就不必将驱动电流控制部19的控制设置得那么快速(参照图12)。

第二设定电流i2被设定为超过额定最大负载区域处的漏极电流(或源极电流)的电流范围的值。当将第二设定电流i2设定为略高于额定最大负载区域的值的情况下，虽然会增大抑制自激振荡的效果，但由于同时会导致开启期变长且开关转换速度会变得太慢，因此不够理想。而另一方面，当将第二设定电流i2设定为远高于额定最大负载区域的值的情况下，则有可能无法充分获得抑制自激振荡的效果，因而同样不够理想。因此从上述观点来看，将第二设定电流i2设定为权衡了抑制自激振荡的效果与开启期之后的值才较为理想。

图15是在实施方式二涉及的开关电源装置中，在将多个电流电平i21、i22作为第二设定电流i2进行设置的情况下的开关运作时的漏极电流id的波形模式图。其中，图15(a)展示的是位于额定最大负载区域处的漏极电流id波形，图15(b)展示的是位于过载区域1处的漏极电流id波形，图15(c)展示的是位于过载区域2处的漏极电流id波形。图16是在实施方式二涉及的开关电源装置中，在将多个电流电平i21、i22作为第二设定电流i2进行设置的情况下的开关运作时的栅极电压vgs的波形模式图。图中，位于最左侧的栅极电压vgs波形是过载区域1中的栅极电压vgs的波形，从左起的第二个以及第三个栅极电压vgs的波形是过载区域2中的栅极电压vgs的波形。

在实施方式二涉及的半导体开关控制电路中，如图15所示，驱动电流控制部可将多个电流电平(i21～i22)设定为第二设定电流，并且能够控制驱动电流，使栅极电压vgs的上升速度随着漏极电流id超过多个电流压电平中更大的电流电平而呈阶段性下降(在图12以及图13中满足ton6＞ton4＞ton2)。通过这样的构成，就能够根据自激振荡做产生的危险度来适宜地控制栅极电压的上升速度，从而能够在无需非必要地延长开启期的情况下获得抑制自激振荡的效果。

如图15所示，例如可以设定2个电流电平来作为多个电流电平，不过本发明并不仅限于此，例如也可以设定3个或更多个电流电平来作为多个电流电平。作为多个电流电平的具体值，可以设定为使之能够根据自激振荡发生后产生的危险度来对栅极电压的上升速度进行适宜地控制。

实施方式二涉及的半导体开关控制电路除了具备与实施方式一涉及的半导体开关控制电路12相同的效果之外，还具有如下效果。

根据实施方式二涉及的半导体开关控制电路，由于当电流检测部检测出的电流超过规定的第二设定电流i2时，驱动电流控制部控制驱动电流，使当半导体开关处于开启期时的栅极电压vgs的上升速度低于检测前的该上升速度，因此即便是在开启时也能够获得充分的自激振荡抑制效果。

另外，根据实施方式二涉及的半导体开关控制电路，由于驱动电流控制部可将多个电流电平(i21～i22)设定为第二设定电流，并且能够控制驱动电流，使栅极电压vgs的上升速度随着电流检测部检测出超过多个电流压电平中更大的电流电平的电流而呈阶段性下降，因此能够根据自激振荡做产生的危险度来适宜地控制栅极电压的上升速度，从而能够在无需非必要地延长开启期的情况下获得抑制自激振荡的效果。

【实施方式二的变形例】

图17是用于说明实施方式二的变形例一涉及的半导体开关控制电路12d的图。图18是用于说明实施方式二的变形例一涉及的半导体开关控制电路12d中各种波形的图。图19是用于说明实施方式二的变形例二涉及的半导体开关控制电路12e的图。图20是用于说明实施方式二的变形例三涉及的半导体开关控制电路12f的图。

在本发明中，如图17所示的半导体开关控制电路12d、如图19所示的半导体开关控制电路12e、以及如图20所示的半导体开关控制电路12f般，半导体开关控制电路进一步包括第三脉冲信号生成部23，其在当电流检测部18检测出的电流超过第二设定电流时生成第三脉冲信号，驱动电流控制部19d、19e、19f也可以根据第三脉冲信号生成部23生成的第三脉冲信号s4来控制驱动电流。

其中，在实施方式二的变形例一涉及的半导体开关控制电路12d中，拉电流部15具有相互并联的多个充电电流流路(充电电流源151、152)，驱动电流控制部19d具有被输入来自于脉冲信号生成部13的脉冲信号s1的r端子、被输入来自于第三脉冲信号生成部23的第三脉冲信号s4的s端子、以及输出用于控制充电电流的控制信号(rsff信号)s3的q端子，并且驱动电流控制部19a具有当在导通期内被输入来自于第三脉冲信号生成部23的第三脉冲信号s4的情况下，在该导通期之后的下一个导通期开启时将用于停止多个充电电流流路中的至少一个充电电流流路中的充电运作的rsff信号从q端子处进行输出的rs触发器24。像这样，通过根据第三脉冲信号s4来减少流通拉电流部15的电流的电流量，就能够实现不易因电源启动时或发生过载时等会流通大的开关电流的时刻产生的自激振荡导致半导体开关出现故障或是导致半导体开关及其外围电路部件的损坏。

下面采用图18对实施方式二涉及的半导体开关控制电路12d的运作进行说明。从图18中可以看出，在导通期(导通期1～4)内，从脉冲信号生成部13输出的第一脉冲信号s1为h，其用于使半导体开关6导通，因此半导体开关6处流通漏极电流。此时，当漏极电流超过规定的阈值电流(第二设定电流i2)时，第三脉冲信号生成部23就会生成第三脉冲信号s4。随后，从rs触发器24输出的rsff信号s3变为l从而sw25转为开放状态。这样一来，由于在该导通期之后的下一个导通期开启时来自于拉电流部15的两个充电电流源151、152中的一个充电电流源152的电流(也称为充电电流或拉电流)不再被提供至栅电极，因此在整体上看被提供至栅电极的充电电流的电流量就会减少，从而在开启时栅极电压vgs的上升速度就会变慢。因此，通过卡其时浪涌电压的降低，就能够减少栅极电压vgs和漏极电流的振荡现象(参照图14中过载区域处的栅极电压波形)，从而即便是在电源启动时或发生过电流时等运作条件下也能够防止半导体开关的损坏或劣化。另外，在此情况下，由于仅在电源启动时或发生过电流时的条件下开启半导体开关时才减少充电电流，因此在通常负载模式下不会降低电力转换效率。

另外，在上述实施方式二的变形例二涉及的半导体开关控制电路12e中，如图19所示，拉电流部15具有互相并联的多个充电电流流路(充电电流源151、152)，驱动电流控制部19e具有充放电控制部17，其在当导通期内第三脉冲信号生成部23输入第三脉冲信号s4的情况下，用于在该导通期之后的下一个导通期开启时将停止多个充电电流流路中的至少一个充电电流流路的充电运作。像这样，通过根据第三脉冲信号s4来减少流通拉电流部15的电流的电流量，也能够实现不易因电源启动时或发生过载时等会流通大的开关电流的时刻产生的自激振荡导致半导体开关出现故障或是导致半导体开关及其外围电路部件的损坏。

另外，多个充电电流流路可以各自具有不同的充电能力。通过这样的构成，就能够在很宽的范围内调整栅极电压的上升速度。

另外，在上述实施方式二的变形例三涉及的半导体开关控制电路12f中，如图20所示，驱动电流控制部19f具有充放电控制部17，其在当导通期内被输入来自于第三脉冲信号生成部23的第三脉冲信号s4的情况下，用于在该导通期之后的下一个导通期开启时模拟减少流通拉电流部15的电流的电流量。像这样，通过根据第三脉冲信号s4来减少流通拉电流部15的电流的电流量，也能够实现不易因电源启动时或发生过载时等会流通大的开关电流的时刻产生的自激振荡导致半导体开关出现故障或是导致半导体开关及其外围电路部件的损坏。这里的“模拟减少”指的是通过将电流量减少之任意水平，使开启期内的上升速度变为规定的速度。

【实施方式三】

图21是用于说明实施方式三涉及的半导体开关控制电路12g的图。图22是展示实施方式三涉及的开关电源装置中开关运作时的栅极电压vgs的波形的模式图。图23是在实施方式三涉及的开关电源装置中，在将多个电压电平v11、v12作为第一设定电压v1进行设置的情况下的开关运作时的栅极电压vgs的波形模式图。图24是展示实施方式三涉及的开关电源装置中开关运作时的栅极电压vgs的波形的模式图。图25是在实施方式三涉及的开关电源装置中，在将多个电压电平v21、v22作为第二设定电压v2进行设置的情况下的开关运作时的栅极电压vgs的波形模式图。

在图22以及图24中，位于最左侧的栅极电压vgs波形是额定最大负载区域中的栅极电压vgs的波形，从左侧起第二个栅极电压vgs的波形是过载区域1中的栅极电压vgs的波形，从左侧起第三个以及第四个栅极电压vgs的波形是过载区域2中的栅极电压vgs的波形。其中，从左侧起第四个栅极电压vgs的波形是在降低了关断期中栅极电压vgs的下降速度的情况下(参照符号r1)的栅极电压vgs的波形。

在图23以及图25中，位于最左侧以及从左侧起第二个栅极电压vgs波形是过载区域1中的栅极电压vgs的波形，从左侧起第三个以及第四个栅极电压vgs的波形是过载区域2中的栅极电压vgs的波形。其中，从左侧起第四个栅极电压vgs的波形是在降低了开启期中栅极电压vgs的上升速度的情况下(参照符号r2)的栅极电压vgs的波形。

实施方式三涉及的半导体开关控制电路12g虽然在基本的构成上与实施方式一涉及的半导体开关控制电路12相同，但是其在进一步具备栅极电压检测部28这一点上不同于实施方式一涉及的半导体开关控制电路12。即，实施方式三涉及的半导体开关控制电路12g进一步具备用于检测半导体开关6的栅极电压的栅极电压检测部28，并且驱动电流控制部19g具有根据脉冲信号生成部13生成的脉冲信号与栅极电压检测部28检测出的栅极电压来控制驱动电流生成部14g生成的驱动电流的功能。

由于实施方式三涉及的半导体开关控制电路12g的驱动电流控制部19g同时具备：根据脉冲信号生成部13生成的脉冲信号以及电流检测部18检测出的电流对驱动电流生成部14生成的驱动电流进行控制、以及根据脉冲信号生成部13生成的脉冲信号与栅极电压检测部28检测出的栅极电压来控制驱动电流生成部14g生成的驱动电流这两个功能，因此能够实现更加不易因电源启动时或发生过载时等会流通大的开关电流的时刻产生的自激振荡导致半导体开关出现故障或是导致半导体开关及其外围电路部件的损坏的效果。

另外，根据实施方式三涉及的半导体开关控制电路12g，由于驱动电流控制部可将多个电压电平设定为第一设定电压v1或第二设定电压v2，并且能够控制驱动电流，使栅极电压的下降速度或上升速度随着栅极电压检测部28检测出超过多个电压电平中更大的电压电平的电压而呈阶段性下降(参照图23以及图25)，因此能够根据自激振荡做产生的危险度来适宜地控制栅极电压的下降速度或上升速度，从而能够在无需非必要地延长开启期或关断期的情况下获得抑制自激振荡的效果。

【实施方式四】

本发明的半导体开关控制电路即便是在用于控制多个半导体开关的情况下，也同样具备不易引发自激振荡的效果。图26是用于说明实施方式四涉及的半导体开关控制电路12h的图。图27是用于说明实施方式四涉及的半导体开关控制电路12h中各种波形的图。

实施方式四的涉及的半导体开关控制电路12h如图26所示，包括：高端用第一半导体开关6h，其具有第一源电极、第一漏电极以及第一栅电极；以及低端用第二半导体开关6l，其具有第二源电极、第二漏电极以及第二栅电极，其中，通过将第一驱动电流以及第二驱动电流分别提供至由第一半导体开关6h和第二半导体开关6l串联后的半桥电路中的第一栅电极以及第二栅电极，来对第一半导体开关6h以及第二半导体开关6l进行on/off控制。

并且，实施方式四的涉及的半导体开关控制电路12h还包括：第一半导体开关用脉冲信号生成部(未图示)，用于生成作为对第一半导体开关6h进行on/off控制的时间基准的脉冲信号；第二半导体开关用脉冲信号生成部(未图示)，用于生成作为对第二半导体开关6l进行on/off控制的时间基准的脉冲信号；第一驱动电流生成部14h1，在根据第一半导体开关用脉冲信号生成部生成的脉冲信号来生成第一驱动电流后，将该第一驱动电流提供至第一半导体开关6h的第一栅电极；第二驱动电流生成部14h2，在根据第二半导体开关用脉冲信号生成部生成的脉冲信号来生成第二驱动电流后，将该第二驱动电流提供至第二半导体开关6l的第二栅电极；电流检测部(存在于id电平检测脉冲生成器31中)，用于检测第一半导体开关6h的漏极电流或源极电流、第二半导体开关6l的漏极电流或源极电流、或在与半桥电路相连接的外围电路的规定电流流路上流通的电流(在图26中为第二半导体开关6l的漏极电流)；第一驱动电流控制部19h1，根据第一半导体开关用脉冲信号生成部生成的第一脉冲信号与电流检测部检测出的电流，对第一驱动电流生成部生成的第一驱动电流进行控制；以及第二驱动电流控制部19h2，根据第二半导体开关用脉冲信号生成部生成的第二脉冲信号与电流检测部检测出的电流，对第二驱动电流生成部生成的第二驱动电流进行控制。

在实施方式四的涉及的半导体开关控制电路12h中，在电源起动时和过载时当第二半导体开关6l的漏极电流在该第二半导体开关6l的导通期内超过第一设定电流时(参照图27)，第二脉冲信号就会从id电平检测脉冲生成器31(内置有电流检测部以及第二脉冲信号生成器)向rsff32以及rsff34进行输出(参照图26以及图27)，因此，在第二驱动电流控制部19h2处，通过sw35在紧接着该导通期之后的关断时停止放电电流路路的放电运作来减少放电电流(参照图27中的符号a)，从而降低(减慢)栅极电压的下降速度，在第一驱动电流控制部19h1处，通过sw33在该导通期之后的下一个导通期开启时停止充电电流路路的充电运作来减少充电电流(参照图27中的符号b)，从而降低(减慢)栅极电压的上升速度。像这样，由于在电源起动时和过载时等流通大的开关电流的时刻，栅极电压的下降速度以及上升速度均会降低(减慢)，因此就能够实现不易因自激振荡导致半导体开关出现故障或是导致半导体开关及其外围电路部件的损坏。

另外，在实施方式四的涉及的半导体开关控制电路12h中，第二脉冲信号生成部与第三脉冲信号生成部是一体化的，其与电流检测部一起被配置在一个id检测脉冲生成器中。因此，在实施方式四的涉及的半导体开关控制电路12h中，第一设定电流i1与第二设定电流i2被设定为相同的值。

以上，对本发明基于上述实施方式进行了说明。本发明并不限于上述的实施方式，能够在不脱离本发明主旨的范围内实施各种形态，例如，可以是如下变形例：

(1)在上述实施方式一的变形例一至三以及实施方式二的变形例一至三中，虽然采用具有放电电流源的放电电流流路来作为灌电流部16的放电电路流路，以及采用具有充电电流源的充电电流流路来作为拉电流部15的充电电路流路，但本发明不仅限于此。图28是用于说明实施方式五涉及的半导体开关控制电路12i的图。如图28所示，也可以采用具有电阻的放电电流流路来作为灌电流部16的放电电路流路，以及采用具有电阻的充电电流流路来作为拉电流部15的充电电路流路。

(2)在上述各实施方式中，虽然采用检测半导体体开关6的漏极电流id(或源极电流)的电路检测部18来作为电流检测部，但本发明不仅限于此。也可以采用其他类型的电流检测部，例如，可以采用检测开关电源装置的负载电流和输入电流、或是检测与这些电流互成比例的电流(例如电流互感器)的电流检测部。

(3)在上述各实施方式中，虽然作为半导体开关，采用的是使用了宽带隙半导体的半导体开关，但本发明不仅限于此。例如，也可以采用使用了一般的硅材料的半导体开关。

(4)在上述各实施方式中，虽然将半导体开关控制电路配置在控制部11与半导体开关6之间，但本发明不仅限于此。也可以将半导体开关控制电路配置在控制部的内部作为一体化来使用。

(5)在上述各实施方式中，虽然是将半导体开关控制电路用于控制由升压斩波电路构成的开关电源装置中的半导体开关的，但本发明不仅限于此。也可以将半导体开关控制电路用于控制除由升压斩波电路构成的开关电源装置以外的半导体开关。例如，可以用于控制由降压或升降压斩波电路构成的开关电源装置、pwm(plusewidthmoduration)或是rcc(ringingchokeconverter)等被称之为反激电源的开导体开关。

(6)上述各实施方式涉及的半导体开关控制电路虽然是用于控制非绝缘型的开关电源装置中的半导体开关的，但本发明不仅限于此。也可以将本发明的半导体开关控制电路用于控制绝缘型的开关电源装置中的半导体开关。例如可以用于控制反激式转换器或lcc转换器等半导体开关。

符号说明

1、101…开关电源装置；2、102…输入端子；3、103…二极管桥；4、104…输入电容器；5、105…输入线圈；6、106…半导体开关；7、107…整流二极管；8、108…整流电容器；9、109…分压电路(voltageladder)；10、110…输出端子；11、111…控制部；12、12a、12b、12c、12d、12e、12f、12g、12h、12i…半导体开关控制电路；13…脉冲信号生成部；14、14a、14b、14c、14d、14e、14f、14g、14h、14i…驱动电流生成部；15、29…拉电流部；151、152、291…充电电流流路(充电电流源)；16、30…灌电流部；161、162、301、302…放电电流流路(放电电流源)；17…充放电控制部；18…电流检测部；19、19a、19b、19c、19d、19e、19f、19g、19h1、19h2、19i…驱动电流控制部；20…第二脉冲信号生成部、21、24…rs触发器、22、25…sw；23…第三脉冲信号生成器。