一种使芯片待机快速下电的低功耗电路的制作方法

1.本实用新型涉及电子技术领域，具体的说，是一种使芯片待机快速下电的低功耗电路。


背景技术：

2.目前芯片系统速率越来越高，搭配ddr、flash容量越来越大，外围电源电路也越来越复杂。一般芯片系统需要多组电源协同供电，多组电源协同就存在时序要求。例如“主芯片(或者soc芯片)的cpu电压3.3v必须下电到1.2v后，主芯片(或者soc芯片)的gpu电压才能再下电”“低电压先下电，3.3v后下电”等。芯片如果下电时序不满足要求会存在芯片系统反复重启、待机闪屏、死机甚至损坏芯片等风险。
3.现有芯片系统下电时序一般通过以下两种方案调整；
4.一、通过外围增加单片机系统，单片机分别控制每路电源的使能信号，通过控制每路电源的关断时间，从而实现对上下电时序的调整；该方案采用单片机成本高，单片机还需要开发程序，增加整机的成本和技术稳定性。
5.二、通过在电源上增加负载电阻的方式，实现部分电源待机快速下电，原理如图1所示，该电路电阻r2为负载电阻。待机时控制信号standby_pwroff为低电平，mos管q1关断，实现3v3_mos和3v3_mos_cpu的断开，电阻r2作为负载，快速消耗3.3v_mos_cpu中残余的电能，达到该路电源快速下电的目的。但主机正常工作状态，电阻r2作为负载电阻仍然会消耗大量能量；以电阻r2等于100欧姆，设备每天工作8小时为例，该负载电阻功率为0.1w，将使整机在工作和待机状态增加0.1w的功率，一台设备一年将多消耗电量292wh，造成严重资源浪费。


技术实现要素：

6.本实用新型的目的在于提供一种使芯片待机快速下电的低功耗电路，用于解决现有技术中增加负载电阻方式实现电源待机快速下电时导致在正常工作状态耗能较大的问题。
7.本实用新型通过下述技术方案解决上述问题：
8.一种使芯片待机快速下电的低功耗电路，包括电源、电源开关控制电路、负载开关控制电路以及系统后级电路的等效电阻r5和等效电容c2，所述电源开关控制电路用于控制所述负载开关控制电路、等效电阻r5和等效电容c2与所述电源的接通或断开，负载开关控制电路包括负载电阻r2，负载电阻r2接地，所述负载电阻r2与接地之间连接三极管q2的发射极，三极管q2的集电极接地，三极管q2的基极连接限流电阻r4的第一端，限流电阻r4的第二端以及所述电源开关控制电路的控制信号输入端连接。
9.设备工作时，控制信号输入端输入高电平，电源开关控制电路导通，负载开关控制电路、系统后级电路上电，同时，由于负载开关控制电路中三极管q2关断，负载电阻r2不工作，不影响整机功耗；设备待机时，控制信号输入端由高电平转为低电平，电源开关控制电
路关断，负载开关控制电路、系统后级电路与电源端开，在断电瞬间系统后级电路的等效储能电容c2，存储大量电量，此时负载开关控制电路中的三极管q2快速导通，负载电阻r2接入电路工作，快速消耗系统后级电路的残余的电能。当限流电阻r4两端并联有加速电容c1时，缩短了三极管q2的饱和导通时间，实现了负载电阻r2快速接入电路。本实用新型解决了传统电路中如果仅仅依靠系统后级电路的等效电阻r5的消耗，该路电源下电速度会非常缓慢；而通过传统方式增加大负载电阻r2，会增加整机功耗，造成资源浪费的问题。
10.所述电源开关控制电路包括控制信号输入端、电阻r3、三极管q3、电阻r1和mos管q1，所述电阻r3的第一端与所述控制信号输入端连接，电阻r3的第二端连接所述三极管q3的基极，三极管q3的集电极分别连接所述电阻r1的第一端和所述mos管q1的栅极，电阻r1的第二端和mos管q1的源极连接所述电源，mos管q1的漏极连接分别与所述负载电阻r2、等效电阻r5和等效电容c2连接。
11.本实用新型与现有技术相比，具有以下优点及有益效果：
12.本实用新型提供一种使芯片待机快速下电的低功耗电路，通过该电路实现对负载的动态控制：工作时断开负载不影响整机功耗；待机时快速响应导通，使负载电阻接入电路，消耗电路中残余电量，实现该路电源快速下电。
附图说明
13.图1为现有技术中芯片下电时序电路原理图；
14.图2为本实用新型的电路原理图；
15.图3为时序图。
具体实施方式
16.下面结合实施例对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。
17.实施例：
18.结合附图2所示，一种使芯片待机快速下电的低功耗电路，包括电源、电源开关控制电路、负载开关控制电路以及系统后级电路的等效电阻r5和等效电容c2，所述电源开关控制电路用于控制所述负载开关控制电路、等效电阻r5和等效电容c2与所述电源的接通或断开，负载开关控制电路包括负载电阻r2，负载电阻r2接地，所述负载电阻r2与接地之间连接三极管q2的发射极，三极管q2的集电极接地，三极管q2的基极连接限流电阻r4的第一端，限流电阻r4的第二端以及所述电源开关控制电路的控制信号输入端连接。
19.所述电源开关控制电路包括控制信号输入端、电阻r3、三极管q3、电阻r1和mos管q1，所述电阻r3的第一端与所述控制信号输入端连接，电阻r3的第二端连接所述三极管q3的基极，三极管q3的集电极分别连接所述电阻r1的第一端和所述mos管q1的栅极，电阻r1的第二端和mos管q1的源极连接所述电源，mos管q1的漏极连接分别与所述负载电阻r2、等效电阻r5和等效电容c2连接。
20.等效电阻r5作为系统后级电路的等效负载，等效电容c2作为系统后级电路的等效储能电容；电阻r3、三极管q3、电阻r1、mos管q1组成电源开关控制电路；加速电容c1、负载电阻r2、限流电阻r4、三极管q2组成负载开关控制电路；控制信号standby_pwroff连接三极管
q3的基极并通过限流电阻r4连接三极管q2的基极，控制信号standby_pwroff控制电源开关控制电路和负载开关控制电路的开启和关断，其中u0为控制信号standby_pwroff的电压，ub为三极管q2的基级电压，ue为三极管q2的发射级电压。
21.待机时，控制信号standby_pwroff为低电平，电压u0≈0，三极管q2导通，三极管q2的发射级电压ue≈3.3v，控制信号standby_pwroff的电压u0≈0v，
△
ube≈0.7v，即
△
u(r2)≈2.6v；该电路通过限流电阻r4分压，防止电流过大烧毁三极管q2。
22.其中加速电容c1作为负载开关控制电路三极管q2的加速电容，工作原理如下：
23.(1)t0-t1阶段，控制信号standby_pwroff为高电平，电压u0≈3.3v时，u0≈ue，电路达到稳态时，三极管q2截止，加速电容c1两端电压极性为左正右负。
24.(2)t1时，控制信号standby_pwroff由高电平突变低电平瞬间，由于电容的电荷存储效应，加速电容c1两端压差不能突变，加速cl上原先充到的电压极性为左正右负，加到三极管q2基极的电压为负尖顶脉冲，如图3所示。三极管q2基极的电压ub为负尖顶脉冲，加快了ub从基区抽出电荷的过程，使三极管q2基极电流迅速从0增大到很大，这样三极管q2迅速从截止状态进入饱和状态，加速了三极管q2的饱和导通，即缩短了三极管q2饱和导通时间(三极管从截止进入饱和所需要的时间)。三极管q2迅速导通，达到让负载电阻r2快速接入电路，实现放电效果。
25.(3)t1-t3阶段，先是加速电容c1的放电过程，三极管q2基极电压ub脉冲逐渐升高至u0，最后维持在u0的直流稳态，维持三极管q2的饱和导通状态，电容两端维持稳态状态。
26.(4)t3时，控制信号standby_pwroff由低电平突变高电平瞬间，同样由于电容的电荷存储效应，在t1-t3阶段加速电容cl上原先充到的电压极性为左负右正，加到三极管q2基极的电压为正尖顶脉冲，如图3所示。三极管q2基极的电压ub为正尖顶脉冲，且ub＞ue，使三极管q2以更快的速度从饱和转换到截止状态，即缩短了三极管q2向截止转换的时间。
27.(5)t3-t4阶段，先是加速电容c1的充电过程，三极管q2基极电压ub脉冲逐渐降低至u0，最后维持在u0的高电平直流稳态，三级管q2维持截止状态，从而使负载电阻r2无回路电流，减少功耗。
28.本实用新型通过增加加速电容，负载开关控制电路开关速率得到显著提升。
29.其中三极管q2作为负载开关控制电路的开关三极管，工作原理如下：
30.(1)工作时，控制信号standby_pwroff为高电平，三极管q3导通，q1打开，3.3v_mos_cpu节点上电；同时开关三极管q2关断，负载电阻r2不工作。
31.(2)待机时，控制信号standby_pwroff为低电平，三极管q3关断，mos管q1关闭，3.3v电源和节点3.3v_mos_cpu断开；同时三极管q2导通，负载电阻r2工作，快速消耗节点3.3v_mos_cpu(即系统后级电路)中残余的电能。
32.负载电阻r2作为负载开关控制电路的负载电阻，工作原理如下：
33.当负载开关控制电路导通时，负载电阻r2作为电源3.3v_mos_cpu的大负载，将电路中残余电能转化为热能；根据公式p＝u2/r，以r2等于100欧姆为例，该大负载电阻功率为0.1w，可以实现能量快速耗散，达到该路电源快速下电的目的。
34.本方案不仅适用于芯片、芯片系统，也适用于其他设备的低功耗设计。
35.尽管这里参照本实用新型的解释性实施例对本实用新型进行了描述，上述实施例仅为本实用新型较佳的实施方式，本实用新型的实施方式并不受上述实施例的限制，应该
理解，本领域技术人员可以设计出很多其他的修改和实施方式，这些修改和实施方式将落在本申请公开的原则范围和精神之内。