专利名称：降压直流/直流转换器的制作方法
技术领域：
本发明涉及降压直流/直流转换器，具体讲，涉及用于将高直流输入电压转换成低直流输出电压的降压直流/直流换器。
背景技术：
此前，在电子装置等的电源电路中早已广泛采用了降压直流/直流(DC/DC)转换器，用于使半导体开关元件开和关，从而将直流(DC)转入电源电压转换成低于DC输入电流电压的DC转出电压。
图1为传统降压DC/DC转换器的电路图。
如图1，传统降压DC/DC转换器包括DC电源101、作为主开关的主晶体管102，其集电极接DC电源101的正端、作为主回流整流元件的主二极管103，它接在主晶体管102的射极和DC电源101的负极之间，主晶体管102的射极接主回流二极管103的正极、包括平滑电抗器104和主回流二极管103并联的平滑电容105的串联电路、与平滑电容105并联的负载106、以及用于向主晶体管102的基极输出开/关控制信号的控制电路107。
在上述降压DC/DC转换器中，根据作为低直流输出电压的平滑电容105两端的电压的改变，使加在主晶体管102的基极上的开/关控制信号的持续时间改变，从而控制主晶体管102的导通时间，进而稳定平滑电容105两端的电压，即加到负载106上的电压。
图2示出图1所示降压DC/DC转换器的开关电压波形与开关电流波形之间交叠的图形。
如图2所示，图1所示的降压DC/DC转换器的问题在于当主晶体管102导通或断开时，主晶体管102的集电极-射极电压波形VCE在区域W处与主晶体管102的集电极电流波形IC重叠，并且在交叠区域W处出现大的开关损耗。另一个问题是在集电极-发射极电压波形VCE与集电极电流波形IC的正沿处产生尖峰电涌电压VSR、电涌电流ISR和噪声。
日本专利公开第7-241071中公开了一种能减小如上所述的开关损耗、电涌电压、电涌电流等的降压DC/DC转换器。
图3示出日本专利公开7-241071中公开的降压DC/DC转换器的电路图。
如图3所示，日本专利公开7-241071中公开的降压DC/DC转换器包括作为部分电路而用于图1所示降压DC/DC转换器的电路，它包括并联在主晶体管102两端的作为辅助开关元件的辅助晶体管109和谐振电感110的串联电路、辅助回流二极管111的串联电路、在辅助晶体管109与谐振电感110之间节点与DC电源101负端之间的连接的辅助回流二极管111、112的串联电路、在辅助回流二极管111、112的节点与主晶体管102的射极之间的谐振电容108、以及与主晶体管102并联的循环电流二极管113。
下面将描述上述降压DC/DC转换器的工作。
当主晶体管102断开而电流流到负载106上且谐振电容108充电到主晶体管102导通时的电源电压上时，流过主晶体管102的电流被迅速切换成流过谐振电容108的电流，而此电流是逐渐放电的。此时，主晶体管102两端的电压逐渐从0伏升起。由于零电压切换是在主晶体管102断开时实现的，因此主晶体管102断开时所引起的切换损耗可得以降低。
当在控制电路107将主控脉冲加到主晶体管102的控制端使其导通之前，而将辅控脉冲加到辅助晶体管109的控制端使辅助晶体管109导通之时，电源电压被加到谐振电感110上，并且在主回流二极管103导通的期间，使流过谐振电感110的电流线性增加。由于零电压切换是在辅助晶体管109导通时进行的，因此由辅助晶体管109导通引起的切换损耗可得以降低。
随着流过谐振电感110的电流增加，流过主回流二极管103的电流将线性减小。当该电流等于负载电流时，主回流二极管103截止。此时，当主晶体管102导通时，主晶体管102的集-射电压迅速降至零伏。由于零电压切换是在主晶体管102导通时实现的，因主晶体管102导通而引起的切换损耗可得以降低。
当辅助晶体管109紧随其后关断时，谐振电流则流过谐振电感110和谐振电容108，谐振电容108两端的电压以正弦方式从0伏上升。当谐振电容108两端的电压达到最大值时，谐振电流降为零。当辅助晶体管109断开时，电流经主晶体管102流到平滑电感104上。由于零电压切换是在辅助晶体管109断开时实现的，因此由辅助晶体管109断开而引起的切换损耗可得以降低。
根据上面的描述，主晶体管102和辅助晶体管109开和关时的切换损耗都得以减少。
在主晶体管102和辅助晶体管109开和关时产生的尖峰浪涌电压和浪涌电流被谐振电容108和谐振电感110吸收。因此主晶体管102导通和断开时，浪涌电压、浪涌电流和噪声得以减少。
图4为一电路图，示出另一传统降压直流/直流转换器的电路结构。
如图4，传统降压DC/DC转换器包括一个直流电源201、一个MOS场效应管202，它用作主开关元件，其漏极接直流电源201的正极、主回流二极管203，作为主回流整流元件，它接在MOS-FET202的源极和直流电源201的负极之间，MOS-FET202的源极接主回流二极管203的正极、与主回流二极管203并联的电感元件204和电容205的串联电路、与电容205并联的负载206、与直流电源201的正极连接的电阻2 12、一端与电阻212的另一端相连而另一端与MOS-FET202的源极连接的电容208、由电容208两端的电压激励的控制电路207，用于向MOS-FET202的栅极加开和关控制信号、接在MOS-FET202的栅极与控制电路207之间的电阻213、以及包括光耦合器的电压反馈传输电路218a、218b，用于将电容205两端的电压加到控制电路207上。
在上述电路结构的降压DC/DC转换器中，根据电容205两端电压的变化(该电压是经反馈电路218a、218b获得的低直流输出电压)，使从控制电路207加到MOS-FET202栅极的开和关控制信号的持续时间改变，从而控制MOS-FET202的导通时间，以稳定电容205两端的电压，即加到负载206上的电压。
但是，上述传统降压DC/DC转换器存在下述问题。
(1)图1和3所示的传统降压DC/DC转换器当主晶体管102导通时，主晶体管102的射极电位基本等于直流电源101的正端电位。因此，为了保持晶体管102导通，需要使从控制电路107加到主晶体管102基极上的导通控制信号的电压基本上等于直流电源101的正端电位。
但是，当直流电源101的电压高时，它难于实现上述电压的大致相等，这可能难于从高直流输入电压中产生低直流输出电压。
(2)图4所示的传统降压DC/DC转换器由于将开和关控制信号加到MOS-FET202栅极的控制电路207的地电位等于MOS-FET202的源电位，为了使MOS-FET202导通而使从控制电路207加到MOS-FET202栅极的导通控制信号为低电压。因此，甚至当直流电源201的电压为高时，有可能从高直流输入电压中产生低直流输出电压。
但是，由于用于激励控制电路207的电源包括RC(电阻和电容)充电电路，该充电电路包括电阻212和电容208，该电阻212其一端接正端，而电容208接电阻212的另端，需要减少由控制电路207消耗的电流。这种需求对所用的主晶体管和其激励电路、主晶体管开和关周期的频率等等带来巨大的限制。
此外，由于控制输出电压的电压反馈是由包括光耦合器的电压反馈传输电路218a、218b实现的，因此有引入共模噪声的趋势。
发明的公开本发明是针对传统的降压DC/DC转换器中的问题而提出的。本发明的目的在于提供一种降压DC/DC转换器，它可阻止共模噪声，在所用的主三极管上、在其激励电路上以及主三极管的开关周期频率等上均没有大限制，并且可以从高直流输入电压中产生一个低直流输出电压。
为了实现上述目的，根据本发明提出了一种降压直流/直流转换器，它包括一个直流电源；一个主开关元件，其漏极接直流电源的正极；一个电感元件，其一端接主开关元件的源极；一个第一电容器，其正端接电感的与主开关元件相连的端相对的另一端，其负端接直流电源的负端；一个第一二极管，接在所述主开关元件的源极和所述直流电源的负极，与所述电感元件和所述第一电容串联的电路并联，所述第一二极管的负极接所述主开关元件的源极；一个电阻元件，其一端接所述直流电源的正极和所述主开关元件的漏极；一个第二电容，其正端接电阻元件与所述直流电源的正极和所述主开关元件的漏极相连的端相对的一端，且其负端接所述主开关元件的源极和所述第一二极管的负极；以及一个控制电路，其地端接所述开关元件的源极，用于向所述主开关元件的栅极输出控制信号来控制所述主开关元件的导通和断开；其特征在于一个第二二极管，其正极接所述电感元件与所述第一电容的节点，而其负极接所述电阻元件与所述第二电容的节点。
该降压DC/DC转换器还包括一个降压电路，接在所述电阻元件与所述第二二极管之间，且其输入端接所述第二二极管的负极，而其输出端则接所述电阻元件和所述第二电容的正端，所述降压电路具有预设的压降。
降压DC/DC转换器还包括一个降压电路，接在所述电感元件与所述第一电容的节点和所述第二二极管的正极之间，其输入端接所述电感元件与所述第一电容间的节点，其输出端则接所述第二二极管的正极，所述降压电路具有预设的压降。
降压DC/DC转换器还包括一个降压电路，接在所述主开关元件的源极与所述电感元件和所述第一二极管的负极之间，其输出端接所述主开关元件的源极和所述电感元件，所述降压电路具有预设的压降。
降压DC/DC转换器还包括一个降压电路，接在所述第一二极管的正极与所述直流电源的负极和所述第一电容的负端之间，其输入端接所述直流电源的负端和所述第一电容的负端，所述降压电路具有预设的压降。
控制电路将所述第二电容上的电压与所产生的基准电压相比较，并根据比较的结果向所述主开关元件的栅极输出所述控制信号。控制电路将所述主开关元件的源极和所述第二二极管的负极间的电位差与所产生的基准电压相比较，并根据比较结果向所述主开关元件的栅极输出所述控制信号。
主开关元件包括MOS-FET。
主开关元件包括IGBT。
主开关元件包括双极三极管。
当直流电源加上后，电源则从直流电源的正端连续地流过接在直流电源上的电阻、接在电阻另端的第二电容、接第二电容另端的电感、接电感另端的第一电容、以及接第一电容另端的直流电源的负端，从而对第二电容器充电。充电后的第二电容上的电压用作启动对控制电路激励的电源，该控制电路控制主开关元件的导通和断开。
在控制电路启动后，第二电容上的电压就下降。由于主开关元件的开和关，使第一电容上的电压开始增加。当主开关元件从开变为关时，从直流电源正端流出的电流就不断地流到主开关元件上、电感元件、第一电容、直流电源的负端，进而改变为电流流到电感元件、第一电容、第一二极管和电感元件的另端。此时，主开关元件的源极电位(或第二电容的负极电位或控制电路的地电位)低于直流电源的负极电位(或第一电容的负极电位)的量正好为第一二极管的正向压降。因此，当第一电容上的电压高于第二电容上的电压时(当控制电路开始工作，第二电容上的电压下降、第一电容上的电压增加时)，其正极接第一电容正极，而负极接第二电容正极的第二二极管就将电能从第一电容的正极加到第二电容上。控制电路于是保持了其不断的激励电源供应，以控制主开关元件的工作。
此时，第二电容上的电压等于第一电容上的电压。因此，当控制电路直接控制第二电容上的电压时，作为降压DC/DC转换器输出电压的第一电容上的电压间接地受到控制。
由于控制电路保持了其激励电源，因此无需减少其电流消耗，并且在主三极管应用方面，主三极管的激励电路及其开关周期频率方面都无大限制。此外，由于在控制输出电压的电压反馈环中并不需要用光耦合器，因此不会引入共模噪声。
如果第二电容上的电压设定为低于第一电容上的电压，则采用具有预设压降的降压电路来降低第一电容上的电压，以及加到第二电容上的电能。于是，第二电容上的电压低于第一电容上的电压的量正好等于降压电路产生的压降。
当控制电路直接地控制第二电容上的电压时，作为降压DC/DC转换器的输出电压的第一电容上的电压就间接地受到控制，从而使其低于第二电容的电压的量等于由降压电路所产生的压降。
如果第二电容上的电压设定为高于第一电容上的电压，则彼此串联的第一二极管和降压电路就并联在彼此串联的电感元件和第一电容之间，这样，随着其断开，主开关元件的源极的电位低于直流电源的负端的电位的量正好等于第一二极管的正向压降和降压电路产生的压降。结果，第二电容上的电压值设定为高于第一电容的压降正好等于降压电路产生的压降。
当控制电路直接地控制第二电容的电压时，作为降压DC/DC转换器的输出电压的第一电容的电压则间接地受控，使其低于第二电容上的电压的量正好等于降压电路的压降。
甚至在控制电路控制的电压不是第二电容上的电压而是第二二极管的负极与主开关元件的源极之间的电压时，作为降压DC/DC转换器的输出电压的第一电容上的电压就间接地受到控制。
附图简短描述图1为传统降压DC/DC转换器的电路图；图2示出图1所示的降压开关电压波形和开关电流波形之间的交叠；图3为一电路图，示出日本专利公开第7-241071中公开的降压DC/DC转换器装置；图4为一电路图，示出另一传统降压DC/DC转换器的电路装置；图5为根据本发明第一实施例的降压DC/DC转换器的电路图；图6为一电路图，示出图5所示的降压DC/DC转换器的市电加上时，对电容器8的充电电流路径；图7为电路图，示出图5所示的降压DC/DC转换器的MOS-FET2在开和关时的电流路径；图8为根据本发明第二实施例的降压DC/DC转换器的电路图；图9为根据本发明第三实施例的降压DC/DC转换器的电路图；图10为根据本发明第四实施例的降压DC/DC转换器的电路图；图11为根据本发明第六实施例的降压DC/DC转换器的电路图。
实现本发明的最佳方式第一实施例图5为根据本发明第一实施例的降压DC/DC转换器的电路图。
如图5所示，根据本发明的第一实施例，降压DC/DC转换器包括一个直流电源1、作为主开关元件的MOS-FET2，其漏极接直流电源1的正端、接在MOS-FET2源极和直流电源1负端之间的第一二极管3，MOS-FET2的源极接二极管3的阴极、一个电感元件4和与二极管3并联的电容5的串联电路、控制电路7，其地端接MOS-FET2的源极，以对MOS-FET2的栅极提供一个开和关控制信号、一个充电电阻12，接在直流电源1的正端和控制电路7之间，用来激励控制电路7、一个第二电容8，其一端接电阻12，而另一端则接MOS-FET2的源极，并用作激励控制电路7的电源、一个第二二极管9，接在电感元件4和电容5的节点与电阻12之间，第二二极管9的阴极接电阻12、一个栅极电阻13，接在MOS-FET2的栅极和控制电路7之间、一个冲激电流限制电阻14，其一端接直流电源1的正端、一个整流二极管排15，接在电阻14的另端与直流电源1的负端之间，该整流二极管排15的阴极接电阻14、以及一个接在整流二极管排15上的市电源16。控制电路7具有一个正常/启动模式选择开关71和一个参考电压电源72，用于控制第二电容8两端的电压。
下面描述降压直流/直流转换器的工作方式图6为一电路图，示出在图5所示的降压DC/DC转换器的市电加上时电容8的充电电流路径，图7为一电路图，示出当图5所示的降压DC/DC转换器的MOS-FET2导通和关断时的电流路径。
当市电16加上时，直流电源开始工作。如图6所示，来自DC电源1的正端的电流沿图中所示的路径流动。该电流(以下称作充电电流)开始对电容5和8充电，用作激励控制电路7的电源。
当电容8充电后电压达充够电平时，控制MOS-FET2的导通和关断的控制电路7开始工作，这样，MOS-FET2开始通和断。
当MOS-FET2开始通和断时，开关71就接到图5的端子A上，从而渐渐地从零增加MOS-FET2的导通时间。由于控制电路7的电流消耗大于电容8的充电电流，电容8两端的电压就逐渐降低。相反，当MOS-FET2导通和断开后，如图7所示电容5两端的电压就迅速升高。
当电容5两端电压高于电容8两端电压时，电流在MOS-FET2从导通变为断开时沿图7的虚线所标的路径流动。此时，MOS-FET2的源极电位(或电容8的负极电位)正好比直流电源1的负端(或电容5的负端)低二极管3的正向电压。因此，电容8的正端电压低于二极管9的正端电压[(电容8上的电压)-(二极管3的正向电压)+(二极管9的正向电压)]，如图7的点划线所示，形成从电容5的正端开始的电容8的充电路径。电容8被充到其两端电压等于电容5两端电压为止。
由于电容8两端的电压增加到一个稳定电压，由电容8两端的电压激励的控制电路7不间断地工作。在开关71接到图5中的端子B之后，控制电路7改变到一个正常工作模式。
在由于开关7的动作使控制电路7变为正常工作模式后，控制电路7就将被电阻分压的电容8两端的电压与参考电压电源72上的电压相比较。为了均衡比较后的电压，控制电路7就控制MOS-FET2的导通和断开。
电容8两端的电压被上述操作所控制。由于电容8两端电压等于电容5两端的电压，电容5两端的电压，即降压直流/直流转换器的输出电压，就被间接地控制了。第二实施例下面将描述根据本发明第二实施例的降压DC/DC转换器，其中电容8上的电压低于电容5上的电压。
图8为根据本发明第二实施例的降压DC/DC转换器的电路图。
如图8所示，根据第二实施例的降压DC/DC转换器除包括图5所示的降压DC/DC转换器外，还包括一个降压电路17，连在电阻12和二极管9的阴极之间，其输入端接二极管9的阴极，而输出端则接电容8的正端和电阻12一端，控制端则接电容8的负端，降压电路17具有一个预设的压降、以及一个第三电容18，它接在降压电路17的输入和控制端之间，第三电容18的正端接降压电路17的输入端。
在上述的降压DC/DC转换器中，在加上市电后，电容5上的电压与电容18上的电压彼此相等。在正常工作模式下，控制电路7将被电阻分压的电容8上的电压与来自参考电压电源72上的电压相比较。为了使比较后的电压相等，控制电路7控制MOS-FET2的导通和断开。用作激励控制电路7的电源的电容8两端的电压正好低于电容18两端的电压(或电容5上的电压)一个由降压电路17所产生的压降的量。
如上所述，控制电路7控制电容8上的电压，从而间接控制电容5的电压，即降压DC/DC转换器的输出电压，它正好高于电容8两端的电压一个由降压电路17产生的压降的量。第三实施例下面将描述根据本发明第三实施例的降压DC/DC转换器，其中电容8上的电压与第二实施例中的情况相同，低于电容5上的电压。
图9为根据本发明第三实施例的降压DC/DC转换器的电路图。
如图9所示，根据第三实施例的降压DC/DC转换器除图5所示的降压DC/DC转换器的元件之外还包括降压电路17，接在电容5的正端和二极管9的正极之间，且输入端接电容5的正端，输出端接二极管9的正端，控制端接电容5的负端，降压电路17具有预定的压降，第三实施例的降压DC/DC转换器还包括第三电容18，它接在降压电路17的输出端和控制端之间，第三电容18的正端接降压电路17的输出端。
在上述电路的降压DC/DC转换器中，在市电加上之后，电容8两端的电压与电容18两端的电压彼此相等。
控制电路7控制电容8上的电压，从而控制电容18上的电压，使其等于电容8上的电压。进而间接控制电容5上的电压，即降压DC/DC转换器的输出电压，该输出电压高于电容8上的电压正好等于降压电路17的压降。第四实施例下面描述根据本发明第四实施例的降压DC/DC转换器，其中电容8上的电压高于电容5上的电压。
图10是根据本发明第四实施例的降压DC/DC转换器的电路图。
如图10所示，根据第四实施例的降压DC/DC转换器除包括图5所示的降压DC/DC转换器的元件之外还包括降压电路19，接在MOS-FET2的源端、电源元件4和二极管3的阴极之间，其输出端接MOS-FET2和电感元件4的源极，该降压电路19具有预定的压降。
在上述电路的降压DC/DC转换器中，电容8上的电压高于电容5上的电压量正好等于降压电路19的压降。控制电路7控制电容8上的电压，从而间接控制电容5上的电压，即降压DC/DC转换器的输出电压，该输出电压低于电容8上的电压的量正好等于降压电路17的压降。第五实施例根据第五实施例，图10所示的降压电路19和二极管3可以换位置。第六实施例
图11示出根据本发明第六实施例的降压DC/DC转换器的电路图。
如图11所示，根据第六实施例的降压DC/DC转换器具有一个控制电路7，它控制电容18上的电压而不是图8中电容8上的电压。
在上述电路的降压DC/DC转换器中，在加上市电之后，电容5上的电压与电容18上的电压彼此相等。
控制电路7控制电容18上的电压，从而间接地控制电容5上的电压，即降压DC/DC转换器的输出电压。
在第一至第六实施例中，MOS-FET被用作主开关元件。但本发明并不局限于MOS-FET，它也可以用IGBT或双极三极管来替代MOS-FET，且其射极象源极那样连接，而集电极象漏极那样连接。
根据本发明，如上所述，降压DC/DC转换器具有第二二极管，其正极接电感和第一电容正极的连接点，其负极接电阻与第二电容正极的连接点，且主开关元件的源极(或射极)接控制电路的地端。根据这一情况，当主开关元件断开时，主开关元件的源极(或射极)的电位低于降压DC/DC转换器的输出电位，电能加到电源上，以经第二二极管从降压DC/DC转换器的输出激励控制电路。因此，控制电路可维持其激励电源并可增加电流消耗。
降压DC/DC转换器能够从高直流输入电压中产生低直流输出电压，并且对主三极管的使用方面、其激励电路以及主开关元件开关周期的频率等方面没有严格的限制。
此外，上述用作电源的降压DC/DC转换器的输出电压等于要加电的控制电路的激励电源的电压，该控制电路自身控制激励电源的电压，用于间接地控制降压DC/DC转换器的输出电压。因此，降压DC/DC转换器可抑制共模噪声，并且能够稳定地控制输出电压。
甚至当降压DC/DC转换器的输出电压和控制电路的励电源的输出电压彼此不同时，使用具有预定压降的降压电路可以具备同样的优点。
权利要求
1.一种降压DC/DC转换器，具有一个直流电源，一个主开关元件，其漏极接直流电源的正极；一个电感元件，其一端接主开关元件的源极；一个第一电容器，其正端接电感的与主开关元件相连的端相对的另一端，其负端接直流电源的负端；一个第一二极管，接在所述主开关元件的源极和所述直流电源的负极，与所述电感元件和所述第一电容串联的电路并联，所述第一二极管的负极接所述主开关元件的源极；一个电阻元件，其一端接所述直流电源的正极和所述主开关元件的漏极；一个第二电容，其正端接电阻元件与所述直流电源的正极和所述主开关元件的漏极相连的端相对的一端，且其负端接所述主开关元件的源极和所述第一二极管的负极；以及一个控制电路，其地端接所述主开关元件的源极，用于向所述主开关元件的栅极输出控制信号来控制所述主开关元件的导通和断开；其特征在于一个第二二极管，其正极接所述电感元件与所述第一电容的节点，而其负极接所述电阻元件与所述第二电容的节点。
2.如权利要求1的降压DC/DC转换器，其特征在于一个降压电路，接在所述电阻元件与所述第二二极管之间，且其输入端接所述第二二极管的负极，而其输出端则接所述电阻元件和所述第二电容的正端，所述降压电路具有预设的压降。
3.如权利要求1的降压DC/DC转换器，其特征在于一个降压电路，接在所述电感元件与所述第一电容的节点和所述第二二极管的正极之间，其输入端接所述电感元件与所述第一电容间的节点，其输出端则接所述第二二极管的正极，所述降压电路具有预设的压降。
4.如权利要求1的降压DC/DC转换器，其特征在于一个降压电路，接在所述主开关元件的源极与所述电感元件和所述第一二极管的负极之间，其输出端接所述主开关元件的源极和所述电感元件，所述降压电路具有预设的压降。
5.如权利要求1的降压DC/DC转换器，其特征在于一个降压电路，接在所述第一二极管的正极与所述直流电源的负极和所述第一电容的负端之间，其输入端接所述直流电源的负端和所述第一电容的负端，所述降压电路具有预设的压降。
6.如权利要求1的降压DC/DC转换器，其特征在于所述控制电路将所述第二电容上的电压与所产生的基准电压相比较，并根据比较的结果向所述主开关元件的栅极输出所述控制信号。
7.如权利要求2的降压DC/DC转换器，其特征在于所述控制电路将所述第二电容上的电压与所产生基准电压相比较，并根据比较结果向所述主开关元件的栅极输出所述控制信号。
8.如权利要求3的降压DC/DC转换器，其特征在于所述控制电路将所述第二电容上的电压与所产生基准电压相比较，并根据比较结果向所述主开关元件的栅极输出所述控制信号。
9.如权利要求4的降压DC/DC转换器，其特征在于所述控制电路将所述第二电容上的电压与所产生基准电压相比较，并根据比较结果向所述主开关元件的栅极输出所述控制信号。
10.如权利要求5的降压DC/DC转换器，其特征在于所述控制电路将所述第二电容上的电压与所产生基准电压相比较，并根据比较结果向所述主开关元件的栅极输出所述控制信号。
11.如权利要求1的降压DC/DC转换器，其特征在于所述控制电路将所述主开关元件的源极和所述第二二极管的负极间的电位差与所产生的基准电压相比较，并根据比较结果向所述主开关元件的栅极输出所述控制信号。
12.如权利要求2的降压DC/DC转换器，其特征在于所述控制电路将所述主开关元件的源极和所述第二二极管的负极间的电位差与所产生的基准电压相比较，并根据比较结果向所述主开关元件的栅极输出所述控制信号。
13.如权利要求3的降压DC/DC转换器，其特征在于所述控制电路将所述主开关元件的源极和所述第二二极管的负极间的电位差与所产生的基准电压相比较，并根据比较结果向所述主开关元件的栅极输出所述控制信号。
14.如权利要4的降压DC/DC转换器，其特征在于所述控制电路将所述主开关元件的源极和所述第二二极管的负极间的电位差与所产生的基准电压相比较，并根据比较结果向所述主开关元件的栅极输出所述控制信号。
15.如权利要求5的降压DC/DC转换器，其特征在于所述控制电路将所述主开关元件的源极和所述第二二极管的负极间的电位差与所产生的基准电压相比较，并根据比较结果向所述主开关元件的栅极输出所述控制信号。
16.如前述权利要求1-15任意一个权利要求的降压DC/DC转换器，其特征在于所述主开关元件包括一个MOS-FET。
17.如前述权利要求1-15任意一个权利要求的降压DC/DC转换器，其特征在于所述主开关元件包括一个IGBT。
18.如前述权利要求1-15任意一个权利要求的降压DC/DC转换器，其特征在于所述主开关元件包括一个双极三极管。
全文摘要
本发明的目的在于提供一种能抑制共模噪声的降压直流/直流转换器,该转换器对主晶体管的使用方面、主晶体管的激励电路和开关周期频率等没有大的限制,且该转换器能从高直流输入电压中产生低直流输出电压。降压DC/DC转换器具有一个直流电源、一个主开关元件,其漏极接直流电源的正极、一个电感元件,一端接主开关元件的源极、一个第一电容,接在电感元件与直流电源的负端之间、一个第一二极管,接在主开关元件的源极与直流电源的负极之间,与电感和第一电容的串联电路并联、一个电阻元件,其一端接直流电源的正端和主开关元件的漏极、一个第二电容,连在电阻元件与主开关元件的源极和第一二极管的负端之间、一个控制电路,用于控制主开关元件的通和断、以及一个第二二极管,其正极接电感元件与第一电容之间的节点,而其负极接电阻元件与第二电容之间的节点。
文档编号H02M1/36GK1250555SQ9880341
公开日2000年4月12日 申请日期1998年1月20日 优先权日1997年1月22日
发明者上田英史 申请人:株式会社安川电机