基于bcd工艺的电流钳位电路的制作方法
【技术领域】
[0001]本发明涉及一种电流钳位电路，尤其是基于B⑶工艺的电流钳位电路。
【背景技术】
[0002]B⑶是一种单片集成工艺技术。1986年由意法半导体(ST)公司率先研制成功，这种技术能够在同一芯片上制作双极管bipolar，CMOS和DMOS器件，称为B⑶工艺。B⑶工艺被广泛应用于高电压大电流的产品开发。在大电流的应用中，如果发生短路会造成失控大电流通过芯片。在大电压和大电流的共同作用会引起芯片的功耗过大产生热能量进而损坏电路。所以电流钳位电路成为高压大电流产品的必须模块。其主要作用是在电路发生短路或电流异常增大的情况下，限制输出最大电流，从而保护芯片不被损坏。
[0003]现有技术中，还没有专门为B⑶工艺设计的电流钳位电路，申请人经过深入研宄，得出基于B⑶工艺的电流钳位电路，遂有本案产生。
【发明内容】
[0004]本发明的目的是提供一种基于B⑶工艺的电流钳位电路。
[0005]为了实现上述目的，本发明采用如下技术方案:
基于BCD工艺的电流钳位电路，包括电流输出电路、输出电流检测电路和电流钳位电路，电流输出电路的输入端连接高压输入电压VIN，电流输出电路的输出端连接输出电流检测电路的输入端，输出电流检测电路的输出端连接电流钳位电路的输入端，电流钳位电路的输出端连接至电流输出电路的反馈控制端。
[0006]电流输出电路包括低压PMOS管M1、M2，放大器OPl，高压LDPMOS管M3、M4，以及基准电流源1-refl ;其中，低压PMOS管Ml的M值为I，低压PMOS管M2的M值为K，低压PMOS管M1、M2构成第一电流镜，高压LDPMOS管M3、M4的栅极共同连接至偏置电压V_bias_l，基准电流源1-ref I串接于高压LDPMOS管M3的漏极与地之间，高压LDPMOS管M4的漏极为输出端口 ；高压LDPMOS管M3、M4的源极分别对应连接至放大器OPl的两个输入端并分别对应连接至低压PMOS管Ml、M2的漏极，放大器OPl的输出端连接至低压PMOS管Ml、M2的栅极，低压PMOS管Ml、M2的源极连接至高压输入电压VIN ；
输出电流检测电路包括低压PMOS管M5、M7，高压LDPMOS管M6，以及放大器0P2 ;其中，低压PMOS管M5、M7的M值均为1，且低压PMOS管M5与低压PMOS管M2构成第二电流镜，低压PMOS管M5的源极连接高压输入电压VIN,放大器0P2的两个输入端并分别对应连接至低压PMOS管M2、M5的漏极，放大器0P2的输出端连接高压LDPMOS管M6的栅极，高压LDPMOS管M6的源极连接低压PMOS管M5的漏极，高压LDPMOS管M6的漏极连接低压PMOS管M7的漏极和栅极，低压PMOS管M7的源极接地；
电流钳位电路包括低压PMOS管M8，高压LDPMOS管M9、MlO，基准电流源I_ref2，以及放大器0P3 ;其中，低压PMOS管M8的M值为I，且低压PMOS管M7与低压PMOS管M8构成第三电流镜，低压PMOS管M8的漏极连接至高压LDPMOS管M9的源极，高压LDPMOS管M9、M10的栅极连接至偏置电压V_bias_2，基准电流源1-ref2串接于高压LDPMOS管MlO的源极与地之间，高压LDPMOS管M9、MlO的漏极分别对应连接至放大器0P3的两个输入端并分别通过阻值相等的电阻R1、R2连接至高压输入电压VIN，放大器0P3的输出端连接至放大器OPl的反馈控制端。
[0007]放大器OPl的输出级包括低压PMOS管Mil、M12、M13，低压PMOS管MlI的源极接高压输入电压VIN，低压PMOS管Ml I的栅极由放大器OPl的控制级来驱动，低压PMOS管Mll、M13的漏极连接在一起作为放大器OPl的输出端，低压PMOS管M13的栅极即为放大器OPl的反馈控制端，低压PMOS管M13的源极与低压PMOS管M12的漏极连接在一起，低压PMOS管M12的栅极由放大器OPl的控制级来驱动、源极接相对于高压输入电压VIN为低压的输入电压VSS。
[0008]在高压设计中，通常低压MOS管比高压MOS管具有更好的匹配表现，本发明基于BCD工艺的电流钳位电路，选择低压MOS管作为核心电流源，高压LDPMOS管起隔离作用来保护低压电路。同时产生相对于高压输入电压VIN的VSS (VIN-VSS=5V)，来为低压核心电路部分提供电流通路。工作时，电流输出电路输出电流至输出电流检测电路，输出电流检测电路用以检测输出电流的大小，当电流输出电路实际输出电流小于钳位电流时，放大器0P3输出电流钳位反馈信号为VIN，输出电流受放大器OPl、低压PMOS管Ml和M2构成的反馈回路控制达到设定的输出电流；当电流输出电路实际输出电流大于钳位电流时，放大器0P3输出电流钳位反馈控制信号至放大器0P1，将输出电流钳位在所设定的值。
【附图说明】
[0009]图1为本发明的电路原理图；
图2为图1中放大器OPl输出级的电路原理图。
【具体实施方式】
[0010]本发明基于B⑶工艺的电流钳位电路，如图1所示，包括电流输出电路100、输出电流检测电路200和电流钳位电路300，电流输出电路100的输入端连接高压输入电压VIN，电流输出电路100的输出端连接输出电流检测电路200的输入端，输出电流检测电路200的输出端连接电流钳位电路300的输入端，电流钳位电路300的输出端连接至电流输出电路100的反馈控制端。
[0011]电流输出电路100包括低压PMOS管Ml、M2，放大器OPl，高压LDPMOS管M3、M4，以及基准电流源1-refl ;其中，低压PMOS管Ml的M值为I，低压PMOS管M2的M值为K，低压PMOS管Ml、M2构成第一电流镜，高压LDPMOS管M3、M4的栅极共同连接至偏置电压V_bias_l，基准电流源1-refl串接于高压LDPMOS管M3的漏极与地之间，高压LDPMOS管M4的漏极为输出端口 ；高压LDPMOS管M3、M4的源极分别对应连接至放大器OPl的两个输入端并分别对应连接至低压PMOS管Ml、M2的漏极，放大器OPl的输出端连接至低压PMOS管MU M2的栅极，低压PMOS管Ml、M2的源极连接至高压输入电压VIN。
[0012]由第一电流镜控制输出电流的大小，放大器OPl用来保证第一电流镜中两个电流源(低压PMOS管Ml、M2)的漏源电压(VDS)相等以避免沟道长度效应。在电流镜设计中，为了达到更好的匹配同时减小了失配电压，低压PMOS管Ml、M2为低压器件，并且放大器OPl的设计也采用低压器件。同时采用高压器件LDPMOS管M3和M4进行隔离，偏置电压V_bias_l限制LDPMOS管M3和M4源端电压来保护低压器件。所以输出电流I—^tput=KW Mfl (基准电流1)，此式中的K即为低压PMOS管M2的M值K。所以输出端口(OUTPUT)和高压输入电压端口(VIN)可以承受高电压的应用。
[0013]输出电流检测电路200包括低压PMOS管M5、M7，高压LDPMOS管M6，以及放大器0P2 ;其中，低压PMOS管M5、M7的M值均为I，且低压PMOS管M5与低压PMOS管M2构成第二电流镜，低压PMOS管M5的源极连接高压输入电压VIN，放大器0P2的两个输入端并分别对应连接至低压PMOS管M2、M5的漏极，放大器0P2的输出端连接高压LDPMOS管M6的栅极，高压LDPMOS管M6的源极连接低压PMOS管M5的漏极，高压LDPMOS管M6的漏极连接低压PMOS管M7的漏极和栅极，低压PMOS管M7的源极接地。
[0014]输出电流检测电路200用于检测电流输出电路输出电流的大小。第二电流镜(由低压PMOS管M2和M5构成)用来检测输出电流大小，放大器0P2同样采用低压器件设计，控制高压LDPMOS管M6的栅级以保证低压PMOS管M2和M5具有相同的漏源电压(VDS)电压，同时高压LDPMOS管M6为高压器件保护了低压器件低压PMOS管M5。根据低压PMOS管M2和M5的个数比例检测电流I_sense= I_output/K,此式中K即为低压PMOS管M2的M值K。
[0015]电流钳位电路300包括低压PMOS管M8，高压LDPMOS管M9、M10,基准电流源1-ref2，以及放大器0P3 ;其中，低压PMOS管M8的M值为I，且低压PMOS管M7与低压PMOS管M8构成第三电流镜，低压PMOS管M8的漏