一种防止倒灌电流的升压电路的制作方法
【专利摘要】本发明涉及升压领域，尤其涉及一种防止倒灌电流的升压电路。升压电路具有开关端、输入端和输出端，升压电路包括：第一晶体管，藕接于输入端和输出端之间；第二晶体管，第二晶体管的漏极与第一晶体管的衬底端连接，第二晶体管的衬底端与第一晶体管的衬底端连接，第二晶体管的源极与开关端连接，第二晶体管的栅极接入一控制信号；防倒灌电流二极管，阳极与开关端连接，阴极与第一晶体管的衬底端连接；第三晶体管，第三晶体管的漏极与第一晶体管的衬底端连接，第三晶体管的衬底端与第一晶体管的衬底端连接，第三晶体管的源极与输出端连接，第三晶体管的栅极接入一控制信号。
【专利说明】
一种防止倒灌电流的升压电路
技术领域
[0001]本发明涉及升压领域，尤其涉及一种防止倒灌电流的升压电路。
【背景技术】
[0002]现有技术中，升压转换电路(BOOST)通常需要采用一个PMOS管连接在电路的输入端和输出端之间，如图1所示，如果采用这种电路进行升压，需要对该晶体管PMOS的衬底端Bulk加以控制，例如通过一衬底控制电路进行控制，以使衬底端电压为输入端或输出端中较高的电压，例如开关端SW或输出端，图1中，匪OS管和PMOS管需要由一驱动电路驱动导通或截止。
[0003]图1中，采用衬底控制的升压转换电路在关机后，驱动电路会控制第四晶体管NMOS和第一晶体管PMOS都关断，而衬底控制电路(Body Control)会控制第二晶体管PSl导通，第三晶体管PS2关断，则PMOS整流管的衬底接到开关端SW。
[0004]如图2所示，这种情形下，第一晶体管PMOS的衬底端Bulk和输出端之间寄生有一体二极管D0。由于是升压电路，在断电之后显然输出端电压Vout会高于输入端电压Vin+0.7V，此时会有较大的倒灌电流(几十毫安到几百毫安(mA))，流经体二极管DO从输出端流入到输入端，这会严重降低升压转换电路在系统应用中的效率。
【发明内容】
[0005]针对现有技术存在的问题呢，本发明提供了一种防止倒灌电流的升压电路，能够极大的提高升压转换电路在实际应用中的效率。
[0006]本发明采用如下技术方案:
[0007]—种防止倒灌电流的升压电路，所述升压电路具有开关端、输入端和输出端，所述升压电路包括:
[0008]第一晶体管，所述第一晶体管的漏极与所述输入端连接，所述第一晶体管的源极与所述输出端连接，所述第一晶体管的栅极接入一使能信号，所述使能信号控制所述第一晶体管的导通与截止；
[0009]第二晶体管，所述第二晶体管的漏极与所述第一晶体管的衬底端连接，所述第二晶体管的衬底端与所述第一晶体管的衬底端连接，所述第二晶体管的源极与所述开关端连接，所述第二晶体管的栅极接入一控制信号；
[0010]防倒灌电流二极管，阳极与所述开关端连接，阴极与所述第一晶体管的衬底端连接；
[0011]第三晶体管，所述第三晶体管的漏极与所述第一晶体管的衬底端连接，所述第三晶体管的衬底端与所述第一晶体管的衬底端连接，所述第三晶体管的源极与所述输出端连接，所述第三晶体管的栅极接入一控制信号;其中，
[0012]所述第二晶体管与所述第三晶体管根据所述控制信号的控制导通与截止，以使所述第一晶体管的衬底端连接于所述开关端和所述输出端中电压较大的一端；以及
[0013]当所述输出端的电压大于所述输入端的电压时，所述防倒灌电流二极管利用其单向导电性阻止所述输出端的电流流入所述输入端。
[0014]优选的，所述升压电路还包括:
[0015]衬底控制电路，分别与所述第二晶体管的栅极、所述第三晶体管的栅极连接，产生所述控制信号。
[0016]优选的，所述升压电路还包括:
[0017]比较单元，具有第一端、第二端和第三端，所述第一端与所述输入端连接，所述第二端与所述输出端连接，所述第三端与所述衬底控制电路连接，比较所述输入端的电压和所述输出端的电压，产生高电平或低电平；以及
[0018]所述衬底控制电路根据所述高电平或所述低电平产生所述控制信号。
[0019]优选的，所述第一晶体管为PMOS管，和/或所述第二晶体管为PMOS管，和/或所述第三晶体管为PMOS管。
[0020]优选的，所述第一晶体管的漏极通过一电感与所述输入端连接。
[0021]优选的，所述输出端与一接地端之间藕接有一输出电容。
[0022]优选的，所述开关端与一接地端之间藕接有一第四晶体管，以及
[0023]所述第四晶体管为NMOS管。
[0024]优选的，所述升压电路还包括:
[0025]驱动电路，分别与所述第一晶体管的栅极、所述第四晶体管的栅极连接，产生使能信号；以及
[0026]所述第一晶体管和所述第四晶体管根据所述驱动电路产生的使能信号导通与截止。
[0027]优选的，所述比较单元包括:
[0028]第一PMOS管，所述第一PMOS管的漏极与所述第一端连接，所述第一PMOS管的源极与所述第一 PMOS管的栅极连接；
[0029]第二PMOS管，所述第二PMOS管的栅极与所述第一PMOS管的栅极连接，所述第二PMOS管的漏极与所述第二端连接，所述第二 PMOS管的源极通过一非门与所述第三端连接。
[0030]优选的，所述比较单元还包括:
[0031]第一NMOS管，所述第一匪OS管的源极通过一电阻与所述第一端连接，所述第一NMOS管的栅极与所述第二端连接；
[0032]第二匪OS管，所述匪OS管的源极与所述第一WOS管的漏极连接，所述第二匪OS管的栅极与所述第二 NMOS管的源极连接；
[0033]第三匪OS管，所述第三匪OS管的源极与所述第一PMOS管的源极连接，所述第三NMOS管的栅极与所述第二 NMOS管的栅极连接，所述第三NMOS管的漏极与所述第二 NMOS管的漏极连接；
[0034]第四匪OS管，所述第四匪OS管的栅极与所述第三NMOS管的栅极连接，所述第四NMOS管的源极分别与所述第二 PMOS管的源极连接，所述第四NMOS管的漏极分别与所述第三NMOS管的漏极、所述第二 NMOS管的漏极连接；
[0035]第五匪OS管，所述第五匪OS管的源极分别与所述第二匪OS管的漏极、所述第三NMOS管的漏极、所述第四NMOS管的漏极连接，所述第五NMOS管的漏极接地;以及
[0036]所述使能信号通过一非门接入所述第五NMOS管的栅极。
[0037]本发明的有益效果是:
[0038]本发明通过增加一比较单元比较输入电压和输出电压的值，从而产生控制信号控制第二、第三晶体管的导通与截止，并且与第二晶体管连接的防倒灌电流二极管，利用防倒灌电流二极管的单向导电性防止倒灌电流流向输入端，本发明的电路设计较为简单，便于实施，并且能够极大的提高升压转换电路在应用中的效率。
【附图说明】
[0039]通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、夕卜形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
[0040]图1-图2为现有技术升压转换电路的连接示意图；
[0041 ]图3为本发明基于比较单元的升压转换电路的连接示意图；
[0042]图4为本发明比较单元的电路原理图；
[0043]图5为本发明一种防止倒灌电流的电路连接图。
【具体实施方式】
[0044]需要说明的是，在不冲突的情况下，下述技术方案，技术特征之间可以相互组合。
[0045]在一些低功耗模式(Low Power Mode)应用下，会出现输出端到输入端的倒灌电流，例如:要求升压在关机后，输出电压必须缓慢下降，即不允许存在由输出端Vout到地的快速放电通路。所以在关机后较长的一段时间内(几毫秒到几百毫秒)，输出端的电压Vout会高于输入端的电压Vin+0.7V，这会导致输出端到输入端出现较大的倒灌电流，直到输出端电压Vout下降到低于输入端电压Vin+0.7V。
[0046]在一些便携式应用中，系统要求升压转换电路和充电栗交替给手机的显示芯片供电以提高整个系统的效率，如在供电电压较高时采用升压转换电路供电而关断充电栗;在供电电压较低时(输出端电压Vout仍然会大于输入端电压Vin+0.7V)会采用充电栗供电而关断升压转换电路，这个时候升压转换电路的输出端到输入端也会出现较大的倒灌电流。
[0047]下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
[0048]针对上述问题，本实施例提供了一种防止倒灌电流的升压转换电路(可以简称为升压电路)，如图3所示，本实施例中的升压转换电路包括第一电感L0、输出电容Cout、第一晶体管PM0S、第二晶体管PS1、第三晶体管PS2和第四晶体管NM0S。第一电感L0，親接于输入端VIN和开关端SW之间，输出电容Cout耦接于输出端VOUT和接地端GND之间，第四晶体管WOS，耦接于与开关端SW和接地端GND之间。第二晶体管PSI和第三晶体管PS2，均为PMOS晶体管，串联耦接于开关端SW和输出端VOUT之间，其中，第二晶体管PSl的衬底耦接至衬底端Bulk0
[0049]具体的，第二晶体管PSl的漏极与衬底端Bulk连接，第二晶体管PSl的源极与开关端SW连接，第三晶体管PS2的漏极与衬底端Bulk端连接，第三晶体管PS2的源极与输出端VOUT连接，第二晶体管PSI与第三晶体管PS2的栅极与一衬底控制电路连接，该衬底控制电路的具体工作过程本实施例将在后文进行详述。
[0050]如图5所示，本实施例中，第二晶体管PSl的防倒灌电流二极管Dl(简称二极管Dl)的阴极耦接至衬底端Bulk，阳极耦接至开关端SW;第三晶体管PS2的衬底耦接至衬底端Bulk，而现有技术中采用的技术方案是:如图2所示，二极管DO的阴极耦接至衬底端Bulk，阳极耦接至输出端V0UT，采用这种连接方式不能够在断电之后防止倒灌电流，由于二极管的单向导电性，电流还是能够从输出端VOUT通过二极管DO留入输入端VIN的。
[0051]本实施例中，该升压转换电路的输入端VIN和输出端VOUT之间还藕接有一第一晶体管PM0S，第一晶体管PMOS的漏极藕接于开关端SW，第一晶体管PMOS的源极藕接于输出端V0UT，需要说明的是第一晶体管PMOS和第四晶体管匪OS的栅极均与一驱动电路(DriverCircuit)连接，驱动电路产生使能信号，以控制第一晶体管PMOS和第四晶体管NMOS的导通与截止。
[0052]升压转换电路不使能或者断电时，驱动电路产生使能信号驱动第一晶体管PMOS和第四晶体管NMOS关断，开关端电压VSW小于输出端电压Vout，第二晶体管PSl并联的二极管(防倒灌电流二极管)D1由于其单向导电性，能够阻止输出端VOUT至开关端SW的电流。
[0053]图3所示的升压电路进一步包括比较单元DLP，具有第一端、第二端和第三端(DLP-OUT)，其第一端接收输出端电压VREF，其第二端親接至输入端Vout，第二端用于接收输入端Vout的输入电压VOUT，其第三端耦接至衬底控制电路。在一个实施例中，可以使用输入电压VIN作为参考信号VREF。在其他实施例中，可以将加上或者减小一定失调VOS后的输入电压VIN(例如VIN+1.6V)配置为参考信号VREF。
[0054]本发明的一个实施例中，比较单元DLP可以为比较器，比较器具有第一端和第二端、第三端，如上所述，其第一端接收参考信号VREF，其第二端耦接至输出端，第三端与衬底控制电路连接。衬底控制电路，具有输入端与输出端，其输入端耦接至比较器的输出端，其输出端分别耦接至第二晶体管PSl和第三晶体管PS2的栅极，衬底控制电路可以接入输入电压Vin和输出电压Vout为衬底控制电路供电。
[0055]在一个实施例中，在升压电路关机后，驱动电路并不驱动第一晶体管PMOS和第四晶体管匪OS使能，第一晶体管PMOS和第四晶体管WOS处于关断状态，比较单元开始侦测并且比较输出端电压VOUT和输入端电压VIN，例如，当侦测到输出电压VOU小于1.6V时，第一晶体管PMOS的阈值电压Vth+第一晶体管PMOS栅极和源极之间的电压Vgs = 0.6V+1V = 1.6V，第四晶体管NMOS截止，第二晶体管PSl和第三晶体管PS2均截止，本实施例的升压电路对关机后的倒灌电流没有影响。
[0056]若输出电压VOUT的值大于1.6V，第四晶体管NI导通，若输出电压VOU小于输入电压VIN，比较单元输出高电平，衬底控制电路根据比较单元输出的高电平控制第二晶体管PSI导通，第三晶体管PS2截止，PMOS的衬底端会连接在开关端SW;反之，若输出电压VOU大于输入电压VIN，比较单元输出低电平，衬底控制电路根据比较单元输出的低电平产生控制信号，控制第二晶体管PSl截止，第三晶体管PS2导通，第一晶体管PMOS的衬底端连接在输出端Vout，如图5所示，二极管Dl处于反向偏置状态，倒灌电流不会从输出端流入至输入端。本实施例的电路简单，便于实现。
[0057]图4为本实施例比较单元DLP的电路连接图，本实施例中，比较单元DLP包括第一PMOS管Pl、第二 PMOS管P2、第一匪OS管N1、第二 NMOS管N2、第三匪OS管N3、第四NMOS管N4、第五NMOS管N5，其中，第一PMOS管Pl的漏极与输入电压连接，第二PMOS管P2的漏极与输出电压连接，第一 PMOS管Pl和第二 PMOS管P2的栅极连接，并且第一 PMOS管Pl的栅极连接在第一PMOS管Pl的源极上，输出端Vout还与第一 NMOS管NI的栅极连接，第一匪OS管NI的源极与输入端Vin之间连接有一电阻RO。
[0058]第一NMOS管NI的漏极与第二 NMOS管N2的源极连接，并且第二 NMOS管N2的栅极与第二匪OS管N2的源极连接，第三WOS管N3的栅极与第二WOS管N2的栅极连接，并且第三匪OS管N3的栅极还与第四NMOS管N4的栅极连接，第三NMOS管N3的源极与第一 PMOS管Pl的源极连接，第三NMOS管N3的漏极与第二 NMOS管N2的漏极连接。
[0059]进一步的，第二NMOS管N2的源极与第二NMOS管N2的漏极(第三NMOS管N3的漏极)连接，第五NMOS管N5的漏极接地，此外，一使能信号通过一非门与第五NMOS管N5的栅极连接，当升压电路处于关机状态时，使能信号为0，第五NMOS管N5处于导通状态。
[0060]第四匪OS管N4的漏极与第五匪OS管N5的源极连接，第四匪OS管N4的源极(第二PMOS的源极)通过一非门与比较单元DLP的输出端连接。
[0061]进一步的，为了控制升压电路在低功耗模式下的静态电流，可以电阻RO的电阻值做大，以使比较单元DLP的静态电流小于luA。
[0062 ]综上所述，本发明通过增加一比较单元比较输入电压和输出电压的值，从而产生控制信号控制第二、第三晶体管的导通与截止，并且在第二晶体管上并联一二极管，利用还二极管的单向导电性防止倒灌电流流向输入端，本发明的电路设计较为简单，便于实施，并且能够极大的提高升压转换电路在应用中的效率。
[0063]以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施;任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【主权项】
1.一种防止倒灌电流的升压电路，其特征在于，所述升压电路具有开关端、输入端和输出端，所述升压电路包括: 第一晶体管，所述第一晶体管的漏极与所述输入端连接，所述第一晶体管的源极与所述输出端连接，所述第一晶体管的栅极接入一使能信号，所述使能信号控制所述第一晶体管的导通与截止； 第二晶体管，所述第二晶体管的漏极与所述第一晶体管的衬底端连接，所述第二晶体管的衬底端与所述第一晶体管的衬底端连接，所述第二晶体管的源极与所述开关端连接，所述第二晶体管的栅极接入一控制信号； 防倒灌电流二极管，阳极与所述开关端连接，阴极与所述第一晶体管的衬底端连接；第三晶体管，所述第三晶体管的漏极与所述第一晶体管的衬底端连接，所述第三晶体管的衬底端与所述第一晶体管的衬底端连接，所述第三晶体管的源极与所述输出端连接，所述第三晶体管的栅极接入一控制信号;其中， 所述第二晶体管与所述第三晶体管根据所述控制信号的控制导通与截止，以使所述第一晶体管的衬底端连接于所述开关端和所述输出端中电压较大的一端；以及 当所述输出端的电压大于所述输入端的电压时，所述防倒灌电流二极管利用其单向导电性阻止所述输出端的电流流入所述输入端。2.根据权利要求1所述的防止倒灌电流的升压电路，其特征在于，所述升压电路还包括: 衬底控制电路，分别与所述第二晶体管的栅极、所述第三晶体管的栅极连接，产生所述控制信号。3.根据权利要求2所述的防止倒灌电流的升压电路，其特征在于，所述升压电路还包括: 比较单元，具有第一端、第二端和第三端，所述第一端与所述输入端连接，所述第二端与所述输出端连接，所述第三端与所述衬底控制电路连接，比较所述输入端的电压和所述输出端的电压，产生高电平或低电平；以及 所述衬底控制电路根据所述高电平或所述低电平产生所述控制信号。4.根据权利要求1所述的防止倒灌电流的升压电路，其特征在于，所述第一晶体管为PMOS管，和/或所述第二晶体管为PMOS管，和/或所述第三晶体管为PMOS管。5.根据权利要求1所述的防止倒灌电流的升压电路，其特征在于，所述第一晶体管的漏极通过一电感与所述输入端连接。6.根据权利要求1所述的防止倒灌电流的升压电路，其特征在于，所述输出端与一接地端之间藕接有一输出电容。7.根据权利要求1所述的防止倒灌电流的升压电路，其特征在于，所述开关端与一接地端之间藕接有一第四晶体管，以及 所述第四晶体管为NMOS管。8.根据权利要求7所述的防止倒灌电流的升压电路，其特征在于，所述升压电路还包括: 驱动电路，分别与所述第一晶体管的栅极、所述第四晶体管的栅极连接，产生使能信号；以及 所述第一晶体管和所述第四晶体管根据所述驱动电路产生的使能信号导通与截止。9.根据权利要求3所述的防止倒灌电流的升压电路，其特征在于，所述比较单元包括: 第一 PMOS管，所述第一 PMOS管的漏极与所述第一端连接，所述第一 PMOS管的源极与所述第一 PMOS管的栅极连接； 第二 PMOS管，所述第二 PMOS管的栅极与所述第一 PMOS管的栅极连接，所述第二 PMOS管的漏极与所述第二端连接，所述第二 PMOS管的源极通过一非门与所述第三端连接。10.根据权利要求9所述的防止倒灌电流的升压电路，其特征在于，所述比较单元还包括: 第一匪OS管，所述第一匪OS管的源极通过一电阻与所述第一端连接，所述第一匪OS管的栅极与所述第二端连接； 第二匪OS管，所述匪OS管的源极与所述第一匪OS管的漏极连接，所述第二匪OS管的栅极与所述第二 NMOS管的源极连接； 第三匪OS管，所述第三匪OS管的源极与所述第一 PMOS管的源极连接，所述第三匪OS管的栅极与所述第二 NMOS管的栅极连接，所述第三NMOS管的漏极与所述第二 NMOS管的漏极连接； 第四匪OS管，所述第四匪OS管的栅极与所述第三匪OS管的栅极连接，所述第四匪OS管的源极分别与所述第二 PMOS管的源极连接，所述第四NMOS管的漏极分别与所述第三NMOS管的漏极、所述第二 NMOS管的漏极连接； 第五匪OS管，所述第五匪OS管的源极分别与所述第二匪OS管的漏极、所述第三匪OS管的漏极、所述第四NMOS管的漏极连接，所述第五NMOS管的漏极接地;以及所述使能信号通过一非门接入所述第五NMOS管的栅极。
【文档编号】H02M3/158GK105915056SQ201610371490
【公开日】2016年8月31日
【申请日】2016年5月30日
【发明人】曾子玉
【申请人】武汉新芯集成电路制造有限公司