一种同步整流电路装置的制造方法
【专利摘要】本申请公开了一种同步整流电路装置，包括：第一同步整流驱动电路和第二同步整流驱动电路；所述第一同步整流驱动电路包括：第一同步整流MOS管、第一驱动电路和受第二同步整流MOS管栅?源电压控制的锁定电路；所述第二同步整流驱动电路包括：第二同步整流MOS管、第二驱动电路和受第一同步整流MOS管栅?源电压控制的锁定电路。本发明通过设置受同步整流MOS管栅极电位控制的交叉锁定电路，可以有效避免两同步整流MOS管同时导通现象。
【专利说明】
一种同步整流电路装置
技术领域
[0001]本发明涉及开关电源领域，更具体的说，是涉及一种同步整流电路装置。
【背景技术】
[0002]随着低电压、大电流开关电源的应用，为减少正激或桥式变换器次级侧高频整流损耗，提高变换器的效率，次级侧多采用同步整流电路。在传统的同步整流驱动电路中，当主开关管导通或者关断时，同步整流的MOS管也应相应的导通或者关断，但是由于功率MOS管开通、关断过程需要一定的时间，可能会出现两功率MOS管在短时间内同时导通现象，在次级回路中形成很大的环流，产生瞬态尖峰电流，甚至引起承担整流功能的功率MOS管过流损坏。
【发明内容】
[0003]有鉴于此，本发明提供了一种同步整流电路装置，通过增加受同步整流MOS管栅_源电压控制的锁定电路，有效避免了两同步整流MOS管同时导通现象。
[0004]为实现上述目的，本发明提供如下技术方案:
[0005]—种同步整流电路装置，包括:第一同步整流驱动电路和第二同步整流驱动电路；
[0006]所述第一同步整流驱动电路包括:第一同步整流MOS管Q11、第一驱动电路11和受第二同步整流MOS管栅-源电压控制的锁定电路12;
[0007]所述第二同步整流驱动电路包括:第二同步整流MOS管Q21、第二驱动电路21和受第一同步整流MOS管栅-源电压控制的锁定电路22;
[0008]所述第一同步整流MOS管Qll的漏极接次级绕组Ns的第一端，所述第一同步整流MOS管Ql I的源极接次级公共电位参考点GND;
[0009]所述第二同步整流MOS管Q21的漏极接次级绕组Ns的第二端，所述第二同步整流MOS管Q21的源极接次级公共电位参考点GND;
[0010]所述第一驱动电路和所述第二驱动电路的结构相同，其中，所述第一驱动电路包括:第一耦合电容C11、第一反向充电二极管D12、第一同步整流MOS管输入电容充电限流电阻R11、第一放电隔离二极管D11、第一放电速率控制三极管Q12、第一基极电阻R12、第一集电极电阻R13、第一同步整流MOS管栅-源泄放电阻R14和第一同步整流驱动绕组Nsi;
[0011]所述第一同步整流驱动绕组Nsi的第一端依次通过第一耦合电容CU、第一同步整流MOS管输入电容充电限流电阻Rll与所述第一放电隔离二极管Dll的正极相连，所述第一放电隔离二极管Dll的负极与所述第一同步整流MOS管Qll的栅极相连;所述第一同步整流驱动绕组1^的第二端与所述第一同步整流MOS管Qll的源极相连;所述第一同步整流MOS管输入电容充电限流电阻Rll与所述第一耦合电容CU之间的连接点通过所述第一基极电阻R12与所述第一放电速率控制三极管Q12的基极相连，所述第一放电速率控制三极管Q12的发射极与所述第一同步整流MOS管Qll的栅极相连，所述第一放电速率控制三极管Q12的集电极通过第一集电极电阻R13与所述第一同步整流MOS管Qll的源极相连;所述第一同步整流MOS管栅-源泄放电阻R14的第一端与所述第一同步整流MOS管Qll栅极相连，所述第一同步整流MOS管栅-源泄放电阻R14的第二端与所述第一同步整流MOS管Qll的源极相连;所述第一同步整流MOS管输入电容充电限流电阻Rll与所述第一耦合电容Cll之间的连接点与所述第一反向充电二极管D12的负极相连，所述第一反向充电二极管D12的正极与所述第一同步整流MOS管Qll的源极相连;所述第一同步整流驱动绕组NsdP所述第二驱动电路内第二同步整流驱动绕组Ns2与变压器T次级绕组Ns共同缠绕在同一磁芯骨架上；
[0012]所述受第二同步整流MOS管栅-源电压控制的锁定电路12包括:第一控制电阻R15和第一控制三极管Ql 3;
[0013]所述第一控制电阻R15的第一端与所述第一控制三极管Q13的基极相连，所述第一控制电阻R15的第二端与所述第二同步整流MOS管Q21的栅极相连;所述第一控制三极管Q13的发射极接次级公共电位参考点GND，所述第一控制三极管Q13的集电极与所述第一放电速率控制三极管Q12的基极相连；
[0014]所述受第一同步整流MOS管栅-源电压控制的锁定电路22包括:第二控制电阻R25和第二控制三极管Q23;
[0015]所述第二控制电阻R25的第一端与所述第二控制三极管Q23的基极相连，所述第二控制电阻R25的第二端与所述第一同步整流MOS管Ql I的栅极相连;所述第二控制三极管Q23的发射极接次级公共电位参考点GND，所述第二控制三极管Q23的集电极与所述第二驱动电路21内第二放电速率控制三极管Q22的基极相连。
[0016]可选的，该装置还包括:承担辅助续流功能的肖特基功率整流二极管D23;
[0017]所述承担辅助续流功能的肖特基功率整流二极管D23的负极与所述第二同步整流MOS管Q21的漏极相连，所述承担辅助续流功能的肖特基功率整流二极管D23的正极与第二同步整流MOS管Q21的源极相连。
[0018]可选的，所述第一同步整流驱动电路和所述第二同步整流驱动电路的驱动脉冲通过PffM控制芯片输出信号经隔离变压器Td次级绕组产生。
[0019]可选的，应用于正激变换器次级侧同步整流驱动时，所述正激变换器为三绕组去磁正激变换器或者二极管去磁双管正激变换器。
[0020]可选的，应用于桥式变换器次级侧同步整流驱动时，所述第一同步整流MOS管Qll和所述第二驱动电路21内第二同步整流MOS管Q21的驱动方式为电压自驱动方式或者绕组驱动方式。
[0021 ]可选的，所述桥式变换器为传统硬开关桥式变换器或者LLC桥式变换器。
[0022]经由上述的技术方案可知，与现有技术相比，本发明公开了一种同步整流电路装置，包括:第一同步整流驱动电路和第二同步整流驱动电路;所述第一同步整流驱动电路包括:第一同步整流MOS管Qll、第一驱动电路11和受第二同步整流MOS管栅-源电压控制的锁定电路12;所述第二同步整流驱动电路包括:第二同步整流MOS管Q21、第二驱动电路21和受第一同步整流MOS管栅-源电压控制的锁定电路22。当所述第二同步整流驱动绕组Ns2输出负脉冲驱动信号时，所述第二同步整流MOS管Q21的栅-源电压迅速下降，而此时所述第一同步整流驱动绕组Ns1输出正脉冲驱动信号，所述第一同步整流MOS管Qll的栅-源电压开始上升，为避免两同步整流MOS管同时导通，通过设置受同步整流MOS管栅极电位控制的交叉锁定电路，当第二同步整流MOS管Q21栅极电位较高，如0.7V以上时，受第二同步整流MOS管栅-源电压控制的第一控制三极管Q13就处于导通状态，从而使第一放电速率控制三极管Q12处于导通状态，限制了第一同步整流MOS管Ql I栅极电位的上升，实现了当第二同步整流MOS管Q21还未关断前，禁止第一同步整流MOS管Qll导通，反之亦然，即两同步整流MOS管的驱动信号存在死区时间，其中死区时间长短与电阻R15、R25，以及R12、R22有关，改变电阻R15及R25或Rl 2及R22阻值大小即可控制死区时间的长短。
【附图说明】
[0023]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0024]图1为本发明提供的一种同步整流电路装置的一实施例电路示意图；
[0025]图2为本发明实施例四对应的一种同步整流电路装置电路示意图；
[0026]图3为本发明实施例四对应的另一种同步整流电路装置电路示意图；
[0027]图4为本发明实施例四对应的另一种同步整流电路装置电路示意图；
[0028]图5为本发明实施例四对应的另一种同步整流电路装置电路示意图；
[0029]图6为本发明提供的一种同步整流电路装置的另一实施例电路示意图；
[0030]图7为本发明实施例一对应的次级同步整流MOS管栅源间驱动信号波形。
【具体实施方式】
[0031]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0032]本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的术语在适当情况下可以互换，这仅仅是描述本发明的实施例中对相同属性的对象在描述时所采用的区分方式。
[0033]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本发明作进一步详细的说明。
[0034]请参阅附图1，为本发明提供的一种同步整流电路装置的一实施例电路示意图。
[0035]如图1所示，所述一种同步整流电路装置，包括:第一同步整流驱动电路和第二同步整流驱动电路；
[0036]所述第一同步整流驱动电路包括:第一同步整流MOS管Q11、第一驱动电路11和受第二同步整流MOS管栅-源电压控制的锁定电路12;
[0037]所述第二同步整流驱动电路包括:第二同步整流MOS管Q21、第二驱动电路21和受第一同步整流MOS管栅-源电压控制的锁定电路22;
[0038]所述第一同步整流MOS管Qll的漏极接次级绕组Ns的第一端，所述第一同步整流MOS管Ql I的源极接次级公共电位参考点GND;
[0039]所述第二同步整流MOS管Q21的漏极接次级绕组Ns的第二端，所述第二同步整流MOS管Q21的源极接次级公共电位参考点GND;
[0040]其中，所述第一同步整流MOS管Qll和所述第二同步整流MOS管Q21的驱动脉冲信号极性相反。
[0041]所述第一驱动电路和所述第二驱动电路的结构相同，其中，所述第一驱动电路包括:第一耦合电容C11、第一反向充电二极管D12、第一同步整流MOS管输入电容充电限流电阻R11、第一放电隔离二极管D11、第一放电速率控制三极管Q12、第一基极电阻R12、第一集电极电阻R13、第一同步整流MOS管栅-源泄放电阻R14和第一同步整流驱动绕组Ns1;
[0042]所述第一同步整流驱动绕组Ns1的第一端依次通过第一耦合电容Cll、第一同步整流MOS管输入电容充电限流电阻Rll与所述第一放电隔离二极管Dll的正极相连，所述第一放电隔离二极管Dll的负极与所述第一同步整流MOS管Qll的栅极相连;所述第一同步整流驱动绕组1^的第二端与所述第一同步整流MOS管Qll的源极相连；
[0043]所述第一同步整流MOS管输入电容充电限流电阻RlI与所述第一耦合电容Cl I之间的连接点通过所述第一基极电阻R12与所述第一放电速率控制三极管Q12的基极相连，所述第一放电速率控制三极管Q12的发射极与所述第一同步整流MOS管Qll的栅极相连，所述第一放电速率控制三极管Q12的集电极通过第一集电极电阻R13与所述第一同步整流MOS管Ql I的源极相连；
[0044]其中，为避免两同步整流MOS管同时导通，所述第一充电限流电阻Rll及第二充电限流电阻R21的阻值较大，第一放电限流电阻R13及第二放电限流电阻R23的阻值较小，可以使同步整流MOS管开通速率慢，关断速率快。
[0045]所述第一同步整流MOS管栅-源泄放电阻R14的第一端与所述第一同步整流MOS管Qll栅极相连，所述第一同步整流MOS管栅-源泄放电阻R14的第二端与所述第一同步整流MOS管Ql I的源极相连；
[0046]所述第一同步整流MOS管输入电容充电限流电阻RlI与所述第一耦合电容Cl I之间的连接点与所述第一反向充电二极管D12的负极相连，所述第一反向充电二极管D12的正极与所述第一同步整流MOS管Ql I的源极相连；
[0047]所述第一同步整流驱动绕组Ns1和所述第二驱动电路内第二同步整流驱动绕组Ns2与变压器T次级绕组Ns共同缠绕在同一磁芯骨架上；
[0048]所述受第二同步整流MOS管栅-源电压控制的锁定电路12包括:第一控制电阻R15和第一控制三极管Ql 3;
[0049]所述第一控制电阻R15的第一端与所述第一控制三极管Q13的基极相连，所述第一控制电阻R15的第二端与所述第二同步整流MOS管Q21的栅极相连;所述第一控制三极管Q13的发射极接次级公共电位参考点GND，所述第一控制三极管Q13的集电极与所述第一放电速率控制三极管Q12的基极相连；
[0050]所述受第一同步整流MOS管栅-源电压控制的锁定电路22包括:第二控制电阻R25和第二控制三极管Q23;
[0051]所述第二控制电阻R25的第一端与所述第二控制三极管Q23的基极相连，所述第二控制电阻R25的第二端与所述第一同步整流MOS管Ql I的栅极相连;所述第二控制三极管Q23的发射极接次级公共电位参考点GND，所述第二控制三极管Q23的集电极与所述第二驱动电路21内第二放电速率控制三极管Q22的基极相连。
[0052]其中，通过设置受同步整流MOS管栅极电位控制的交叉锁定电路，可以有效避免两同步整流MOS管同时导通。
[0053]当主开关管导通瞬间，第二同步整流驱动绕组Ns2输出负脉冲驱动信号，承担续流功能的第二同步整流MOS管Q21的栅-源电压1^21迅速下降，而第一同步整流驱动绕组他工输出正脉冲驱动信号，承担整流功能的第一同步整流MOS管Qll的栅-源电压Ugs11缓慢上升。由于第一控制电阻R15接第二同步整流MOS管Q21的栅极G，因此只要Ugs21没有下降到0.7V以下，即栅极电位较高时，第一控制三极管Q13就处于导通状态，从而使第一放电速率控制三极管Q12导通，强迫第一同步整流MOS管Qll栅-源电压Ugsii为第一放电速率控制三极管Q12发射结电压UBEQ12与第一控制二极管Q13饱和电压UCESQ13之和，其中UBEQ12约为0.7V，UcESQ13大小与第一控制三极管Q13特性及其集电极电流大小有关，当第一控制三极管Q13管饱和压降Vces小于0.3V时，Ugsii将小于1.0V，限制了第一同步整流MOS管Qll栅极电位的上升，这意味着只要同步整流MOS管阈值电压VGS(th)大于1.0V，就能保证Qll处于截止状态，直到Ugs21下降到0.5V以下，第一控制三极管Q13和第一放电速率控制三极管Q12处于截止状态，第一同步整流MOS管Qll才能进入导通状态，避免了第二同步整流MOS管Q21还未关断前，第一同步整流MOS管Ql I导通；
[0054]反之亦然，在主开关管截止瞬间，第一同步整流驱动绕组^^输出负脉冲驱动信号，承担整流功能的第一同步整流MOS管Qll的栅-源电压Ugs11迅速下降，而第二同步整流驱动绕组Ns2输出正脉冲驱动信号，使承担续流功能的第二同步整流MOS管Q21的栅-源电压Ugs21缓慢上升。由于第二控制电阻R25接第一同步整流MOS管Qll的栅极，因此只要Ugs11没有下降到0.7V以下，第二控制三极管Q23就处于导通状态，从而使第二放电速率控制三极管Q22导通，强迫第二同步整流MOS管Q21栅-源电压Ugs21为第二放电速率控制三极管Q22发射结电压UBEQ22与第二控制二极管Q23饱和电压UGESQ23之和，UBE022约为0.7V，UgES023大小与第二控制二极管Q23特性及其集电极电流大小有关，当第二控制三极管Q23饱和压降Vces小于0.3V时，他別将小于1.0V，这意味着只要同步整流MOS管阈值电压VGS(th)大于1.0V，就能保证Q21处于截止状态，直到Ugsii下降到0.5V以下，使第二控制三极管Q23、第二放电速率控制三极管Q22截止，第二同步整流MOS管Q21才能进入导通状态。
[0055]其中，第一同步整流MOS管Qll和第二同步整流MOS管Q21的栅-源电压波形如附图7所示。可见，两同步整流MOS管的驱动信号存在死区时间，有效避免了同时导通现象。
[0056]其中，死区时间长短与R15、R25以及R12、R22阻值有关，改变R15及R25或R12及R22阻值大小即可控制死区时间的长短。
[0057]在其他条件不变情况下，当第二同步整流MOS管被负脉冲信号驱动时，若R15的阻值较大，控制管Ql 3导通时间变小，使Ql 2提前截止，导致死区时间变小；反之，若Rl 5的阻值较小，控制管Q13导通时间变长，使Q12导通时间增加，导致死区时间变长。
[0058]在其他条件不变情况下，当第一同步整流MOS管被负脉冲信号驱动时，若R12的阻值较大，使Q12基极电流小，相应地Q12集电极电流小，引起同步整流管Ql I输入电容放电速率变慢，导致死区时间增加;反之，若R12的阻值较小，使Q12基极电流大，相应地Q12集电极电流增加，引起同步整流管Qll输入电容放电速率变快，导致死区时间减小。
[0059]本发明通过设置受同步整流MOS管栅极电位交叉锁定电路，使两同步整流MOS管的驱动信号存在死区时间，避免了两管同时导通的现象，该驱动方式适应性强，可用于正激、桥式变换器次级同步整流驱动电路中。
[0060]在本发明提供的另一实施例中，在实施例一的基础上，该装置还包括:承担辅助续流功能的肖特基功率整流二极管D23;
[0061]所述承担辅助续流功能的肖特基功率整流二极管D23的负极与所述第二同步整流MOS管Q21的漏极相连，所述承担辅助续流功能的肖特基功率整流二极管D23的正极与第二同步整流MOS管Q21的源极相连。
[0062]其中，所述承担辅助续流功能的肖特基功率整流二极管D23可以进一步提高整流效率。
[0063]为避免两同步整流MOS管同时导通，当主开关管关断后，承担续流功能的第二同步整流MOS管Q21未导通，如果辅助续流二极管D23不存在，将被迫借助第二同步整流MOS管Q21体二极管续流，但MOS管寄生体二极管导通压降大，损耗高;此外，当第二同步整流MOS管Q21驱动信号与正激变换器次级绕组Ns输出脉冲同相位时，在主变压器激磁磁通完全复位后，Ns2绕组提供的驱动信号将消失，第二同步整流MOS管Q21被迫提前关闭，滤波电感L依然可借助低导通压降的肖特基整流二极管D23完成续流。
[0064]在本发明提供的另一实施例中，如图6所示，对于实施例一中的所述第一同步整流驱动电路和所述第二同步整流驱动电路的驱动脉冲可以通过PWM控制芯片输出信号经隔离变压器Td次级绕组产生。
[0065]如附图6所示，在双管正激变换器中，在负载变化范围内，总能保证次级输出滤波电感L处于CCM模式时，次级回路第一同步整流管Qll驱动脉冲、第二同步整流管Q21驱动脉冲可由PWM控制芯片输出信号经隔离变压器Td次级绕组产生。通过这种方式可以使承担续流功能的第二同步整流MOS管Q21驱动信号持续时间与主变压器激磁磁通复位时间无关，重载下不依赖第二同步整流MOS管Q21寄生体二极管续流，整流损耗小，效率高。
[0066]在本发明提供的另一实施例中，当实施例一对应的同步整流电路装置应用于正激变换器次级侧同步整流驱动时，所述正激变换器可以为三绕组去磁正激变换器或者二极管去磁双管正激变换器。
[0067]具体的，当实施例一对应的同步整流电路装置应用于桥式变换器次级侧同步整流驱动时，所述第一同步整流MOS管Qll和所述第二驱动电路21内第二同步整流MOS管Q21的驱动方式可以为电压自驱动方式或者绕组驱动方式。
[0068]具体的，所述桥式变换器为传统硬开关桥式变换器或者LLC桥式变换器。
[0069]其中，当应用于桥式变换器次级同步整流驱动电路时，如果次级绕组输出电压满足MOS管驱动电压要求，可采用附图2所示的电压自驱动方式，在附图2中，由于第一同步整流MOS管Qll、第二同步整流MOS管Q21寄生体二极管的箝位作用，驱动脉冲低电平只有-
0.7V，因此可以省去偶合电容C11、C21以及反向充电二极管D12和D22;
[0070]反之，当次级绕组输出电压不满足MOS管驱动电压要求时，可采用附图3所示的绕组驱动方式，第一同步整流MOS管Ql I的驱动绕组Ns1、第二同步整流MOS管Q21的驱动绕组Ns2与次级绕组Ns缠绕在同一磁芯骨架上。为进一步提高整流效率，必要时可以增加可选的肖特基整流二极管D13、D23。
[0071]对应用于LLC变换器次级同步整流驱动电路，如果次级绕组输出电压满足MOS管驱动电压要求，可采用附图4所示的电压自驱动方式，在附图4中，由于第一同步整流MOS管Q11、第二同步整流MOS管Q21寄生体二极管的箝位作用，驱动脉冲低电平只有-0.7V，因此可以省去偶合电容Cll、C21以及反向充电二极管D12和D22，考虑到LLC变换器次级输出信号特征，也不需要肖特基辅助整流二极管Dl 3、D23;
[0072]反之，当次级绕组输出电压不满足MOS管驱动电压要求时，可采用附图5所示的绕组驱动方式，第一同步整流MOS管Ql I的驱动绕组Ns1、第二同步整流MOS管Q21的驱动绕组Ns2与次级绕组Ns缠绕在同一磁芯骨架上。
[0073]下面，对实施例中同步整流电路装置的元件参数进行介绍说明，当第一放电速率控制三极管Q12、第二放电速率控制三极管Q22为FMMT720，第一控制三极管Q13、第二控制三极管Q23为FMMT619，第一耦合电容C11、第二耦合电容C21取47nF，电阻R11、R21取33Ω，电阻R12、R22 取 240Ω，电阻R13、R23取2.2 Ω，电阻 R14、R24 取 1K Ω，电阻 R15、R25 取 1K Ω 时，经过计算，两MOS管驱动脉冲的死区时间约为540ns，在驱动信号死区时间内，Ugsi1、Ugs2i电压约为0.95V，两整流管没有出现同时导通现象，次级环路尖峰电流仅比肖特基二极管整流时大20%，这是因为同步整流功率MOS管寄生体二极管反向恢复时间较肖特基二极管反向恢复时间长所致。
[0074]在其他参数不变情况下，将Ql 2、Q22改为8550，Ql 3、Q23改为8050时，两MOS管驱动脉冲的死区时间约为580ns，在驱动信号死区时间内，UGS11、UGS21i压约为1.27V，两同步整流管也没有出现同时导通现象，次级环路尖峰电流也比肖特基二极管整流时大20%左右。
[0075]本发明通过上述技术方案，使两同步整流MOS管的驱动信号存在死区时间，同时死区时间可以通过调节电阻的阻值进行控制，避免了两管同时导通的现象;且该驱动方式适应性强，可用于正激、桥式变换器次级同步整流驱动电路中；在传统的同步整流驱动电路基础上增加了由电阻、中小功率NPN三极管构成的同步整流MOS管栅极电位交叉控制电路后，就有效避免了两MOS管同时导通现象，电路简洁，元件数目少，成本低，可靠性高。
[0076]本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
[0077]另外需说明的是，以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。另外，本发明提供的装置实施例附图中，单元之间的连接关系表示它们之间具有通信连接，具体可以实现为一条或多条通信总线或信号线。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
[0078]综上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制;尽管参照上述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对上述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换;而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
【主权项】
1.一种同步整流电路装置，其特征在于，包括:第一同步整流驱动电路和第二同步整流驱动电路； 所述第一同步整流驱动电路包括:第一同步整流MOS管(Qll)、第一驱动电路(11)和受第二同步整流MOS管栅-源电压控制的锁定电路(12); 所述第二同步整流驱动电路包括:第二同步整流MOS管(Q21)、第二驱动电路(21)和受第一同步整流MOS管栅-源电压控制的锁定电路(22); 所述第一同步整流MOS管(Qll)的漏极接次级绕组(Ns)的第一端，所述第一同步整流MOS管(QlI)的源极接次级公共电位参考点(GND)； 所述第二同步整流MOS管(Q21)的漏极接次级绕组(Ns)的第二端，所述第二同步整流MOS管(Q21)的源极接次级公共电位参考点(GND)； 所述第一驱动电路和所述第二驱动电路的结构相同，其中，所述第一驱动电路包括:第一耦合电容(Cll)、第一反向充电二极管(D12)、第一同步整流MOS管输入电容充电限流电阻(Rll)、第一放电隔离二极管(Dll)、第一放电速率控制三极管(Q12)、第一基极电阻(R12)、第一集电极电阻(R13)、第一同步整流MOS管栅-源泄放电阻(R14)和第一同步整流驱动绕组(Nsi)； 所述第一同步整流驱动绕组(Ns1)的第一端依次通过第一耦合电容(Cll)、第一同步整流MOS管输入电容充电限流电阻(Rll)与所述第一放电隔离二极管(Dll)的正极相连，所述第一放电隔离二极管(Dll)的负极与所述第一同步整流MOS管(Qll)的栅极相连;所述第一同步整流驱动绕组(Ns1)的第二端与所述第一同步整流MOS管(Qll)的源极相连;所述第一同步整流MOS管输入电容充电限流电阻(Rll)与所述第一耦合电容(Cll之间的连接点通过所述第一基极电阻(R12)与所述第一放电速率控制三极管(Q12)的基极相连，所述第一放电速率控制三极管(Q12)的发射极与所述第一同步整流MOS管(Qll)的栅极相连，所述第一放电速率控制三极管(Q12)的集电极通过第一集电极电阻(R13)与所述第一同步整流MOS管(Qll)的源极相连;所述第一同步整流MOS管栅-源泄放电阻(R14)的第一端与所述第一同步整流MOS管(Qll)栅极相连，所述第一同步整流MOS管栅-源泄放电阻(R14)的第二端与所述第一同步整流MOS管(Qll)的源极相连；所述第一同步整流MOS管输入电容充电限流电阻(Rll)与所述第一耦合电容(Cll)之间的连接点与所述第一反向充电二极管(D12)的负极相连，所述第一反向充电二极管(D12)的正极与所述第一同步整流MOS管(Qll)的源极相连;所述第一同步整流驱动绕组(Ns1)和所述第二驱动电路内第二同步整流驱动绕组(Ns2)与变压器(T)次级绕组(Ns)共同缠绕在同一磁芯骨架上； 所述受第二同步整流MOS管栅-源电压控制的锁定电路(12)包括:第一控制电阻(R15)和第一控制三极管(Q13); 所述第一控制电阻(R15)的第一端与所述第一控制三极管(Q13)的基极相连，所述第一控制电阻(R15)的第二端与所述第二同步整流MOS管(Q21)的栅极相连;所述第一控制三极管(Q13)的发射极接次级公共电位参考点(GND)，所述第一控制三极管(Q13)的集电极与所述第一放电速率控制三极管(Q12)的基极相连； 所述受第一同步整流MOS管栅-源电压控制的锁定电路(22)包括:第二控制电阻(R25)和第二控制三极管(Q23); 所述第二控制电阻(R25)的第一端与所述第二控制三极管(Q23)的基极相连，所述第二控制电阻(R25)的第二端与所述第一同步整流MOS管(Qll)的栅极相连;所述第二控制三极管(Q23)的发射极接次级公共电位参考点(GND)，所述第二控制三极管(Q23)的集电极与所述第二驱动电路(21)内第二放电速率控制三极管(Q22)的基极相连。2.根据权利要求1所述的装置，其特征在于，该装置还包括:承担辅助续流功能的肖特基功率整流二极管(D23); 所述承担辅助续流功能的肖特基功率整流二极管(D23)的负极与所述第二同步整流MOS管(Q21)的漏极相连，所述承担辅助续流功能的肖特基功率整流二极管(D23)的正极与第二同步整流MOS管(Q21)的源极相连。3.根据权利要求1所述的装置，其特征在于，所述第一同步整流驱动电路和所述第二同步整流驱动电路的驱动脉冲通过PWM控制芯片输出信号经隔离变压器Td次级绕组产生。4.根据权利要求1所述的装置，其特征在于，应用于正激变换器次级侧同步整流驱动时，所述正激变换器为三绕组去磁正激变换器或者二极管去磁双管正激变换器。5.根据权利要求1所述的装置，其特征在于，应用于桥式变换器次级侧同步整流驱动时，所述第一同步整流MOS管(Qll)和所述第二驱动电路(21)内第二同步整流MOS管(Q21)的驱动方式为电压自驱动方式或者绕组驱动方式。6.根据权利要求5所述的装置，其特征在于，所述桥式变换器为传统硬开关桥式变换器或者LLC桥式变换器。
【文档编号】H02M1/32GK105915085SQ201610533514
【公开日】2016年8月31日
【申请日】2016年7月7日
【发明人】潘永雄, 陈林海, 郑明治, 徐思蔚
【申请人】广东工业大学