ll和第二开关S12导通，其余开关截止。第一飞电容Cl与输入电压源VIN并联，因此:VCl = VIN，其中VCl为第一飞电容Cl两端的电压值，VIN为输入电压源VIN的电压值。
[0020]在第二阶段，第三开关S21、第四开关S22和第五开关S23导通，其余开关截止。第一飞电容Cl与输入电压源VIN串联后与第二飞电容C2并联，因此:VC2 = VIN+VC1，其中VC2为第二飞电容C2两端的电压值。
[0021]在第三阶段，第六开关S31、第七开关S32导通，其余开关截止。第二飞电容C2与输入电压源VIN串联后与第一输出电容Col并联，因此:V01 = VIN+VC2，其中VOl为第一输出电容Col两端的电压值。
[0022]在第四阶段，第八开关S41、第九开关S42和第十开关S43导通，其余开关截止。第一输出电容Col与第一飞电容Cl、第二飞电容C2串联后与第二输出电容Co2并联，因此:V02 = V01+VC1+VC2，其中V02为第二输出电容Co2两端的电压值。
[0023]结合上述四个公式，可得:VC1= VIN, VC2 = 2.VIN, VOl = 3.VIN, V02 = 6.VIN,这样可以同时实现3倍和6倍的输出电压。
[0024]在一个实施例中，第一时钟信号CKl控制第一开关Sll和第二开关S12的导通或截止，在第一时钟信号CKl为有效电平时，第一开关Sll和第二开关S12的导通，在第一时钟信号CKl为无效电平时，第一开关Sll和第二开关S12的截止。第二时钟信号CK2控制第三开关S21、第四开关S22和第五开关S23的导通或截止，在第二时钟信号CK2为有效电平时，第三开关S21、第四开关S22和第五开关S23导通，在第二时钟信号CK2为无效电平时，第三开关S21、第四开关S22和第五开关S23截止。第三时钟信号CK3控制第六开关S31和第七开关S32的导通或截止，在第三时钟信号CK3为有效电平时，第六开关S31和第七开关S32导通，在第三时钟信号CK3为无效电平时，第六开关S31和第七开关S32截止。第四时钟信号CK4控制第八开关S41、第九开关S42和第十开关S43的导通或截止，在第四时钟信号CK4为有效电平时，第八开关S41、第九开关S42和第十开关S43导通，在第四时钟信号CK4为无效电平时，第八开关S41、第九开关S42和第十开关S43截止。第一时钟信号CK1、第二时钟信号CK2、第三时钟信号CK3和第四时钟信号CK4是有效电平不交叠时钟，并依次跳变为有效电平。
[0025]具体的，第一时钟信号CKl与第一开关Sll和第二开关S12的控制端相连；第二时钟信号CK2与第三开关S21、第四开关S22和第五开关S23的控制端相连；第三时钟信号CK3与第六开关S31和第七开关S32的控制端相连；第四时钟信号CK4与第八开关S41、第九开关S42和第十开关S43的控制端相连，各个时钟信号的有效电平为高电平，无效电平为低电平。
[0026]图2为本实用新型中的电荷栗在另一个实施中的电路示意图。如图2所示的，所述电荷栗，其包括:第一输出端V01、连接于第一输出端VOl的第一输出电容Col、第二输出端V02、连接于第二输出端V02的第二输出电容Co2、电源输入端IN、连接于电源输入端IN和接地端之间的输入电压源VIN、具有第一连接端A和第二连接端B的第一飞电容Cl、具有第三连接端C和第四连接端D第二飞电容C2、连接于电源输入端IN和第一连接端A之间的第一开关SI 1、连接于第二连接端B和接地端之间的第二开关S12、连接于电源输入端IN和第二连接端B之间的第三开关S21、连接于第一连接端A和第三连接端C之间的第四开关S22、连接于第四连接端D和接地端之间的第五开关S23、连接于第三连接端C和第一输出端VOl之间的第七开关S32、连接于第一输出端VOl和第二连接端B之间的第八开关S41、连接于第四连接端D和第一连接端A之间的第九开关S42、连接于第三连接端C和第二输出端V02之间的第十开关S43。
[0027]所述电荷栗按照如下时序来控制各个开关的导通或截止。
[0028]在第一阶段，第一开关Sll和第二开关S12导通，其余开关截止。第一飞电容Cl与输入电压源VIN并联，因此:VCl = VIN，其中VCl为第一飞电容Cl两端的电压值，VIN为输入电压源VIN的电压值。
[0029]在第二阶段，第三开关S21、第四开关S22和第五开关S23导通，其余开关截止。第一飞电容Cl与输入电压源VIN串联后与第二飞电容C2并联，因此:VC2 = VIN+VC1，其中VC2为第二飞电容C2两端的电压值。
[0030]在第三阶段，第二开关S12、第七开关S32和第九开关S42导通，其余开关截止。第二飞电容C2与第一飞电容Cl串联后与第一输出电容Col并联，因此:V01 = VC1+VC2，其中VOl为第一输出电容Col两端的电压值。
[0031]在第四阶段，第八开关S41、第九开关S42和第十开关S43导通，其余开关截止。第一输出电容Col与第一飞电容Cl、第二飞电容C2串联后与第二输出电容Co2并联，因此:V02 = V01+VC1+VC2，其中V02为第二输出电容Co2两端的电压值。
[0032]结合上述四个公式，可得:VC1= VIN, VC2 = 2.VIN, VOl = 3.VIN, V02 = 6.VIN,这样可以同时实现3倍和6倍的输出电压。
[0033]与图1所示的实施例相比，图2中的电荷栗节省了一个开关S31，由于一般功率电荷栗需要提供较大的输出电流，功率开关的面积一般也较大，节省一个功率开关将节省芯片面积，能降低芯片成本。
[0034]在一个实施例中，第一时钟信号CKl和第三时钟信号CK3共同控制第二开关S12的导通或截止，在第一时钟信号CKl或第三时钟信号CK3为有效电平时，第二开关S12的导通，在第一时钟信号CKl或第三时钟信号CK3为无效电平时，第二开关S12的截止。第三时钟信号CK3和第四时钟信号CK4共同控制第九开关S42的导通或截止，在第三时钟信号CK3或第四时钟信号CK4为有效电平时，第九开关S42的导通，在第三时钟信号CK3或第四时钟信号CK4为无效电平时，第九开关S42的截止。第一时钟信号CKl控制第一开关Sll的导通或截止，在第一时钟信号CKl为有效电平时，第一开关Sll导通，在第一时钟信号CKl为无效电平时，第一开关Sll截止。
[0035]第二时钟信号CK2控制第三开关S21、第四开关S22和第五开关S23的导通或截止，在第二时钟信号为有效电平时，第三开关S21、第四开关S22和第五开关S23导通，在第二时钟信号CK2为无效电平时，第三开关S21、第四开关S22和第五开关S23截止。第三时钟信号CK3控制第七开关S32的导通或截止，在第三时钟信号CK3为有效电平时，第七开关S32导通，在第三时钟信号CK3为无效电平时，第七开关S32截止。第四时钟信号CK4控制第八开关S41和第十开关S43的导通或截止，在第四时钟信号CK4为有效电平时，第八开关S41和第十开关S43导通，在第四时钟信号CK4为无效电平