驱动器电路和谐振转换器的制造方法
【专利摘要】本申请涉及驱动器电路和谐振转换器。在一个实施例中，用于同步整流器电子开关、诸如谐振转换器中的SR MOSFET的驱动器电路被适配成耦合到一对同步整流器电子开关的控制端子以向其施加驱动电压从而将同步整流器电子开关与转换器电流同步地接通和关断。驱动器电路包括编程模块和可选的电流感测模块，编程模块用于产生表示同步整流器电子开关的品质因数的第一信号，电流感测模块用于产生表示同步整流器电子开关的输出电流的第二信号。包括用于生成驱动电压的值的输出模块，驱动电压的值是表示品质因数的第一信号的函数并且可选地是表示同步整流器电子开关的输出电流的第二信号的函数。
【专利说明】
驱动器电路和谐振转换器
技术领域
[0001 ]本描述涉及谐振转换器。
[0002]—个或多个实施例可以应用于用于谐振转换器(诸如LLC谐振转换器)中的同步整流器开关(例如MOSFET)的驱动器电路。
【背景技术】
[0003]虽然同步整流器开关当前用在各种谐振转换器拓扑中，然而仍然感觉需要能够通过选择合适的同步整流器驱动电压来改进转换器效率的布置，这些布置可以独立于例如相关联的外部部件和温度用在各种应用中。
【实用新型内容】
[0004]—个或多个实施例的目的在于满足这样的需要。
[0005]根据一个或多个实施例，提供了一种驱动器电路，所述驱动器电路用于谐振转换器中的同步整流器电子开关，所述驱动器电路可耦合到同步整流器电子开关的控制端子以向所述控制端子施加驱动电压，以与转换器电流同步地接通和关断所述同步整流器电子开关，所述驱动器电路包括:
[0006]-编程模块，用于产生表示所述同步整流器电子开关的品质因数的第一信号，以及
[0007]-输出模块，用于生成作为表示所述品质因数的所述第一信号的函数的所述驱动电压的值。
[0008]在一个实施例中，驱动器电路包括:
[0009]-电流感测模块，用于产生表示所述同步整流器电子开关的输出电流的第二信号，以及
[0010]-所述输出模块，被配置成生成所述驱动电压的值，所述驱动电压的值是表示所述品质因数的所述第一信号与表示所述同步整流器电子开关的输出电流的所述第二信号的函数。
[0011]在一个实施例中，所述输出模块包括加法器，所述加法器用于生成所述值作为所述第一信号和所述第二信号之和，所述第二信号优选地与所述输出电流成比例。
[0012]在一个实施例中，所述电流感测模块包括平均电路、优选地为采样保持电路，用于根据所述同步整流器电子开关两端的平均电压感测所述输出电流，所述平均电压优选地在一对所述同步整流器电子开关上检测。
[0013]在一个实施例中，所述驱动器电路包括根据所述驱动电压的所述值能够交替地接通和关断的一对驱动器开关，所述一对驱动器开关之间具有可耦合到同步整流器电子开关的所述控制端子的中间点。
[0014]在一个实施例中，所述驱动器开关中的一个是被馈送有所述驱动电压的值作为参考电压的P沟道M0SFET，优选地是经由电流调节器被馈送有所述驱动电压的值作为参考电压的P沟道MOSFET。
[0015]在一个实施例中，所述驱动器开关中的一个是被馈送有所述驱动电压的所述值作为栅极电压钳位的自举N沟道MOSFET。
[0016]根据一个或多个实施例，还提供了一种谐振转换器，所述谐振转换器包括与根据上述任一实施例所述的驱动器电路耦合的至少一个同步整流器电子开关。
[0017]在一个实施例中，所述谐振转换器包括与根据上述任一实施例所述的驱动器电路耦合的至少一个同步整流器M0SFET。
[0018]在一个实施例中，所述谐振转换器包括:
[0019]-转换器变压器，具有:
[0020]-初级绕组，以及
[0021]-之间具有中间点以驱动转换器负载的两个次级绕组，
[0022]-能够交替地接通和关断的一对转换器开关，所述一对转换器开关之间具有中间点以驱动所述转换器变压器的所述初级绕组，以及
[0023]-—对同步整流器电子开关，每一个耦合到所述转换器变压器的所述次级绕组中的相应次级绕组，所述同步整流器电子开关与根据上述任一实施例所述的驱动器电路耦入口 ο
[0024]在一个实施例中，所述转换器是LLC转换器，所述LLC转换器包括耦合到所述转换器变压器的所述初级绕组的串联电感和并联电感以及串联电容器。
[0025]权利要求是本文中所提供的实施例的公开的组成部分。
[0026]一个或多个实施例可以提供以下优点中的一个或多个:
[0027]-增加的转换效率，
[0028]-能够独立于外部部件、寄生效应和温度适用于各种应用，
[0029]-低成本，例如由于减少的所需要的物料清单(BOM)。
[0030]一个或多个实施例可以允许利用可编程的同步整流器(SR)、例如MOSFET的栅极驱动电压来实施同步整流器驱动器。
[0031]因此，一个或多个实施例可以包括第一部分，第一部分用于通过不同的编程引脚选择同步整流器MOSFET的品质因数(FOM，例如Rdsqn*QGATE )以便理解使用哪个MOS。
[0032]在一个或多个实施例中，可以可选地包括第二部分以生成与FOM和输出电流成比例的受控栅极驱动电压从而改善控制。
[0033]—个或多个实施例可以通过选择例如同步整流器(SR)MOSFEt的足够的栅极驱动电压来改善转换器效率。
[0034]在一个或多个实施例中，这样的栅极驱动电压可以经由可编程引脚根据所使用的同步整流器开关的品质因数或FOM来选择。
[0035]因此，一个或多个实施例适合用于驱动电压取决于输出电流的各种应用(独立于外部部件和温度)从而在各种负载情况下改善效率。
【附图说明】
[0036]现在将仅借助于示例通过参考附图来描述一个或多个实施例，在附图中:
[0037]图1是谐振转换器的示意性框图；
[0038]图2是一个或多个实施例的总体框图；
[0039]图3例示了可以在一个或多个实施例中出现的某些信号；以及
[0040]图4和图5是一个或多个实施例的示意性框图。
【具体实施方式】
[0041]在以下描述中，说明一个或多个具体细节，旨在提供对实施例的示例的深度理解。实施例可以在没有这些具体细节中的一个或多个的情况下或者使用其他方法、部件、材料等来获得。在其他情况下，已知的结构、材料或操作未详细说明或描述以防模糊实施例的某些方面。
[0042]在本描述的框架中对“实施例”或“一个实施例”的引用意图在于表示关于该实施例描述的特定配置、结构或特征被包括在至少一个实施例中。因此，诸如“在实施例中”或者“在一个实施例中”等可能存在于本描述的一个或多个地方的短语不一定指代同一个实施例。另外，在一个或多个实施例中可以按照任意合适的方式组合特定的构造、结构或特征。
[0043]本文中所使用的附图标记仅出于方便目的而提供，因此并不定义实施例的保护范围或者范围。
[0044]在图1中，附图标记10整体上表示包括转换器变压器T的谐振转换器，转换器变压器T具有初级绕组Wl以及两个次级绕组W21、W22，两个次级绕组W21、W22之间具有中间点以驱动转换器负载L(用虚线示出)，转换器负载L可以连接到输出端子Vout。
[0045]在一个或多个实施例中，包括电容器Co和电阻器Ro的RC低通网络通过被设置在两个次级绕组W21、W22的中间点与输出端子Vout之间可以耦合到两个次级绕组W21、W22之间的中间点。
[0046]在一个或多个实施例中，可以设置一对转换器开关(例如功率M0SFET)Q1、Q2，使其在诸如例如半桥驱动器等驱动器12的控制下交替地接通和关断(例如Q2在Qr ‘导通”时“关断，，，并且Ql在Q2“导通”时“关断”)。
[0047]在一个或多个实施例中，转换器开关Ql、Q2之间可以具有中间点以驱动转换器变压器T的初级绕组Wl。
[0048]在一个或多个实施例中，可以设置一对同步整流器电子开关SRl、SR2(例如M0SFET)，每一个耦合到变压器T的次级绕组W21、W22中的相应次级绕组以取代标准整流器从而改善转换器效率。
[0049]同步整流器电子开关SR1、SR2的操作可以由同步整流器驱动器14来控制。
[0050]在操作中，当通过绕组W21、W22中的任何一个的电流开始向SRl或SR2的MOSFET体二极管中流动时，控制器驱动器14检测二极管的导通状态并且接通(也就是使其导通)MOSFET SRl或SR2。
[0051 ]当控制器驱动器14检测到电流接近零时，其关断(也就是使其非导通)M0SFET SRl或 SR2。
[0052]在图1的示例性情况下，谐振转换器10是LLC谐振转换器，LLC谐振转换器包括耦合到转换器变压器T的初级绕组Wl的串联电感Lr和并联电感Lm以及串联电容器Cr。
[0053]图1中例示的这样的转换器的基本操作原理已知，从而使得没有必要在本文中提供更详细的描述。
[0054]应当理解，LLC谐振转换器在本文中仅被考虑作为示例:一个或多个实施例通常可以应用于各种其他谐振转换器拓扑，以提供同步整流器(SR)开关的存在从而控制转换器变压器的次级侧的电流流动。
[0055]另外，虽然在本文中考虑MOSFET作为这样的同步整流器电子开关SRl、SR2的例示，然而一个或多个实施例通常可以应用于其品质因数或FOM可以定义为乘积Rdsqn*Qgate的同步整流器开关(SR开关)，其中Rdsqn表示在导通时跨开关(例如漏极到源极)的“导通”电阻，Qgate表示控制端子处的电荷(例如栅极电荷)。与MOSFET—起，诸如例如IGBT等电子开关是这样的开关的例示。
[0056]如所指出的，在图1中例示的布置中，SR开关SRl、SR2的操作——也就是与转换器电流同步地接通和关断同步整流器电子开关SR1、SR2—一可以涉及例如在体二极管开始导通之后SR MOSFET接通以及在电流接近零时SR MOSFET关断。
[0057]这进而可以涉及在￥挪1,2〈0.7￥时激活的第一阶段1,2(￥挪1,2是51?开关51?1、51?2的体二极管两端的电压)，随后是在固定延迟Tpd—ον之后如果Vdvsi,2〈Vth—ον贝Ij接通(其中V?—ον是接通阈值)。作为结果，漏极电压信号可以跟随二极管Isr电流VDVSl,2 = -RDS(on)IsRl,2，其中如果VDVS1,2>VDVS1,2—Mf则关断。在SR MOSFET关断之后，体二极管将再次导通，漏极-源极电压变为正(例如>1.4V)，另一驱动器电路“做好准备(armed)”。
[0058]这一操作模式可以对应于简单电路架构，也就是对应于在硅面积方面的低成本解决方案。当SR驱动器被供应有高VCC时，SRM0SFET栅极电压可以被钳位到大约11-12V。那么可以以SRM0SFET栅极驱动损耗为代价限制由于SR MOSFET Rdsqn所致的导通损耗，尤其是对于尚频应用。
[0059]另外，转换器效率可能仅对高负载是足够的，并且可能明显依赖于所使用的SRMOSFET的FOM(Rdsqn*Qgate)。
[0060]那么，一个或多个实施例可以依赖于以下原理:使用足够的驱动电压(例如栅极驱动电压)驱动SR MOSFET栅极以便在所有情况下改善效率。在一个或多个实施例中，这一驱动电压可以是所使用的SR开关(例如MOSFET)的FOM以及应用输出电流的函数。
[0061]图2的框图是根据一个或多个实施例的同步整流器驱动器14的示意性部分表示，同步整流器驱动器14意图产生驱动电压VCD—QPT—cm。这一驱动电压然后可以应用(例如下面要讨论的图4和5中例示的)于SR开关(例如MOSFET) SRl、SR2的控制端子(例如栅极)。
[0062]虽然下面为了简化说明假定SR开关SR1、SR2二者的驱动电压具有相同的值，然而应当理解，这样的条件不是强制的，在理论上至少可以考虑不同的值。
[0063]在一个或多个实施例中，如图2中例示的同步整流器驱动器14可以包括第一部分141，第一部分141可以用于选择SR MOSFET SR1、SR2的F0M，包括一个或多个编程引脚，例如PR0Gl、PR0G2o
[0064]在一个或多个实施例中，如图2中例示的同步整流器驱动器14可以可选地包括第二部分142，第二部分142可以用于生成与SR MOSFET的FOM成比例并且与输出电流成比例的受控SR MOSFET栅极驱动电压。
[0065]一个或多个实施例可以依赖于以下认识:对于SR开关，诸如欧姆区域中的MOSFET，总的“导通”电阻Rdson基本上可以包括两项:
[0066]-沟道电阻项Rch，其主要取决于栅极过载的量；以及
[0067]-另外的项RK，其包括所有电阻贡献(源极扩散、累积、漂移区域、衬底、键合线、金属化以及源极和漏极的接触电阻)，其独立于栅极电压。
[0068]在几πιΩ的Rdsqn的(合理)假设下，沟道电阻Rch基本上由过载(Vgs-Vth)来指示。
[0069]还注意到:
[0070]-驱动电压的适当值Vgd—opt—Ctrl是根据跨SRMOSFET开关的(例如栅极-源极)电压Vcs降低功率损耗的值；
[0071]-这样的值通过项Cgate和β与输出电流呈线性关系，斜率与SR开关的FOM成比例，其中Ccate和β分别表不栅极电容和晶体管增益。
[0072]同步整流器驱动器14的部分141因此可以用于识别和选择SR开关SR1、SR2的F0M。
[0073]在一个或多个实施例中，耦合到部分141中的编程引脚PROGl的外部电阻R1可以用于设置SR MOSFET阈值的电压贡献％，电压V1可以被选择为等于:
[0074]Vi = Ri.Iki
[0075]也就是R1 = V1Aia,其中Iia可以是来自SR驱动器14的固定电流(例如ΙΟμΑ)。
[0076]类似地，同步整流器驱动器14的部分142可以用于从电压引脚DVS提取电流信息，电压引脚DVS用于感测SR开关SRl、SR2的体二极管两端的电压VDVSi(其中对于SRl和SR2，分别为i = I，2)，并且将这一贡献(电压V2)与和SR开关SRl、SR2的FOM成比例的贡献(电压V1)相加。Vi和V2的和可以在加法器模块1420中生成，加法器模块1420产生驱动信号Vgc—qpt—ctrl。
[0077]在一个或多个实施例中，耦合到引脚PR0G2的外部电阻R2可以用于设置SR开关由于β和Ccate所致的并且也与I out成比例的电压贡献V2。
[0078]比如，电压V2可以被选择为等于:
[0079]V2 = R2.I2 = R2.(DVSaverage/R3)
[0080]其中D V Saverage表不D V S的平均值，R3表不恒定电阻值，例如1 O千欧姆。
[0081]为了从DVS电压引脚提取电流信息(例如I2)，部分142可以包括采样保持(S&H)模块 1422。
[0082]在一个或多个实施例中，S&H模块1422可以如图3中示意性地表示的那样操作，其中:
[0083]-1sri和Isr2分别表示穿过SRl和SR2的电流(其中Isr1和Isr2对应于图1的总体图中的Isi和IS2)，以及
[0084]-DVSl和DVS2表示DVSi信号(对于SRl和SR2，分别为i = l，2)，其可以与相应控制信号⑶I和⑶2复用和采样。
[0085]平均电压DVSaverage因此可以可选地在一对SR MOSFET SR1、SR2上来检测。
[0086]图3中的底部图表示采样的DVS信号的可能的时间行为，其表示为DVSs，通过下式可以根据其得到平均值DVSaverace:
[0087]DVSaverage = Rdson.I out
[0088]V2 = R2.I2 = R2.(DVSaverage/R3) =R2.(Rdson/R3).1ut
[0089]这一电压因此与输出电流成比例，并且在一个或多个实施例中，可以将外部电阻R2的值选择为，例如
[0090]r2 = jt/4.(I/Cgate.Vcc.2fsw.β)1/2.(R3/Rdson)
[0091]其中
[0092]Cgate = SRl、SR2 的栅极电容
[0093]Vcc=同步整流器驱动器的馈送电压(参见例如下面要描述的图4中的VCC引脚以及图5中的线路VCC)
[0094]fsw=转换器10的开关频率
[0095]β =晶体管增益(β=μ.(Cox/2).(ff/L))
[0096]以产生控制(驱动)电压Vgd—opt—ctrl，其等于:
[0097 ]Vgd—opt—ctrl = Vi+V2 = R1.1K1+R2 ( Rdson/R3 ) I out
[0098]或者，简言之，通过如先前详述地选择RjPR2的值:
[0099]Vgd opt ctrl = Vgd = Vthi+πι.1ut
[0100]其中111= 1?2(1^(^/1?3)。
[0101 ] 图4和5的框图例不了使用电压Vgd—opt—ctrl的各种方式。
[0102]图4和5作为示例涉及同步整流器驱动器14，其包括(以本身已知的方式)高压侧开关HS和低压侧开关LS以产生用于SR开关SRl、SR2的相应驱动电流Ihs drv和Ils drv，其控制端子(栅极)连接到每个SR MOSFET SR1、SR2的栅极驱动引脚⑶PIN(也参见图1)。
[0103]在图4和5中例示的一个或多个实施例中，高压侧开关HS和低压侧开关LS可以是MOSFETo
[0104]在图4和5中，GND表示接地端子(接地平面)，并且SR MOSFET SR1、SR2的表示也包括体二极管BD以及栅极-漏极电容CGD、栅极-源极电容Cgs和与源极相关联的杂散电感Lstray(寄生效应)。
[0?05] 在图4中例不的一个或多个实施例中，在P沟道驱动器的情况下，电压Vgd—opt—ctrl可以连同驱动信号VDRV(从接收“导通”信号⑶ON的电平移位器1428经由例如放大器链1426导出)被馈送到(线性)电压调节器1424，以便选择用于驱动器级HS、LS的驱动电压。
[Ο?Ο?] 在图4中例不的布置中，驱动电压Vgd—opt—ctrl因此可以用作LDO(电压调节器)1424的电压参考，使得VDRV电压可以等于驱动电压Vgd—opt—ctrl。
[0107]如图5中例示的一个或多个实施例在具有自举的N沟道驱动器的情况下可以向接收VBOOT输入信号以及⑶ON信号的高压侧驱动器1430提供自举操作。GD ON信号也可以在1432处的逻辑逆之后被馈送给低压侧开关LS的驱动器级1434。
[0108]在如图5中例示的布置中，高压侧(HS)驱动器1430可以具有可控栅极电压钳位，并且驱动电压Vgd—opt—cm可以用作这样的HS驱动器电路的电压参考，例如以选择用于该驱动器的电压钳位。这一框生成受控栅极电压以便将GD信号钳位到期望的驱动电压。
[0109]在图4和5二者的示例性实施例中，以及在其他可能的实施例中，信号Vcd—qpt—cm，不管怎么产生(例如单独地根据信号VI，或者根据信号Vl和V2 二者)，可能不直接地经由例如引脚GD PIN施加到开关SRl、SR2的驱动端子，而是可以用于控制根据值VGD—QPT—ctrl(例如在其控制下)接通和关断的开关HS和LS的操作。
[Ο??Ο]在一个或多个实施例中，根据表不品质因数的第一信号Vi以及可选地根据表不输出电流12的第二信号V2计算的值Vgd—opt—ctrl本身可以不表不要向SRl、SR2施加的驱动电压。更一般地，在一个或多个实施例中，Vgd—opt—ctrl将表不用于上述驱动电压的值，也就是，可以用于控制驱动电压(例如经由开关HS、LS、调节器1424或HS驱动器1430)的值。
[0111]本文中所例示的一个或多个实施例因此可以提供谐振转换器中的同步整流器电子开关的驱动器电路，驱动器电路可耦合到同步整流器电子开关的控制端子以向其施加驱动电压从而将上述同步整流器电子开关与转换器电流同步地接通和关断。
[0112]在一个或多个实施例中，驱动器电路14可以包括:
[0113]-编程模块141，用于产生表示同步整流器电子开关SR1、SR2的品质因数的第一信号Vi，以及
[0114]-输出模块1420，用于生成作为表示品质因数的第一信号V1的函数的驱动电压的■Vgd—opt—ctrl。
[0115]在一个或多个实施例中，驱动器电路14可以可选地包括:电流感测模块142，用于产生表示同步整流器电子开关SR1、SR2的输出电流I2的第二信号V2，其中输出模块1420被配置用于生成驱动电压的值VCD—QPT—Cm，其为表示品质因数的第一信号(例如V1)以及表示同步整流器电子开关SR 1、SR2的输出电流12的第二信号(例如V2)的函数。
[0116]在一个或多个实施例中，驱动电压的值Vgd—QPT—cm因此可以根据品质因数以及同步整流器电子开关SRl、SR2的输出电流(二者)来生成。
[0117]在一个或多个实施例中，满意的操作可以通过仅根据品质因数生成驱动电压的值Vgd—opt—ctrl来实现。
[0118]在对潜在原理没有偏见的情况下，细节和实施例可以关于已经仅作为示例描述的内容发生变化，甚至明显变化，而没有偏离保护范围。
[0119]保护范围由所附权利要求来限定。
【主权项】
1.一种驱动器电路，其特征在于，所述驱动器电路用于谐振转换器(10)中的同步整流器电子开关(SRI，SR2)，所述驱动器电路(14)可耦合(⑶PIN)到同步整流器电子开关(SRl，SR2)的控制端子以向所述控制端子施加驱动电压，以与转换器电流同步地接通和关断所述同步整流器电子开关(SRI，SR2)，所述驱动器电路(14)包括: -编程模块(141)，用于产生表示所述同步整流器电子开关(SRI，SR2)的品质因数的第一信号(Vi)，以及 -输出模块(1420)，用于生成作为表示所述品质因数的所述第一信号(V1)的函数的所述驱动电压的值(V GD—OPT—CTRL ) ο2.根据权利要求1所述的驱动器电路，包括: -电流感测模块(142)，用于产生表示所述同步整流器电子开关(SRI，SR2)的输出电流(I2)的第二信号(V2)，以及 -所述输出模块(1420)，被配置成生成所述驱动电压的值(VGD—QPT—CTRL)，所述驱动电压的值是表示所述品质因数的所述第一信号(V1)与表示所述同步整流器电子开关(SR1，SR2)的输出电流(I2)的所述第二信号(V2)的函数。3.根据权利要求2所述的驱动器电路，其特征在于，所述输出模块包括加法器(1420)，所述加法器(^。(^用于生成所述值…⑶—此^^^^作为所述第一信号…^和所述第二信号(V2)之和，所述第二信号优选地与所述输出电流(I2)成比例。4.根据权利要求2或权利要求3所述的驱动器电路，其特征在于，所述电流感测模块(142)包括平均电路、优选地为采样保持电路(1422)，用于根据所述同步整流器电子开关(SRI, SR2)两端的平均电压(DVSaverage)感测所述输出电流(12)，所述平均电压(DVSaverage)优选地在一对所述同步整流器电子开关(SRl，SR2)上检测。5.根据权利要求1-3中的任一项所述的驱动器电路，其特征在于，所述驱动器电路包括根据所述驱动电压的所述值(VCD—QPT—CTRL)能够交替地接通和关断的一对驱动器开关(HS，LS)，所述一对驱动器开关(HS，LS)之间具有可耦合到同步整流器电子开关(SRI，SR2)的所述控制端子的中间点(GD PIN) ο6.根据权利要求5所述的驱动器电路，其特征在于，所述驱动器开关(HS，LS)中的一个(HS)是被馈送有所述驱动电压的值(VGD_OPT_CTRL)作为参考电压的P沟道M0SFET，优选地是经由电流调节器(1424)被馈送有所述驱动电压的值(VGD_OPT_CTRL)作为参考电压的P沟道MOSFET07.根据权利要求5所述的驱动器电路，其特征在于，所述驱动器开关(HS，LS)中的一个(HS)是被馈送有所述驱动电压的所述值(VCD—QPT—CTRL)作为栅极电压钳位的自举N沟道MOSFETo8.—种谐振转换器(10)，其特征在于，所述谐振转换器(10)包括与根据权利要求1到7中的任一项所述的驱动器电路(14)耦合的至少一个同步整流器电子开关(SRI，SR2)。9.根据权利要求8所述的谐振转换器(10)，其特征在于，所述谐振转换器(10)包括与根据权利要求1到7中的任一项所述的驱动器电路(14)耦合的至少一个同步整流器MOSFET(SR1，SR2)。10.根据权利要求8或权利要求9所述的谐振转换器(10)，其特征在于，所述谐振转换器(10)包括: -转换器变压器(T)，具有: -初级绕组(Wl)，以及 -之间具有中间点以驱动转换器负载的两个次级绕组(W21，W22)， -能够交替地接通和关断的一对转换器开关(Q1，Q2)，所述一对转换器开关(Q1，Q2)之间具有中间点以驱动所述转换器变压器(T)的所述初级绕组(Wl )，以及 -一对同步整流器电子开关(SRI，SR2)，每一个耦合到所述转换器变压器(T)的所述次级绕组(W21，W22)中的相应次级绕组，所述同步整流器电子开关(SR1，SR2)与根据权利要求1到6中的任一项所述的驱动器电路(14)耦合。11.根据权利要求10所述的谐振转换器，其特征在于，所述转换器(10)是LLC转换器，所述LLC转换器包括耦合到所述转换器变压器(T)的所述初级绕组(Wl)的串联电感(Lr)和并联电感(Lm)以及串联电容器(Cr)。
【文档编号】H02M3/335GK205490106SQ201620246754
【公开日】2016年8月17日
【申请日】2016年3月28日
【发明人】M·弗瑞斯塔, A·伊奥里奥
【申请人】意法半导体股份有限公司