在cdma移动通信系统中执行编码和速率匹配的设备和方法

专利名称：在cdma移动通信系统中执行编码和速率匹配的设备和方法
本申请要求于2001年10月20在韩国工业产权局申请的、申请号为2001-64967、申请名称为“CDMA移动通信系统中执行编码和速率匹配的设备和方法”的优选权，该申请的内容援引于此以资参考。


图1表示在CDMA移动通信系统中通常的发送机的结构。参照图1，从上层发送的N个数据传送(N Tx)块被提供作为尾比特插入器110的输入。尾比特插入器110在N个数据传送块的每一个中插入尾比特。当使用卷积码时，尾比特插入器110被安排在信道编码器120之前。然而当使用turbo码时，尾比特插入器110可以包含在信道编码器120中。即，为了尾比特插入，在输入数据单元中编码结束的时间点上，信道编码器120中的存储器被初始化。信道编码器120包含至少一个编码率，以便编码N个传送块。典型编码率(k/n)可以为1/2或3/4。在编码率中，k(k＝1、3、…)表示施加到信道编码器120的输入数据单元的比特数，并且n(n＝2、4、…)表示从信道编码器120输出的比特数。因此，在编码率1/2情况下，信道编码器120接收例如100个比特和输出200个比特，并且在编码率3/4情况下，信道编码器120接收例如300个比特和输出400个比特。即，编码率代表输入数据单元的比特数对编码的输出比特数的比率。此外，信道编码器120通过一般基于母编码率1/3或1/5的穿孔(puncture)或重复支持多个编码率。在母编码率1/3的情况下，为了支持编码率1/2，信道编码器120按母编码率1/3输入100个比特产生300个比特，然后从300个比特穿孔100个比特。如果使用turbo码，信道编码器120产生作为输出的系统比特和对系统比特有纠错能力的奇偶比特。在图1中，信道编码器120在控制器160的控制下确定要使用的编码率。近来，已经定义了第三代移动通信标准的3GPP(第三代合作项目)和3GPP-2已经对通过共享信道用于服务高速无线分组数据的HSDPA(高速数据分组接入)和1xEV-DV标准进行检查。自适应编码和调制技术被确定是用于这些标准的核心技术之一。这种技术根据无线电链路的状态，自适应地改变编码率和调制级别。在这种技术中，控制器根据信道状态确定恰当的编码率，使得信道编码器可以按要求的编码率执行编码。这种链路自适应技术可以被分为功率控制技术和AMCS(自适应调制和编码方案)技术。功率控制技术通常被用在现有的移动通信系统中，但AMCS仅被用在HSDPA移动通信系统中。
在由3GPP采用的UMTS标准(99版本)中，从信道编码器120输出的编码比特被施加到速率匹配器130。速率匹配器130对编码比特执行速率匹配。通常，从信道编码器120输出的编码比特数不同于在空中的传送单元(TU)的比特总数。速率匹配是一种通过对编码比特的重复和穿孔来将编码比特数匹配为在空中接收所要求的总比特数的操作。速率匹配被详细公开在由3GPP采用的标准中，所以这里将不再作多余的描述。期望甚至在HSDPA标准中使用速率匹配。
其数量是由速率匹配器130控制的编码比特被施加到交织器140。交织器140对编码比特执行交织。交织是执行使彼此之间尽可能地远地分开相邻的各编码比特，因此在通过无线信道数据传输期间即使发生具体数据丢失也能最大化纠错能力。例如，如上所述，因为信道编码器120产生系统比特和奇偶比特，相邻编码比特包含系统比特和相关的奇偶比特。因此，当系统比特和相关的奇偶同时丢失时，接收机中的信道解码器的纠错能力明显降低。例如，在受衰落影响的通常无线电环境中，表示在特定位置的数据比特同时丢失的突发差错经常发生。交织器140执行彼此之间尽可能远地分开相邻编码比特的功能，以便最小化由于突发差错产生的数据丢失。
交织的编码比特被施加到调制器150。在HSDPA标准中，交织的编码比特在发送前通过预定的诸如QPSK(正交相移键控)、8PSK(8元相移键控)、16QAM(16元正交幅度调制)和64QAM(64元正交幅度调制)的各种调制技术中的一种进行调制。调制技术的高级调制技术与低级调制技术相比可以发送更多信息。但是，如果假设发送机按不同调制技术的相同功率电平发送数据，当使用高级调制技术时比当使用低级调制技术时，数据丢失的概率相对高。因此，需要根据信道环境选择最佳的调制技术。这是由AMCS控制器160进行控制的。
图2表示如图1所示的信道编码器120的详细结构。如图2所示，信道编码器120包括2个具有母编码率1/M的分支编码器212和214、一个交织器210和一个穿孔器216。
参照图2，如果预定母编码率为1/3，则第一分支编码器212接收预定数量的输入数据比特Xk并向其输出口Yk，1输出编码比特。交织器210交织输入数据比特Xk。第二分支编码器214将自交织器210接收的交织的数据比特X′k编码。如果母编码率为1/3，则第二分支编码器214向其输出口Yk，(M+1) /2输出编码比特。系统比特Xk是指实际发送的数据，而添加奇偶比特Yk来纠正接收机中解码期间产生的差错。图2中，第一编码器212的输出由Yk，1、…、Yk，(M+1)/2表示，和第一编码器214的输出由Yk，(M+1)/2、…、Yk，M-1表示。即，当母编码率提高到1/3、1/5和1/7时，第一和第二分支编码器212和214的输出口在数目上增加。根据由控制器160确定的编码率控制穿孔器216。具体地，穿孔器216根据预定的穿孔模式选择性地穿孔系统比特或奇偶比特，并且输出穿孔的编码比特Cn，从而满足预定的编码率和调制率。即，根据编码率根据来自控制器160的预定穿孔模式设置穿孔器216，并将自第一和第二编码器212和214输出的编码比特穿孔。
图3表示如图2所示的第一和第二编码器212和214的详细结构。如图3所示，第一和第二编码器212和214通常包括多个移位寄存器。
参照图3，编码器将输入比特Xk编码为系统比特Xk和奇偶比特Yk。编码器根据这些移位寄存器是如何连接的可以对相同输入比特产生不同奇偶比特。移位寄存器的初始值为全0并具有母编码率1/M(M＝3、5、7、…)的编码器输出是X1、Y1，1、Y1，2、…、Y1，M-1、X2、Y2，1、Y2，2、…、Y2，M-1、…、Yk，1、…Yk，2、…Yk，M-1，k代表总输入比特数。在编码所有比特后，图3中的开关进行转换，使得编码比特被反馈到各移位寄存器。反馈的编码比特被用作尾比特。因此，如图3所示的编码器可以产生3个尾比特，因为信道编码器120是由2个编码器212和214组成的，信道编码器120产生总共6个尾比特。由编码器产生的尾比特数与构成编码器的移位寄存器的个数相同。如果3个尾比特被施加到第一分支编码器212，则第一分支编码器212编码接收到的尾比特，并然后将移位寄存器初始化为其初始值0。由第二分支编码器214产生的3个尾比特被施加到第二分支编码器214，并且第二分支编码器214编码接收到的尾比特，并且然后初始化移位寄存器。同时，由分支编码器产生的尾比特和通过编码尾比特产生的编码比特被称为TT(网格终止)比特。如果2个具有母编码率1/M的每一个包含L个移位寄存器的编码器，则产生(M+1)×L个TT比特。这些TT比特随编码比特经受速率匹配器130的穿孔或重复。
图4表示如图1所示的速率匹配器130的详细结构。如图4所示，速率匹配器130分为比特分离器(或解复用器)410、比特集合器(collecter)(或复用器)450，以及速率匹配处理器420、430和440。图5表示用于执行速率匹配的一般处理。
参照图4和图5，来自信道编码器120的输入信号Cn被提供到速率匹配器130。对于输入信号Cn，速率匹配器130确定要穿孔和重复的比特数ΔN是正数还是负数，并根据确定的结果(图5的步骤512)确定执行重复或穿孔。即，如果ΔN是负数，则速率匹配器130在Cn中穿孔与ΔN数量相同的比特。否则，如果ΔN是正数，则速率匹配器130在Cn中重复与ΔN数量相同的比特。
例如，如果ΔN是负数，将Cn提供到比特分离器410。比特分离器410将输入比特Cn分离为M个比特S0到SM-1。S0代表输入比特Cn中的所有系统比特Xk。这里，S0可以包含几个TT比特。将S1到SM-1分别代表Yk，1到Yk，M- 1。每个S1到SM-1还可以包含几个TT比特。S1到SM-1提供到它们相关的速率匹配处理器430和440，这些处理器根据穿孔量ΔNi(i＝1～N-1)确定要穿孔的比特。由速率匹配处理器430和440确定是否对S1到SM-1中的每一个进行穿孔的处理是在图5的步骤514到522执行的。在大多数情况下，对奇偶比特而不是对系统比特执行穿孔。因此，如图4所示，系统比特S0不进行分离速率匹配直接提供到比特集合器450。比特集合器450在从速率匹配处理器430和440提供的编码比特中穿孔确定要穿孔的比特，并随从比特分离器410提供的系统比特S0输出未穿孔的编码比特。
但是，如果ΔN是正数，则必须执行比特重复。因此，输入比特Cn被施加到其中经受比特重复的速率匹配处理器420。用于比特重复的速率匹配处理器420被施加以系统比特和奇偶比特两者，并且其处理是在图5的步骤524到534中执行的。
从速率匹配处理器420和比特集合器450输出的编码比特gr由交织器140进行交织，并且在发送到接收机前最后由调制器150进行调制。
图5表示执行速率匹配的一般过程。用于参照图4和5描述速率匹配操作的参数包括e当前穿孔率与要求穿孔率之间的初始误差einie的初始值eminuse的递减值epluse的递增值m当前比特的指数δ除0和1的值(除0和1的比特由比特集合器450穿孔)D应用到速率匹配算法的比特总数从要穿孔或重复的比特数ΔN中确定参数eini、eminus和eplus，并且确定方法根据由3GPP标准定义的速率匹配技术。参数eini确定初始穿孔位置。
参照图5，步骤510中，速率匹配器130设置参数e为初始值eini并设置计数值m为1。步骤512中，速率匹配器130与“0”比较要穿孔或重复的比特数ΔN，从而确定ΔN是正数还是负数。如果在步骤512中确定ΔN是负数，速率匹配器130通过步骤514到522执行穿孔处理。否则，如果在步骤512中确定ΔN是正数，速率匹配器130通过步骤524到530执行重复处理。
首先，将详细描述穿孔处理。步骤514中，速率匹配器130将表示当前要处理的比特的序号的参数m与总输入比特数D(m≤D)进行比较，来确定是否已经对所有输入比特完全执行了速率匹配。如果步骤514中确定已经对所有输入比特完全执行了速率匹配，则速率匹配器130结束穿孔处理。但是，如果步骤514中确定未对所有输入比特完全执行速率匹配，则速率匹配器130前进到步骤516。步骤516中，速率匹配器130通过计算从上层提供的e与递减值eminus之间的差值e-eminus更新e。更新e后，步骤518中速率匹配器130确定是否更新的e值小于或等于“0”。如果步骤518中更新的e值小于或等于“0”，速率匹配器130前进到步骤520，因为对应的输入比特是穿孔比特。步骤520中，速率匹配器130将δ设置为除0和1的值。将δ设置为除0和1的值等效于通过比特集合器450指定一个要穿孔的比特。此外，步骤520中，速率匹配器130通过计算从上层提供的e与递增值eplus之间的和e+eplus更新e。如果步骤518中e大于“0”或步骤520中的操作完成，步骤522中速率匹配器130将m加1来选择下一个比特，并且然后返回步骤514重复穿孔处理。
接下来，将详细描述重复处理。在步骤524中，速率匹配器130比较m与D(m≤D)，来确定是否速率匹配完成。如果在步骤524中确定速率匹配已经完成，速率匹配器130结束重复处理。但是，如果在步骤524中确定速率匹配尚未完成，速率匹配器130前进到步骤526。在步骤526中，速率匹配器130通过计算e与递减值eminus之间的差值e-emius更新e。更新e后，在步骤528中，速率匹配器130确定是否更新的e值小于或等于“0”。如果在步骤528中确定更新的e值小于或等于“0”，速率匹配器130前进到步骤530，因为对应的输入比特是重复比特。在步骤530中，速率匹配器130重复对应的输入比特Si，m。此外，在步骤530中，速率匹配器130通过计算e与eplus之间的和e+eplus更新e，并然后返回步骤528并且再将更新的e值与“0”进行比较，从而确定是否必须再执行重复。即，通过步骤528到530速率匹配器130重复对应的输入比特预定的次数。但是，如果在步骤528中e大于“0”，在步骤532中速率匹配器130使m加1来选择下一个比特，并然后返回步骤524重复此重复处理。
如上所述，在常规CDMA移动通信系统的发送机中，信道编码器和速率匹配器是分别构成的。在这种情况下，一次穿孔由在信道编码器中的穿孔器执行并且另一次穿孔由速率匹配器再次执行，因此使硬件复杂性和处理时间增加并且降低信道编码器的性能。
本发明的另一个目的是提供一种通过对编码比特执行一次穿孔/重复用于同时执行信道编码的穿孔/重复和速率匹配的穿孔/重复的数据发送/接收设备和方法。
本发明的另一个目的是提供一种用于对信道编码和速率匹配的穿孔/重复进行合并，因此提高信道编码器的性能并且简化HARQ过程的数据发送/接收设备和方法。
根据本发明的一个方案，提供一种用于移动通信系统的发送机，包括编码器，对按母编码率的规定发送周期接收的信息比特流编码并产生系统比特流和多个奇偶比特流；和处理器，用于提供多个用于将从规定发送周期通过无线信道发送的总比特数减去由编码器产生的系统比特和奇偶比特的总数所确定的差值匹配为零(0)的参数。该发送机包括速率匹配器，如果差值是负值，用于在奇偶比特流中穿孔相同数量的应于差值的比特而不穿孔系统比特流，如果差值是正值，用于在系统比特流和奇偶比特流中重复相同数量的对应于差值的比特来匹配要被发送的比特数量。
根据本发明的第二方案，提供一种在移动通信系统中的发送方法，该系统包括编码器，对按母编码率的规定发送周期接收的信息比特流编码并产生系统比特流和多个奇偶比特流；和处理器，用于提供多个用于将从规定发送周期通过无线信道发送的总比特数减去由编码器产生的系统比特和奇偶比特的总数所确定的差值匹配为零(0)的参数。当根据差值接收穿孔请求时，在每个奇偶比特流中发送机将奇偶比特流均匀穿孔相同数量的比特，而不穿孔系统比特流，从而穿孔与差值数量相同的比特。当根据差值接收到重复请求时，处理器对先前的发送比特改变参数来发送不同的比特。发送机在系统比特流和奇偶比特流中重复确定的几乎相同的数量的比特，从而重复与差值数量相同比特。
图5表示执行速率匹配的一般过程；图6表示根据本发明实施例的CDMA移动通信系统中的发送机的结构；图7表示根据本发明实施例的信道编码器和速率匹配器的单元结构；图8表示根据本发明实施例的联合执行信道编码和速率匹配的过程。
在通常CDMA移动通信系统的发送机中，信道编码器中穿孔器的目的与速率匹配器不同。但是，由于信道编码器中的穿孔器还执行重复以及穿孔，穿孔器在工作上类似于速率匹配器。因此，在本发明实施例中需要一起而不是独立地管理信道编码器和速率匹配器中的穿孔器。此外，需要通过防止由信道编码器执行穿孔后再由速率匹配器执行重复来提升信道编码器的性能。
应用到最近的CDMA移动通信系统中的数据分组通信标准(例如，HSDPA或1xEV-DV)的信道编码器已经引入一种以AMCS为基础的链路自适应技术。因此，信道编码器产生其数量一般大于(或小于)可以发送的比特数量的奇偶比特。这意味着母编码率不等于实际应用的编码率。因此，穿孔器执行穿孔或重复。此外，当使用HARQ(混合自动重发请求)，即一种典型高速分组数据传输技术时，在重发期间穿孔模式可以改变。HARQ是一种当初始发送分组数据出现差错时使用的链路控制技术。因此，HARQ是一种用于重发在初始发送中有缺陷分组数据的技术，以便补偿有缺陷的分组数据。HARQ可以被分为跟踪组合(CC)、全增加冗余(FIR)、部分增加冗余(PIR)。CC是一种用于在重发期间发送与初始发送相同的分组数据的技术，使得在重发时使用的穿孔模式与在初始发送时使用的穿孔模式相同。FIR是一种用于在初始发送时按特定比例发送系统比特和奇偶比特的技术，并且在重发时仅发送由某些或全部奇偶比特组成的分组数据，来改善接收机中解码器的编码增益。PIR是一种用于在重发期间发送由系统比特和以前未发送过的新的奇偶比特组成的分组数据的技术。PIR在解码期间通过组合系统比特与初始发送的系统比特具有类似于CC的效果，并且通过解码奇偶比特具有类似FIR的效果。与CC不同，由FIR和PIR组成的增加冗余度(IR)在重发期间应改变穿孔模式。因此，还应当考虑到HARQ以便在信道编码器和速率匹配器中一起管理穿孔器。因此，本发明的一个实施例将提供一种在信道编码器和速率匹配器中将HARQ考虑进去合并管理穿孔器的方法。虽然本发明参照将使用turbo编码器作为信道编码器的例子进行描述，但是本发明还可以应用于在卷积编码器用作信道编码器的情况中。在这种情况下，系统比特和奇偶比特都用作奇偶比特。
在描述本发明的实施例之前，将根据使用在AMCS中的编码率对示例性的穿孔模式进行描述，并且信道编码和速率匹配处理是由穿孔模式执行的。这里，将假设使用的母编码率是1/3，并且使用在AMCS中的编码率将包括1/4、1/2和3/4中的1/4和1/2。编码率1/2和3/4需要穿孔，因为它们大于母编码率1/3。但是编码率1/4需要重复，因为小于母编码率1/3。在下面给出的穿孔模式中，“0”意味着穿孔对应的编码比特，“1”意味着不穿孔对应的编码比特，并且大于1的值意味着重复对应的编码比特。例如，穿孔模式中的“2”意味着2次重复对应的编码比特。
首先，将描述根据AMCS中使用的编码率的示例穿孔模式。
首先，表1表示对于母编码率1/3和编码率1/2的根据初始发送和重发的示例穿孔模式。
表1 根据表1表示的穿孔模式，具有母编码率1/3的信道编码器将3个输入比特编码为9个编码比特，并且然后从9个编码比特中穿孔3个比特，因此输出6个比特。在重发期间，CC使用与初始发送相同的穿孔模式，但PIR和FIR使用与初始发送不同的穿孔模式。
其次，表2表示对于母编码率1/3和编码率1/4的根据初始发送和重发的示例穿孔模式。
表2 根据表2表示的穿孔模式，具有母编码率1/3的信道编码器将3个输入比特编码为9个编码比特，并且然后重复该9个比特中3个比特，从而输出12个编码比特。
下面，将描述由穿孔模式执行的信道编码和速率匹配处理。当通过信道编码产生的编码比特的数量不等于可以发送的总比特数时，要求速率匹配。即，为了匹配编码比特和可发送的比特数，执行用于穿孔或重复编码比特的速率匹配。
首先，表3表示对于母编码率1/3和编码率1/2通过信道编码和速率匹配输出的可发送总编码比特数的例子。表3 表3中的编码比特或输出的1或-1代表系统比特并且P代表奇偶比特。
表3的例子#1中，如果可发送比特的总数是5，具有母编码率1/3的信道编码器将3个输入比特编码为9个编码比特，通过根据穿孔模式从9个编码比特中穿孔3个比特产生6个编码比特，并然后穿孔6个编码比特中的一个用于速率匹配。表3的例子#1表示信道编码与速率匹配分开的常规方法。但是，表3的例子#2表示根据本发明的合并信道编码与速率匹配的新颖方法。如表3的例子#1所示，通过速率匹配第二编码比特从6个编码比特中被穿孔，使得5个编码比特作为总的可发送编码比特输出。对应于例子#1的表3的例子#2中，通过将“0”插入(穿孔)到穿孔模式中由例子#1的速率匹配穿孔的编码比特的位置上，通过一次穿孔处理就可以输出5个可发送编码比特。由例子#1产生的输出与例子#2产生的输出是相同的。
其次，表4表示对于母编码率1/3和编码率1/4的情况下，通过信道编码与速率匹配输出可发送编码比特总数的例子。表4 表4的例子#3表示常规方法，其中如果可发送编码比特总数是9，3个比特从1 2个比特被穿孔以便速率匹配。然而，表4的例子#4表示根据本发明实施例的合并信道编码与速率匹配的新颖方法。具体地，例子#4表示一种穿孔模式，并且根据该穿孔模式通过同时执行信道编码和速率匹配产生编码比特。如表4的例子#3所示，第4、第7和第11编码比特从12个编码比特中被穿孔以便速率匹配，使得9个编码比特作为总的可发送编码比特输出。在对应于例子#3的表4的例子#4中，通过将“0”(穿孔)插入到穿孔模式中由例子#3的速率匹配穿孔的编码比特的位置上，通过一次穿孔处理可以输出9个可发送编码比特。由例子#3产生的输出与例子#4产生的输出是相同的。
从表3和表4注意到，当预定编码比特被穿孔用于速率匹配时，奇偶比特而不是系统比特被首先穿孔。
再有，表5表示在母编码率1/3和编码率1/2的情况下通过信道编码与速率匹配输出可发送编码比特总数的例子。表5 在表5的例子#5中，如果可发送比特总数是7，6个比特中的1个比特被重复用于速率匹配。表5的例子#5表示根据现有技术，根据穿孔模式的编码比特，和通过对该编码比特执行速率匹配产生的编码比特，在信道编码与速率匹配被分开的情况下的穿孔模式。表5的例子#6表示根据本发明和执行信道编码与速率匹配产生的编码比特和根据穿孔模式的速率匹配，在信道编码与速率匹配被合并的情况下的穿孔模式。如表5的例子#5所示，6个编码比特中的一个编码比特被重复用于速率匹配，使得7个编码比特作为总的可发送比特数输出。在例子#5中，6个编码比特中的第三编码比特“-1”被重复一次。在对应于例子#5的表5的例子#6中，通过将“1”(重复)插入到穿孔模式中由例子#5的速率匹配重复的编码比特的位置上，通过一次穿孔处理可以输出7个可发送比特数。由例子#5产生的输出与例子#6产生的输出是相同的。
如从上述例子可以看出的，在信道编码器和速率匹配器中独立的穿孔器管理需要一些附加的和不必要的处理，并且不可能利用独立管理执行有效穿孔。
同时，由表5的例子#6给出的穿孔模式结果是由下式表示的公式(1)121101111]]>从公式(1)可以注意到，在第1行的第2列中的输入比特被重复。为了获得比公式(1)的穿孔模式更有效的编码增益，最好是不重复系统比特地发送奇偶比特，而不是穿孔奇偶比特并然后重复系统比特。对于这种情况的穿孔模式由下式表示公式(2)111111111]]>上述例子已经表示出，通过在信道编码和速率匹配处理中每个穿孔模式的穿孔或重复预定比特数量的例子可以实现合并穿孔模式。但是，当利用9(3*3)的穿孔模式产生所有要被发送的编码比特时，该穿孔模式可以被使用若干次。否则，必须使用指示所有编码比特的非常大的穿孔模式。本发明的描述将针对使用表3的例子#1的穿孔模式情况作出。如果输入比特的数量是30，具有母编码率1/3的信道编码器将产生90个编码比特。因为例子#1的穿孔模式表示每9个比特一个穿孔单元，如果该穿孔模式被应用10次，每次穿孔3个比特，因此穿孔总数30个比特。结果，产生60个编码比特。如果需要穿孔4比特的速率匹配，则不可能使用信道编码器穿孔和速率匹配器穿孔的合并的管理方法执行速率匹配。否则，必须使用90的穿孔模式单元。该两种情况的两者都需要复杂的处理。为此，本发明的工作原理是通过将每个编码比特施加到速率匹配算法，而不是根据发送比特总数的穿孔模式。
现在，将参照附图详细地描述本发明的优选实施例。
图6表示根据本发明实施例的CDMA移动通信系统中的发送机的结构。参照图6，从上层发送到物理层的N个数据传送块被提供到尾比特插入器610。尾比特插入器610在每个数据传送块上插入尾比特。N个尾比特插入的传送块首先由编码器/速率匹配器620按编码率编码。因为按编码率编码的编码比特在数量上不同于通过无线电信道要发送的数据比特，某些编码比特要经受用于速率匹配的穿孔或重复，以便匹配编码比特的数量与通过无线信道发送的比特数量。
通过速率匹配产生的编码比特由交织器630进行交织，并且交织的编码比特由调制器640在被发送前以预定调制技术进行调制。
如图6所示，在本发明的实施例中，执行信道编码的结构和执行速率匹配的结构被合并为一个结构。处理器650生成多个用语速率匹配的调制信号和用于调制器的调制控制信号。
图7表示根据本发明实施例在CDMA移动通信系统的发送机中用于共同执行信道编码和速率匹配的结构。具体地，图7表示用于按编码率1/M执行信道编码和利用速率匹配算法执行穿孔或重复的一种合并的结构。
在根据本发明实施例的图7的结构描述前，下面将定义使用在本说明书中的一些术语。
术语“输入比特”是指接收的用于信道编码的比特，并且术语“输入比特流”是指顺序施加到编码器的输入比特流。术语“编码比特”是指从编码器输出的比特，并且术语“编码比特流”是指顺序从编码器输出的编码比特流。术语“系统比特”是指编码比特中与输入比特相同的比特，并且术语“系统比特流”是指从编码器顺序输出的系统比特。术语“奇偶比特”是指接收机各编码比特中用于纠错系统比特的奇偶比特，并且术语“奇偶比特流”是指从编码器顺序输出的奇偶比特流。术语“TT比特”是指从编码器输出的仅用于速率匹配的比特，并且术语“TT比特流”是指从编码器顺序输出的TT比特流。术语“第一TT比特”是指从第一编码器输出的TT比特，并且术语“第二TT比特”是指从第二编码器输出的TT比特。术语“第一TT比特流”是指顺序从第一编码器输出的TT比特流，并且术语“第二TT比特流”是指顺序从第二编码器输出的TT比特流。术语“TT比特组”是指通过将TT比特划分为与多个速率匹配器相关的多个组而获得的各个组，用于速率匹配。在某些情况下，系统比特和奇偶比特可以包含尾比特和TT比特。ΔN是指要由多个速率匹配器穿孔或重复的总比特数。即，ΔN表示按母编码率编码的总比特数与要发送的总比特数之间的差。ΔNi是指要由第i速率匹配器穿孔或重复的比特数，其中“i”用于表示多个速率匹配器中的一个速率匹配器或者用于区别要由每个速率匹配器穿孔或重复的比特数。ΔN0是指对于系统比特流要重复的比特数，并且ΔN0到ΔNi是指对于每个奇偶比特流要重复的比特数。其它术语具有上面定义的含义。
参照图7，由单元输入比特Mk组成的输入比特流一般通过交织器701被施加到第一分支编码器702和第二分支编码器703。第一分支编码器702按规定编码率编码输入比特Mk并随编码比特流输出第一TT比特流。例如，如果母编码率为1/M，从第一分支编码器702输出的编码比特流包含一个系统比特流Xk和(M-1)/2个奇偶比特流Yk，1到Yk，(M-1)/2。
第二分支编码器703按规定编码率编码从交织器701提供的交织的输入比特X′k并随编码比特流输出第二TT比特流。例如，如果母编码率为1/M，从第二分支编码器703输出的编码比特流包含一个系统比特流X′k和(M-1)/2个奇偶比特流Yk，(M+1)/2到Yk，M-1。它一般不输出X′k。但是，输出用于初始化第一分支编码器702的尾比特并输出用于初始化第二分支编码器703的尾比特。
如果母编码率为1/3，基本上输出编码比特Xk、Yk，1和Yk，2。此外，还有用于初始化第一分支编码器702的第一尾比特，用于初始化第二分支编码器703的第二尾比特，通过由第一分支编码器702编码第一尾比特获得的第一TT比特，和通过由第二分支编码器703编码第二尾比特获得的第二TT比特。TT比特流包含第一和第二尾比特和第一和第二TT比特。第一TT比特流包含第一尾比特和第一TT比特，并且第二TT比特流包含第二尾比特和第二TT比特。这里。k是表示一个比特信号的序号的指数。
同时，如果确定尾比特数为L，则自第一分支编码器702和第二分支编码器703输出的构成第一TT比特流和第二TT比特流的总比特数被定义为(M+1)×L。这里，L意味着由第一分支编码器702和第二分支编码器703产生的尾比特数。
第一TT比特流和第二TT比特流被提供到TT比特分配器716。在对编码比特流进行速率匹配期间，第一和第二TT比特被用来与每个编码比特流的编码比特进行复用。构成第一TT比特流和第二TT比特流的TT比特的定义和功能已经描述过了。TT比特分配器716将来自第一分支编码器702和第二分支编码器703的构成第一和第二TT比特流的第一和第二TT比特分配为TT比特组，其数量与来自第一分支编码器702和第二分支编码器703的编码比特流的数量相同。TT比特分配器716分配TT比特，使得每个比特流的TT比特组具有相同的TT比特数。图7中，由于第一和第二分支编码器702和703的母编码率被定义为1/M，TT比特分配器716将构成TT比特流的TT比特分配到M个TT比特组。每个包含预定数量的TT比特的M个TT比特组由TT比特分配器716提供给M个相关复用器(MUX)704到708。图7中M个TT比特组分别由TT比特1、TT比特2、…、TT比特(M-1)/2、TT比特(M+1)/2、…、和TT比特M-1表示。
同时，接收第一分支编码器702和第二分支编码器703的输出和来自TT比特分配器716的TT比特组单元的TT比特的复用器704到708的数量与由母编码率产生的编码比特流的数量相同。例如，如果母编码率是1/3，信道编码器620必须包括3个复用器，因为包含系统比特流和第一分支编码器702和第二分支编码器703的输出的3个编码比特流是通过母编码率产生的。即，3个复用器分别对应于系统比特流、第一分支编码器702和第二分支编码器703的输出。图7中，由于第一分支编码器702和第二分支编码器703的母编码率是1/M，所以信道编码器620包括3个复用器。复用器704到708的每一个将它们的输入编码比特流与TT比特组单元中的TT比特复用。复用器704到708中，接收系统比特流的复用器704将系统比特流与对应TT比特组中的TT比特复用。
从复用器704到708输出的与TT比特复用的编码比特流被施加到对应的速率匹配器(RM)709到713。即，从复用器704输出的与TT比特1复用的系统比特流被施加到速率匹配器709，并且从复用器705输出的与TT比特2复用的奇偶比特流被施加到速率匹配器710。从复用器706输出的与TT比特(M-1)/2复用的奇偶比特流被施加到速率匹配器711。从复用器707输出的与TT比特(M+1)/2复用的奇偶比特流被施加到速率匹配器712，最后，从复用器708输出的与TT比特M-1复用的奇偶比特流被施加到速率匹配器713。
因此，速率匹配器709到713的数量必须与复用器704到708的数量相同。此外，从上层向速率匹配器709到713提供分配给它的数量为ΔN0到ΔNM-1的要被穿孔或重复的比特。提供给速率匹配器709到713的要被穿孔或重复的比特数ΔN0到ΔNM-1的和等于要由信道编码和速率匹配进行穿孔或重复的比特数的和。对此可以表示为公式(3)ΔN=Σi=0M-1ΔNi]]>速率匹配器709到713根据分配给它的要穿孔或重复的数量，确定在来自复用器705到708的编码比特流中要穿孔或重复的比特。同时，速率匹配器709接收从复用器704输出的与第一TT比特组中的TT比特复用的系统比特流，并且确定构成系统比特流的各个系统比特中要重复的系统比特。即，在穿孔期间，管理系统比特的速率匹配器709关闭(inactivated)。对于ΔN＜0，这可以由ΔN0＝0表示。ΔN＜0意味着要求对编码比特穿孔。在这种情况下，通过设置要重复的系统比特的ΔN0数为“0”来关闭(inactivated)速率匹配器709。这里，一个编码比特流的编码比特中的要重复或穿孔的比特可以通过结合图5描述的处理来确定。确定要重复或穿孔的编码比特后，速率匹配器709到713将它们的编码比特流提供到比特收集器或复用器(MUX)714。
比特收集器(或MUX)714重复或穿孔由速率匹配器709到713确定要重复或穿孔的比特，并且输出与要求的发送比特的数目相同的比特。
可以排除(exclude)常规信道编码器120中的穿孔器和常规速率匹配器130中的比特分离器410，因为图7中的编码器/速率匹配器620包括与来自第一分支编码器702和第二分支编码器703的编码比特流相关的复用器704到708。
图8表示根据本发明实施例的CDMA移动通信系统的发送机中共同执行信道编码和速率匹配的过程。图8的过程分为初始发送期间的操作和重发期间的操作。
图8中使用的参数将定义如下。条件常数k是指在各速率匹配器中用于执行重复或穿孔的速率匹配器数，并且i值是指执行重复或穿孔的一个速率匹配器。参数i的范围是根据是否执行重复或穿孔确定的。下面的描述中，将由M表示速率匹配器的总数。
参照图8，在步骤810中，编码器/速率匹配器620确定是否当前发送是重发。如果在步骤810中确定当前发送是重发，通过步骤812到820编码器/速率匹配器620执行速率匹配。但如果在步骤810中确定当前发送是初始发送，通过步骤824到842，编码器/速率匹配器620执行速率匹配。速率匹配发生在上述每个处理之后。
首先将描述初始发送期间的操作，步骤824中，当按母编码率编码预定输入比特数k时，编码器/速率匹配器620根据发送比特的总数和产生的比特总数，计算初始发送期间要重复或穿孔的比特总数ΔN。计算ΔN后，在步骤826编码器/速率匹配器620确定是否ΔN等于“0”。如果ΔN等于“0”，则意味着可发送比特数等于编码比特数，这样不要求对编码比特重复或穿孔。因此，如果在步骤826确定ΔN等于“0”，编码器/速率匹配器620将编码比特流提供到交织器630，而不执行速率匹配。但是，如果在步骤826确定ΔN不等于“0”，在步骤828编码器/速率匹配器620确定ΔN是大于“0”，还是小于“0”。ΔN小于“0”意味着与ΔN个比特必须从编码比特中穿孔。相反，ΔN大于“0”意味着与ΔN个比特必须在编码比特中重复。因此，如果在步骤828中确定ΔN大于“0”，则编码器/速率匹配器620前进到步骤830在编码比特中重复ΔN个比特。但是，如果在步骤828中确定ΔN小于“0”，则编码器/速率匹配器620前进到步骤836在编码比特中穿孔ΔN个比特。
在步骤830中，编码器/速率匹配器620设置k和i的范围，使得要重复的比特数ΔNi分配给M个速率匹配器中的每一个，来对编码比特执行速率匹配。因此，在步骤830中，编码器/速率匹配器620设置k为速率匹配器的所有个数M，使得要重复的比特数可以分配给所有速率匹配器，并还设置i的范围为0≤i≤M-1，即，{0、1、2、…、M-1}。但是，在步骤836中，因为不可能将穿孔比特数分配给用于管理系统比特的速率匹配器，编码器/速率匹配器620必须设置k和i的范围，使得要穿孔的比特数应当分配给除用于管理系统比特的速率匹配器外的各速率匹配器。因此，在步骤836中，编码器/速率匹配器620设置K为M-1，并设置i的范围为1≤i≤M-1，即(1、2、…、M-1}。再有，编码器/速率匹配器620将提供给用于管理系统比特的速率匹配器的穿孔比特的ΔN0数设置为“0”。因此，当执行步骤830时，编码器/速率匹配器620设置一些参数，使得要重复的总比特数ΔN应当分配给个M比特组。但是，当执行步骤836时，编码器/速率匹配器620设置一些参数，使得要重复的总比特数ΔN应当分配给(M-1)个比特组。即，在重复期间，所有速率匹配器执行重复操作。然而，在穿孔期间，仅除用于管理系统比特的速率匹配器外的所有速率匹配器执行穿孔操作。
通过步骤830和836设置用于重复或穿孔的k和i的范围后，编码器/速率匹配器620执行分配ΔNi的操作。ΔNi指示通过对应的速率匹配器要重复或穿孔的比特数。有几种分配给速率匹配器要重复或穿孔的比特数ΔN的方法。这里，本发明将提供4种可能的方法。
在第一种方法中，ΔN是k的倍数，并且编码比特被分配相同优先级。例如，假设M＝4，ΔN＝6并且执行穿孔。在这种情况下，k＝3并且1≤i≤3。因此，ΔNi，即ΔN1、ΔN2、和ΔN3每个被分配2，使得除用于管理系统比特流的速率匹配器外每个速率匹配器穿孔2个比特。但是，如果假设M＝3，ΔN＝6并且执行重复，则k＝3并且0≤i≤2。因此，ΔNi，即ΔN0、ΔN1、和ΔN2每个分配2，使得每个速率匹配器重复2比特。
在第二种方法中，ΔN是k的倍数，并且编码比特被分配不同优先级。例如，假设M＝4，ΔN＝6并且执行穿孔。在这种情况下，k＝3并且1≤i≤3。因此，ΔN1被分配3，ΔN2被分配2，和ΔN3被分配1。此外，对应于用于管理系统比特的速率匹配器的ΔN0被分配0。但是，如果假设M＝3，ΔN＝6并且执行重复，则k＝3并且0≤i≤2。因此，ΔN0被分配3，ΔN1被分配2，和ΔN2被分配1。即，由对应的速率匹配器管理的编码比特的优先权由相应的速率改变器指定不同数量的要被穿孔或重复的比特。这里，在初始发送时，系统比特率的优先级高于奇偶比特的优先级，并且在重发时，以前未发送的奇偶比特的优先级高于系统比特。
在第三种方法中，ΔN不是k的倍数，并且编码比特全被分配相同优先级。例如，假设M＝4，ΔN＝5并且执行穿孔。在这种情况下，k＝3并且1≤i≤3。因此，ΔN1被分配3，ΔN2被分配2，和ΔN3被分配1。此外，对应于用于管理系统比特流的速率匹配器的ΔN0被分配0。但是，如果假设M＝3，ΔN＝5并且执行重复，则k＝3和0≤i≤2。因此，ΔN0被分配2，ΔN1被分配2，和ΔN2被分配1。在这种方法中，对应于ΔN不是k倍数的情况中，分配给速率匹配器的比特数尽可能保持相同。
在第四种方法中，ΔN不是k的倍数，并且编码比特被分配不同优先级。例如，假设M＝4，ΔN＝5并且执行穿孔。在这种情况下，k＝3和1≤i≤3。因此，ΔN1被分配3，ΔN2被分配1，和ΔN3被分配1。此外，对应于用于管理系统比特流的速率匹配器的ΔN0被分配0。但是，如果假设M＝3，ΔN＝5并且执行穿孔，则k＝3并且0≤i≤2。因此，ΔN0被分配3，ΔN1被分配1，和ΔN2被分配1。在这种方法中，具有比奇偶比特高的优先级的系统比特被首先处理。
因此，为了根据ΔN和k分配ΔNi，可以使用4种方法之一。虽然在这里表示了四种方法，但是也可以使用其他的方法下面将参照图8描述执行上述方法的处理。在步骤832中，编码器/速率匹配器620确定是否ΔN是k的倍数。为此，编码器/速率匹配器620对k执行模ΔN操作。如果模操作的结果是“0”，则编码器/速率匹配器620确定ΔN是k的倍数。否则，如果该模操作的结果是“1”，则编码器/速率匹配器620确定ΔN不是k的倍数。在步骤832如果确定ΔN是k的倍数，编码器/速率匹配器620前进到根据第一条件分配ΔNi的步骤834。第一条件是应用第一方法和第二方法的条件。因此，在步骤834中，编码器/速率匹配器620可以按第一方法和第二方法分配ΔNi。但是，在步骤832中如果确定ΔN不是k的倍数，编码器/速率匹配器620前进到根据第二条件分配ΔNi的步骤838。第二条件是应用第三方法和第四方法的条件。因此，在步骤838，编码器/速率匹配器620可以按第三方法和第四方法分配ΔNi。
在步骤834或838分配ΔNi后，在步骤840中编码器/速率匹配器620根据确定的ΔNi确定RM参数。RM参数包括由图5所示的算法执行速率匹配要求的速率匹配参数eini、eminus、eplus和Di。参数DI表示施加到每个速率匹配器的编码比特数。根据预定母编码率、信道编码率、和发送比特数确定RM参数。参数eini是用于确定要初始穿孔或重复的比特的参数，并且根据eplus值和eminus值编码器/速率匹配器620确定一个周期，在该周期将穿孔或重复施加到速率匹配器的编码比特。即，如果要穿孔或重复的比特数是4，编码器/速率匹配器620确定参数，使得施加到速率匹配器的编码比特按4比特周期进行穿孔或重复。最好是确定的周期尽可能长。
在步骤840确定RM参数后，在步骤842中编码器/速率匹配器620在规定缓冲器存储确定的参数。而后，编码器/速率匹配器620前进到步骤822，在该步骤中根据确定的参数，速率匹配器中的每一个穿孔或重复与确定的数量相同编码比特。
下面，将描述在重发期间的操作。在步骤812中，编码器/速率匹配器620读在步骤842存储在缓冲器中的RM参数。RM参数表示在步骤842在初始发送存储的参数。在读RM参数后，在步骤814编码器/速率匹配器620确定是否使用CC用作HARQ。通常，CC是用于即使在重发期间发送与初始发送所发送的编码比特相同的编码比特的HARQ。因此，如果在步骤814确定CC被作为HARQ，编码器/速率匹配器620前进到根据读出的RM参数执行速率匹配的步骤822。但是，如果CC不支持，编码器/速率匹配器620排除在步骤814的操作并前进到步骤816。
然而，在步骤814如果确定CC不被用作HARQ，则意味着IR被用作HARQ。因此，编码器/速率匹配器620前进到改变在初始发送确定的参数eini的步骤816。例如，在IR的情况下，在初始发送和每次重发中，发送的编码比特被改变。改变eini值的原因是在每次发送中通过改变用于初始穿孔或重复的初始值，来穿孔或重复不同的编码比特。即，当eini值改变时，虽然要穿孔或重复的比特数不变，但改变了要穿孔或重复的比特的位置。当通过混合自动请求要求重发时，处理器650改变eini值。
在改变eini值后，在步骤818编码器/速率匹配器620确定是否PIR被用作HARQ。通常，PIR是在重发期间用于在初始发送的编码比特中保持系统比特并且仅改变奇偶比特的HARQ。为此，ΔN0必须保持为0。因此，ΔNi不改变。为此，由于改变的eini不同于在初始发送期间设置的eini，所以发送所有由母编码率产生的不同于在初始发送时所发送的奇偶比特。在使用穿孔模式的上述方法描述中，公式(4)表示根据不同eini在移位位置上执行比特穿孔的例子。
公式(4)111011100→111101010]]>公式(4)中，左边穿孔模式被用在先前的发送，并且右边穿孔模式被用在当前重发。与用在先前发送的穿孔模式比较，要用在当前重发的穿孔模式具有右移一位的第二行。此外，最后一行也右移一位。即，改变的eini等效于改变如公式(4)所示的穿孔模式。
因此，在步骤818如果确定PIR用作HARQ。编码器/速率匹配器620前进到步骤822，在该步骤中根据读出的RM参数和改变的eini执行速率匹配。但是，在步骤818中如果确定PIR不用作HARQ，编码器/速率匹配器620前进到步骤820，因为这意味着FIR用作HARQ。在重发期间FIR是用于不发送系统比特并仅发送改变的奇偶比特的HARQ。因此，在步骤820中，为了防止发送系统比特，编码器/速率匹配器620对系统比特数设置ΔN0。即所有系统比特都被穿孔。此外，因为可能发送更多的奇偶比特，编码器/速率匹配器620利用4种方法之一分配除ΔN0外的ΔNi。在分配ΔNi后，编码器/速率匹配器620根据分配的ΔNi确定参数并然后前进到步骤822执行速率匹配。
如上所述，本发明的合并信道编码与速率匹配来降低CDMA移动通信系统的发送机的硬件复杂性，因此对降低成本有所贡献。此外，有可能对发送数据迅速地执行信道编码速率匹配，从而降低了在发送机中的数据处理延迟。
虽然本发明参照某些其优选实施例进行了表示与描述，但是本专业的技术人员将理解，在不超出由后附的权利要求书限定的本发明的精神与范围的情况下可以在形式和细节上作出各种变化。
权利要求
1.一种用于移动通信系统的发送机，其中系统包括编码器，用于编码信息比特流并产生系统比特流和多个奇偶比特流；和处理器，用于提供多个用于将通过在规定周期通过无线电信道要发送的总比特数减去由编码器产生的总的系统比特和奇偶比特数确定的差值匹配为(0)的参数，发送机包括与编码器和处理器耦合的速率匹配器，用于如果差值为负值，在奇偶比特流中均匀穿孔对应于差值的比特而不穿孔系统比特流，并且如果差值为正值，在系统比特流和奇偶比特流中均匀重复对应于差值的比特穿孔。
2.如权利要求1所述的发送机，其中参数至少包括确定奇偶比特流的第一穿孔位置的eini。
3.如权利要求2所述的发送机，当发送机通过混合自动重发请求(HARQ)重发信息比特时，处理器改变eini。
4.如权利要求1所述的发送机，其中当对于HARQ(混合自动重发请求)要求FIR(全增加冗余)或PIR(部分增加冗余)时，改变对应于差值的比特。
5.如权利要求1所述的发送机，还包括尾比特分配器，用于接收自编码器产生的第一尾比特流和第二尾比特流，并且将第一尾比特流和第二尾比特流均匀地分配到系统比特流和奇偶比特流。
6.如权利要求5所述的发送机，还包括比特收集器，用于接收速率匹配器的输出并输出一个编码比特流。
7.一种用于移动通信系统的发送机，其中系统包括编码器，用于编码信息比特流并产生系统比特流和多个奇偶比特流；和处理器，用于提供多个用于将通过在规定周期通过无线信道要发送的总比特数减去由编码器产生的总的系统比特和奇偶比特数确定的差值匹配为(0)的参数，发送机包括与编码器和处理器耦合的速率匹配器，用于如果差值为负值，在奇偶比特流中非均匀穿孔对应于差值的比特而不穿孔系统比特流，并且如果差值为正值，在系统比特流和奇偶比特流中非均匀重复对应于差值的比特穿孔。
8.如权利要求7所述的发送机，其中参数至少包括确定奇偶比特流的第一穿孔位置的eini。
9.如权利要求8所述的发送机，当发送机通过混合自动重发请求(HARQ)重发信息比特时，处理器改变eini值。
10.如权利要求7所述的发送机，其中当对于HARQ(混合自动重发请求)要求FIR(全增加冗余)或PIR(部分增加冗余)时，改变对应于差值的比特。
11.如权利要求7所述的发送机，还包括尾比特分配器，用于接收自编码器产生的第一尾比特流和第二尾比特流，并且将第一尾比特流和第二尾比特流均匀地分配到系统比特流和奇偶比特流。
12.如权利要求11所述的发送机，还包括比特收集器，用于接收速率匹配器的输出并输出一个编码比特流。
13.如权利要求11所述的发送机，其中对应于差值的比特根据奇偶比特流的优先级是非均匀穿孔的，或是根据系统比特流和奇偶比特流的优先级是非均匀重复的。
14.一种移动通信系统中的发送方法，其中系统包括编码器，用于编码信息比特流，并产生系统比特流和多个奇偶比特流；和处理器，用于提供多个用于将通过在规定周期通过无线信道要发送的总比特数减去由编码器产生的总的系统比特和奇偶比特数确定的差值匹配为(0)的参数，本方法包括下述步骤根据差值接收到穿孔请求，将每个奇偶比特流穿孔几乎相同数量的比特而不穿孔系统比特流，从而穿孔与差值数量相同的比特；及根据差值接收到重复请求，将系统比特和奇偶比特流重复几乎相同数量的比特，从而重复与差值数量相同的比特。
15.如权利要求14所述的发送方法，其中参数至少包括确定奇偶比特流的第一穿孔位置的eini。
16.如权利要求15所述的发送方法，当通过混合自动重发请求(HARQ)重发信息比特时，改变eini值。
17.如权利要求14所述的发送方法，其中当对于HARQ(混合自动重发请求)要求FIR(全增加冗余)或PIR(部分增加冗余)时，改变对应于差值的比特。
18.如权利要求1 4所述的发送方法，还包括下述步骤接收从编码器产生的第一尾比特流和第二尾比特流，并且将第一尾比特流和第二尾比特流平均地分配到系统比特流和奇偶比特流。
19.如权利要求14所述的发送方法，还包括输出一个编码比特流的步骤。
20.一种移动通信系统中的发送方法，其中系统包括编码器，用于编码信息比特流，并产生系统比特流和多个奇偶比特流；和处理器，用于提供多个用于将通过在规定周期通过无线信道发送的总比特数减去由编码器产生的总的系统比特和奇偶比特数确定的差值匹配为(0)的参数，本方法包括下述步骤根据差值接收到穿孔请求，将每个奇偶比特流穿孔不同数量的比特而不穿孔系统比特流，从而穿孔与差值数量相同的比特；及根据差值接收到重复请求，将系统比特和奇偶比特流重复不同数量的比特，从而重复与差值数量相同的比特。
21.如权利要求20所述的发送方法，其中当对于HARQ(混合自动重发请求)要求FIR(全增加冗余)或PIR(部分增加冗余)时，改变对应于差值的比特。
22.如权利要求20所述的发送方法，还包括下述步骤接收从编码器产生的第一尾比特流和第二尾比特流，并且将第一尾比特流和第二尾比特流平均地分配到系统比特流和奇偶比特流。
23.如权利要求20所述的发送方法，还包括输出一个编码比特流的步骤。
24.如权利要求20所述的发送方法，其中对应于差值的比特根据奇偶比特流的优先级是不对称穿孔的，或是根据系统比特流和奇偶比特流的优先级是不对称重复的。
25.一种用于移动通信系统的发送机，其中系统包括编码器，用于编码信息比特流来产生系统比特流和多个奇偶比特流作为编码比特，发送机包括处理器，用于提供多个用于将通过在规定周期通过无线信道发送的总比特数减去由编码器产生的总的系统比特和奇偶比特数确定的差值匹配为(0)的参数；与编码器和处理器耦合的速率匹配器，根据参数用于如果差值为负值，在每个奇偶比特流中穿孔几乎相同数量的对应于差值的比特而不穿孔系统比特流。
26.如权利要求19所述的发送机，其中参数至少包括确定奇偶比特流的第一穿孔位置的eini。
27.如权利要求20所述的发送机，当发送机通过混合自动重发请求(HARQ)重发信息比特时，处理器改变eini值。
全文摘要
一种在CDMA移动通信系统中同时执行信道编码和速率匹配的发送机。发送机按规定母编码率编码输入比特为编码比特，并对编码比特执行穿孔以便匹配编码比特数为预定编码率。而后，发送机同时执行用于穿孔或重复的速率匹配以便匹配编码比特数为通过无线信道发送的比特数。
文档编号H03M13/31GK1426188SQ0215185
公开日2003年6月25日 申请日期2002年10月20日 优先权日2001年10月20日
发明者金宪基, 文庸石, 朴相焕, 尹在升, 郭龙准, 朴洙元, 郑载薰 申请人:三星电子株式会社