一种基于前馈与弱正反馈的全差分运算放大器的制造方法
专利名称:一种基于前馈与弱正反馈的全差分运算放大器的制造方法
【专利摘要】本实用新型涉及基于前馈与弱正反馈的全差分运算放大器，包括：输入级，包括第一运算放大器OP1；输出级，为甲乙类输出级，包括第二运算放大器OP2；共模反馈运算放大器，包括第三运算放大器OP3，用于稳定VOP和VON的静态直流电压；高速支路，包括第四运算放大器OP4，工作在高频时，为所述全差分运算放大器的输出级提供额外的电流，构成零点以抵消输出级的极点；第一电容C1跨接在第二运算放大器OP2的同相输入与同相输出之间；第二电容C2跨接在第二运算放大器OP2的反相输入与反相输出之间，能够提高运算放大器的低频增益带宽，为共模反馈运算放大器OP3提供米勒补偿，消除了共模振荡。
【专利说明】
-种基于前馈与弱正反馈的全差分运算放大器
技术领域
[0001] 本实用新型设及运算放大器领域，尤其设及一种可应用于纳米级工艺且基于前馈 技术和弱正反馈技术的具有甲乙类输出级的高速运算放大器。
【背景技术】
[0002] 现阶段的无线传输速率越来越高，相应的信道带宽也在不断增大，WWIFI为例，信 道带宽从最初的802.1化模式的20MHz，发展到了802.11η协议的40M化到如今802. llac标准 的80MHz，甚至是160MHz。运对射频收发电路的中频信号的处理能力提出了更高的要求。中 频处理电路主要包括连续时间滤波器、可变增益放大器W及ADC的驱动电路，运些电路的核 屯、电路是一个具有足够性能的运算放大器，也就要求运算放大器必须具有足够高的单位增 益带宽，W应付如此高的信号带宽。
[0003] 传统的米勒补偿形式的运算放大器如果要处理带宽80M化的信号，则要求单位增 益带宽须达到1G化W上，运样必须把输出极点推高到3GHzW上，运需要极大的功耗去实现， 不适用于低功耗物联网络。米勒补偿引入的主极点极大的限制了运算放大器的低频增益W 及单位增益带宽，不利于对高频信号的处理。 【实用新型内容】
[0004] 技术问题
[0005] 有鉴于此，本实用新型要解决的技术问题是，如何提供一种基于前馈与弱正反馈 的全差分运算放大器，能够在保证运算放大器具有良好的相位裕度的同时，提高运算放大 器的单位增益带宽。
[oooy 解决方案
[0007]为解决W上技术问题，本实用新型提供了一种基于前馈与弱正反馈的全差分运算 放大器，包括：
[000引输入级，包括第一运算放大器0P1;
[0009] 输出级，所述输出级为甲乙类输出级，包括第二运算放大器0P2;共模反馈运算放 大器，包括第Ξ运算放大器0P3,用于稳定第二节点V0P和第一节点V0N的静态直流电压；
[0010] 高速支路，包括第四运算放大器0P4,用于在所述全差分运算放大器工作在高频 时，为所述输出级提供额外的电流，构成零点W抵消所述输出级的极点；
[0011] 第一电容C1跨接在所述第二运算放大器0P2的同相输入与同相输出之间；
[0012] 第二电容C2跨接在所述第二运算放大器0P2的反相输入与反相输出之间。
[0013] 在一种可能的实现方式中，所述第一运算放大器0P1包括：
[0014] 输入晶体管，包括第十八晶体管醒18、第十九晶体管NM19,用于将输入的电压信号 转换为电流信号；
[0015] 电流源负载，包括第十Ξ晶体管PM13和第十四晶体管PM14,所述第十Ξ晶体管 PM13的漏极与所述第十八晶体管NM18的漏极连接，所述第十四晶体管PM14的漏极与所述第 十九晶体管NM19的漏极连接，所述第十Ξ晶体管PM13的栅极与所述第十四晶体管PM14的栅 极连接；
[0016]电流源晶体管，包括第二十晶体管醒20,第二十晶体管醒20的漏极与所述第十八 晶体管ΝΜ18和所述第十九晶体管ΝΜ19的源极连接，用于为所述第十Ξ晶体管ΡΜ13、所述第 十四晶体管ΡΜ14、所述第十八晶体管ΝΜ18、所述第十九晶体管ΝΜ19提供偏置电流。
[0017]在一种可能的实现方式中，所述第二运算放大器0Ρ2包括：
[001引第十晶体管?110的漏极与第^^一晶体管醒11的源极连接，所述第十晶体管ΡΜ10的 源极与第^^一晶体管醒11的漏极连接，第二十二晶体管醒22的漏极与第二十Ξ晶体管ΡΜ23 的源极连接，所述第二十二晶体管ΝΜ22的漏极与所述第二十Ξ晶体管ΡΜ23的源极连接，用 于将第一级输出的信号进行电平移位；
[0019] 所述第十晶体管ΡΜ10的漏极与第八晶体管ΝΜ8的栅极连接，所述第二十Ξ晶体管 ΡΜ23的漏极与第二十六晶体管醒26的栅极连接，所述第十一晶体管醒11的漏极与第屯晶体 管ΡΜ7的栅极连接，所述第二十二晶体管ΝΜ22的漏极与第二十五晶体管ΡΜ25的栅极连接；
[0020] 所述第八晶体管ΝΜ8的漏极与所述第屯晶体管ΡΜ7的漏极连接，所述第二十六晶体 管醒26的漏极与所述第二十五晶体管ΡΜ25的漏极连接，构成了所述基于前馈与弱正反馈的 全差分运算放大器的甲乙类输出；
[0021] 第九晶体管?19的漏极与所述第^^一晶体管醒11的漏极连接，第十二晶体管醒12 的漏极与所述第十晶体管ΡΜ10的漏极连接;第九晶体管ΡΜ9和第十二晶体管ΝΜ12用于为所 述第十晶体管ΡΜ10和第十一晶体管ΝΜ11提供偏置电流；
[0022] 第二十一晶体管ΡΜ21的漏极与所述第二十二晶体管醒22的漏极连接，第二十四晶 体管醒24的漏极与所述第二十^晶体管?123的漏极连接;第二^^一晶体管ΡΜ21和第二十四 晶体管ΝΜ24用于为所述第二十二晶体管ΝΜ22和第二十Ξ晶体管ΡΜ23提供偏置电流；
[0023] 第一晶体管ΡΜ1的漏极与第二晶体管醒2的漏极连接，所述第二晶体管醒2的源极 与第Ξ晶体管醒3的漏极连接，所述第一晶体管ΡΜ1为第二晶体管醒巧日第Ξ晶体管醒3提供 偏置电流；
[0024] 所述第二晶体管醒2和所述第Ξ晶体管醒3用于为所述第十一晶体管醒11与所述 第二十二晶体管ΝΜ22提供电压偏置；
[0025] 第六晶体管醒6的漏极与第五晶体管ΡΜ5的漏极连接，所述第五晶体管ΡΜ5的源极 与第四晶体管ΡΜ4的漏极连接，所述第六晶体管ΝΜ6用于为所述第四晶体管ΡΜ4和所述第五 晶体管ΡΜ5提供偏置电流；
[0026] 所述第四晶体管ΡΜ4和所述第五晶体管ΡΜ5用于为第十晶体管ΡΜ10、第二十Ξ晶体 管ΡΜ23提供电压偏置；
[0027] 所述第一电容C1，连接在第二节点V0P与第四节点V01P之间；
[002引所述第二电容C2,连接在第一节点V0N与第Ξ节点V01N之间，所述第一电容C1与所 述第二电容C2大小相等，用于提供弱正反馈。
[0029] 在一种可能的实现方式中，所述第四运算放大器0Ρ4包括：
[0030] 第十五晶体管醒15的漏极接到第一节点V0N，栅极接到第十八晶体管醒18的栅极；
[0031] 第十六晶体管醒16的漏极接到第二节点V0P，栅极接到第十九晶体管醒19的栅极；
[0032] 第十屯晶体管ΝΜ17的漏极分别与第十五晶体管ΝΜ15和第十六晶体管ΝΜ16的源极 连接，用于为所述第十五晶体管NM15和所述第十六晶体管NM16提供偏置电流。
[0033] 在一种可能的实现方式中，所述全差分运算放大器还包括：
[0034] 第Ξ电阻R3与第Ξ电容C3连接，并连接到所述第Ξ运算放大器0P3的反相输入 端，用于对第一节点V0N的直流电压进行采样，第四电阻R4与第四电容C4连接，并连接到所 述第Ξ运算放大器0P3的反相输入端，用于对第二节点V0P的直流电压进行采样；
[0035] 参考电压VREF连接到所述第Ξ运算放大器0P3的同相输入端，所述第Ξ运算放大 器0P3的输出VCMra连接到所述第九晶体管PM9、所述第十Ξ晶体管PM13、所述第十四晶体管 PM14W及所述第二十一晶体管PM21的栅极，W提供偏置电压。
[0036] 在一种可能的实现方式中，所述全差分运算放大器还包括：
[0037] 第一电阻R1与所述第一电容C1串联，并跨接在所述第二运算放大器0P2的同相输 入与同相输出之间；
[0038] 第二电阻R2与所述第二电容C2串联，并跨接在所述第二运算放大器0P2的反相输 入与反相输出之间。
[0039] 在一种可能的实现方式中，所述全差分运算放大器还包括：
[0040] 第一电阻R1与所述第一电容C1串联，连接在第二节点V0P与第四节点V01P之间； [0041 ]第二电阻R2与所述第二电容C2串联，连接在第一节点V0N与第Ξ节点V01N之间，所 述第一电容C1与所述第二电容C2大小相等，用于提供弱正反馈。
[00创有益效果
[0043] 本实用新型实施例提供的基于前馈与弱正反馈的全差分运算放大器，通过共模反 馈运算放大器，包括第Ξ运算放大器0P3,用于稳定第二节点V0P和第一节点V0N的静态直流 电压;高速支路，包括第四运算放大器0P4，用于在所述全差分运算放大器工作在高频时，为 所述全差分运算放大器的输出级提供额外的电流，构成零点W抵消输出级的极点，能够极 大的提高了运算放大器的单位增益带宽，同时使运算放大器具有良好的相位裕度。
[0044] 通过第一电容C1跨接在所述第二运算放大器0P2的同相输入与同相输出之间，第 二电容C2跨接在所述第二运算放大器0P2的反相输入与反相输出之间，扩展了主运算放大 器的低频带宽，并为共模反馈放大器提供米勒补偿，使共模反馈运算放大器具有良好的稳 定性。
[0045] 根据下面参考附图对示例性实施例的详细说明，本实用新型的其它特征及方面将 变得清楚。
【附图说明】
[0046] 包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本实用新 型的示例性实施例、特征和方面，并且用于解释本实用新型的原理。
[0047] 图1示出了本实用新型实施例提供的一种基于前馈与弱正反馈的全差分运算放大 器的结构示意图；
[0048] 图2示出本实用新型实施例提供的一种基于前馈与弱正反馈的全差分运算放大器 的电路图；
[0049] 图3为本实施例提供的一种基于前馈与弱正反馈的全差分运算放大器的小信号模 型；
[0050] 图4示出本实用新型实施例提供的基于前馈与弱正反馈的全差分运算放大器的频 率响应对比图；
[0051] 图5示出了本实用新型另一实施例提供的一种基于前馈与弱正反馈的全差分运算 放大器的结构示意图；
[0052] 图6示出本实用新型另一实施例提供的一种基于前馈与弱正反馈的全差分运算放 大器的电路图。
【具体实施方式】
[0053] W下将参考附图详细说明本实用新型的各种示例性实施例、特征和方面。附图中 相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但 是除非特别指出，不必按比例绘制附图。
[0054] 在运里专用的词"示例性"意为"用作例子、实施例或说明性"。运里作为"示例性" 所说明的任何实施例不必解释为优于或好于其它实施例。
[0055] 另外，为了更好的说明本实用新型，在下文的【具体实施方式】中给出了众多的具体 细节。本领域技术人员应当理解，没有某些具体细节，本实用新型同样可W实施。在一些实 例中，对于本领域技术人员熟知的方法、手段、元件未作详细描述，W便于凸显本实用新型 的主旨。
[0化6] 实施例1
[0057] 纳米级工艺已经广泛应用在当今的物联网射频忍片设计中，带来的问题便是电源 电压不断下降，尤其是纳米级沟道长度的晶体管，其沟道长度调制效应越发明显。而在一些 高速信号处理中，设计者不得不通过降低晶体管的沟道长度来减小电路的寄生效应。
[0058] 本实用新型正是利用了沟道调制效应，实现了一种基于前馈补偿和弱正反馈技术 的具有甲乙类输出级的高速运算放大器，通过引入一个前馈到输出级，极大的提高了运算 放大器的单位增益带宽，同时使运算放大器具有良好的相位裕度。同时通过在运算放大器 的同相输入端和同相输出端之间W及反相输入端和反相输出端之间分别跨接两个电容，扩 展了主运算放大器的低频带宽，并为共模反馈放大器提供米勒补偿，使共模反馈运算放大 器具有良好的稳定性。
[0059] 图1示出了本实用新型实施例提供的一种基于前馈与弱正反馈的全差分运算放大 器的结构示意图，如图1所示，该基于前馈与弱正反馈的全差分运算放大器，包括:输入级、 输出级、高速支路、共模反馈放大器、第一电容和第二电容。
[0060] 输入级，包括第一运算放大器0P1;输出级，为甲乙类输出级，包括第二运算放大器 0P2,其中0P1与0P2级联构成运算放大器的主体，在低频时提供主要的增益;共模反馈运算 放大器，包括第Ξ运算放大器0P3,用于稳定第一输出点V0P和第二输出点V0N的静态直流电 压;高速支路，包括第四运算放大器0P4，用于在该全差分运算放大器工作在高频时，为该全 差分运算放大器的输出级提供额外的电流，构成零点W抵消输出级的极点，拓展运算放大 器的带宽的同时保持了良好的相位裕度;第一电容C1跨接在该第二运算放大器0P2的同相 输入与同相输出之间，第二电容C2跨接在该第二运算放大器0P2的反相输入与反相输出之 间，第一电容C1和第二电容C2较大的提高了运算放大器的低频增益带宽，同时为共模反馈 运算放大器0P3提供米勒补偿，消除了共模振荡的问题。
[0061] 图2示出本实用新型实施例提供的一种基于前馈与弱正反馈的全差分运算放大器 的电路图，如图2所示，第一运算放大器0P1包括：
[0062] 输入晶体管，包括第十八晶体管醒18、第十九晶体管NM19,用于将输入的电压信号 转换为电流信号。电流源负载，用于为该输入晶体管提供电源负载，包括第十Ξ晶体管PM13 和第十四晶体管PM14,第十Ξ晶体管PM13的漏极与第十八晶体管NM18的漏极连接，第十四 晶体管PM14的漏极与第十九晶体管NM19的漏极连接，第十Ξ晶体管PM13的栅极与第十四晶 体管PM14的栅极连接。电流源晶体管，包括第二十晶体管醒20，其漏极与第十八晶体管醒18 和第十九晶体管NM19的源极连接，用于为第十Ξ晶体管PM13、第十四晶体管PM14、第十八晶 体管NM18、第十九晶体管NM19提供偏置电流。
[0063] 第二运算放大器0P2包括:第十晶体管PM10的漏极与第十一晶体管NM11的源极连 接，第十晶体管?110的源极与第^^一晶体管NM11的漏极连接，第二十二晶体管NM22的漏极 与第二十Ξ晶体管PM23的源极连接，第二十二晶体管醒22的漏极与第二十Ξ晶体管PM23 的源极连接，用于将输入级输出的信号进行电平移位。
[0064] 第十晶体管PM10的漏极与第八晶体管醒8的栅极连接，第二十Ξ晶体管PM23的漏 极与第二十六晶体管NM26的栅极连接，第十一晶体管NM11的漏极与第屯晶体管PM7的栅极 连接，第二十二晶体管NM22的漏极与第二十五晶体管PM25的栅极连接。
[0065] 第八晶体管NM8的漏极与第屯晶体管PM7的漏极连接，第二十六晶体管NM2 6的漏极 与第二十五晶体管PM25的漏极连接，构成了基于前馈与弱正反馈的全差分运算放大器的甲 乙类输出。
[0066] 第九晶体管PΜ 9的漏极与第十一晶体管匪11的漏极连接，用于为第^^一晶体管 醒11提供偏置电流。第十二晶体管NM12的漏极与第十晶体管PM10的漏极连接，用于为第十 晶体管?110提供偏置电流。第二十一晶体管PM21的漏极与第二十二晶体管醒22的漏极连 接，用于为第二十二晶体管NM22提供偏置电流，第二十四晶体管NM24的漏极与第二十Ξ晶 体管PM23的漏极连接，用于为第二十Ξ晶体管PM23提供偏置电流。第一晶体管PM1的漏极与 第二晶体管醒2的漏极连接，第二晶体管醒2的源极与第Ξ晶体管NM3的漏极连接，第一晶体 管PM1为第二晶体管醒巧日第Ξ晶体管醒3提供偏置电流。
[0067] 第二晶体管匪2和第Ξ晶体管匪3用于为第十一晶体管匪11与第二十二晶体管 NM22提供电压偏置。
[0068] 第六晶体管醒6的漏极与第五晶体管PM 5的漏极连接，第五晶体管PM 5的源极与第 四晶体管PM4的漏极连接，第六晶体管NM6用于为第四晶体管PM4和第五晶体管PM5提供偏置 电流。
[0069] 第四晶体管PM4和第五晶体管PM5用于为第十晶体管PM10、第二十Ξ晶体管PM23提 供电压偏置。第一电容C1，连接在第二节点V0P与第四节点V01P之间。第二电容C2,连接在第 一节点V0N与第Ξ节点V01N之间，第一电容C1与第二电容C2大小相等，用于提供弱正反馈， 有效的扩展了整个运算放大器的低频增益带宽，同时由于0P1输出端与0P2输出端的沟道长 度调制效应的存在，运算放大器保持了良好的稳定性。
[0070] 第四运算放大器0P4包括:第十五晶体管醒15的漏极接到V0N，栅极接到第十八晶 体管醒18的栅极;第十六晶体管醒16的漏极接到第二节点V0P，栅极接到第十九晶体管醒19 的栅极。第十屯晶体管NM17的漏极分别与第十五晶体管NM15和第十六晶体管NM16的源极连 接，用于为为第十五晶体管醒15和第十六晶体管醒16提供偏置电流。0P4构成了整个运算放 大器的高速支路，在高频段提供一个前馈电流抵消输出极点。
[0071] 第Ξ电阻R3与第Ξ电容C3连接，并连接到第Ξ运算放大器0P3的反相输入端，用于 对第一节点V0N的直流电压进行采样，第四电阻R4与第四电容C4连接，并连接到第Ξ运算放 大器0P3的反相输入端，用于对第二节点V0P的直流电压进行采样。参考电压VREF接到第Ξ 运算放大器0P3的同相输入端，第Ξ运算放大器0P3的输出VCMFB接到第九晶体管PM9、第十 Ξ晶体管PM13、第十四晶体管PM14、第二十一晶体管PM21的栅极，W提供偏置电压。在整个 共模反馈环路中，C3与C4起到了米勒补偿的作用。
[0072] 图3为本实施例提供的一种基于前馈与弱正反馈的全差分运算放大器的小信号模 型，整个运算放大器的直流增益为：
[0073] Αν=卵 iroi (卵 2+卵 f ):r〇2 (1)
[0074] 由于纳米级工艺的沟道调制效应，可W引入一对左半平面极点：
[0075]
[0076] 同时还引入一个左半平面零点，可W抵消一个极点，因此扩展了带宽。
[0077]
[0078] 图4示出本实用新型实施例提供的基于前馈与弱正反馈的全差分运算放大器与传 统的米勒补偿方案的频率响应对比图，虚线为传统的米勒补偿方案频率响应，实线为本实 用新型的频率响应，从对比可W看出在保证了稳定性的前提下，运算放大器的-3地带宽被 很大程度的扩展了，保持了较高的增益，运算放大器的品质因数(英文:Figure of Merit) 值在1000左右。
[0079] 实施例2
[0080] 图5示出了本实用新型另一实施例提供的一种基于前馈与弱正反馈的全差分运算 放大器的结构示意图，图5在图1的基础上加入了电阻R1、R2,包括第一电阻R1与第一电容C1 串联，并跨接在第二运算放大器0P2的同相输入与同相输出之间，第二电阻R2与第二电容C2 串联，并跨接在第二运算放大器0P2的反相输入与反相输出之间。由此，同时为主运算放大 器和共模反馈运算放大器引入了零点，改善了相位裕度。
[0081] 图6示出本实施例提供的一种基于前馈与弱正反馈的全差分运算放大器的电路 图，图6在图2的基础上加入了电阻R1、R2,包括第一电阻R1与第一电容C1串联，连接在第二 节点V0P与第四节点V01P之间，第二电阻R2与第二电容C2串联，连接在第一节点V0N与第Ξ 节点V01N之间，第一电容C1与第二电容C2大小相等，用于提供弱正反馈，通过电阻R1、R2,同 时为主运算放大器和共模反馈运算放大器引入了零点，改善了相位裕度。图5和图6其余部 分的电路连接关系和电路原理均分别与图1和图2相同，在此不再寶述。
[0082] W上，仅为本实用新型的【具体实施方式】，但本实用新型的保护范围并不局限于此， 任何熟悉本技术领域的技术人员在本实用新型掲露的技术范围内，可轻易想到变化或替 换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应W权利要求的 保护范围为准。
【主权项】
1. 一种基于前馈与弱正反馈的全差分运算放大器，其特征在于，包括： 输入级，包括第一运算放大器(0P1); 输出级，所述输出级为甲乙类输出级，包括第二运算放大器(0P2); 共模反馈运算放大器，包括第三运算放大器(0P3)，用于稳定第二节点（VOP)和第一节 点(VON)的静态直流电压； 高速支路，包括第四运算放大器(0P4)，用于在所述全差分运算放大器工作在高频时， 为所述输出级提供额外的电流，构成零点以抵消所述输出级的极点； 第一电容(C1)跨接在所述第二运算放大器(0P2)的同相输入与同相输出之间； 第二电容(C2)跨接在所述第二运算放大器(0P2)的反相输入与反相输出之间。2. 根据权利要求1所述的基于前馈与弱正反馈的全差分运算放大器，其特征在于，所述 第一运算放大器(0P1)包括： 输入晶体管，包括第十八晶体管(匪18)、第十九晶体管(NM19)，用于将输入的电压信号 转换为电流信号； 电流源负载，包括第十三晶体管（PM13)和第十四晶体管（PM14)，所述第十三晶体管 (PM13)的漏极与所述第十八晶体管(W18)的漏极连接，所述第十四晶体管(PM14)的漏极与 所述第十九晶体管(NM19)的漏极连接，所述第十三晶体管(PM13)的栅极与所述第十四晶体 管(PM14)的栅极连接； 电流源晶体管，包括第二十晶体管(匪20)，第二十晶体管(匪20)的漏极与所述第十八 晶体管(匪18)和所述第十九晶体管(匪19)的源极连接，用于为所述第十三晶体管(PM13)、 所述第十四晶体管(PM14)、所述第十八晶体管(匪18)、所述第十九晶体管(匪19)提供偏置 电流。3. 根据权利要求2所述的基于前馈与弱正反馈的全差分运算放大器，其特征在于，所述 第二运算放大器(OP2)包括： 第十晶体管(PM10)的漏极与第十一晶体管(匪11)的源极连接，所述第十晶体管(PM10) 的源极与所述第十一晶体管(匪11)的漏极连接，第二十二晶体管(NM22)的漏极与第二十三 晶体管（PM23)的源极连接，所述第二十二晶体管（NM22)的漏极与所述第二十三晶体管 (PM23)的源极连接，用于将所述输入级输出的信号进行电平移位； 所述第十晶体管(PM10)的漏极与第八晶体管(NM8)的栅极连接，所述第二十三晶体管 (PM23)的漏极与第二十六晶体管(W26)的栅极连接，所述第十一晶体管(NM11)的漏极与第 七晶体管(PM7)的栅极连接，所述第二十二晶体管(匪22)的漏极与第二十五晶体管(PM25) 的栅极连接； 所述第八晶体管(NM8)的漏极与所述第七晶体管(PM7)的漏极连接，所述第二十六晶体 管(匪26)的漏极与所述第二十五晶体管(PM25)的漏极连接，构成了所述基于前馈与弱正反 馈的全差分运算放大器的甲乙类输出； 第九晶体管（PM9)的漏极与所述第十一晶体管（NM11)的漏极连接，第十二晶体管 (匪12)的漏极与所述第十晶体管(PM10)的漏极连接;所述第九晶体管(PM9)和所述第十二 晶体管(匪12)用于为所述第十晶体管(PM10)和所述第十一晶体管(W11)提供偏置电流； 第二十一晶体管(PM21)的漏极与所述第二十二晶体管(匪22)的漏极连接，第二十四晶 体管(NM24)的漏极与所述第二十三晶体管(PM23)的漏极连接;第二^^一晶体管(PM21)和第 二十四晶体管(NM24)用于为所述第二十二晶体管(匪22)和第二十三晶体管(PM23)提供偏 置电流； 第一晶体管(PM1)的漏极与第二晶体管(匪2)的漏极连接，所述第二晶体管(匪2)的源 极与第三晶体管(匪3)的漏极连接，所述第一晶体管(PM1)为第二晶体管(匪2)和第三晶体 管(W3)提供偏置电流； 所述第二晶体管(匪2)和所述第三晶体管(匪3)用于为所述第十一晶体管(匪11)与所 述第二十二晶体管(NM22)提供电压偏置； 第六晶体管(NM6)的漏极与第五晶体管(PM5)的漏极连接，所述第五晶体管(PM5)的源 极与第四晶体管(PM4)的漏极连接，所述第六晶体管(NM6)用于为所述第四晶体管(PM4)和 所述第五晶体管(PM5)提供偏置电流； 所述第四晶体管(PM4)和所述第五晶体管(PM5)用于为第十晶体管(PM10)、第二十三晶 体管(PM23)提供电压偏置； 所述第一电容(C1)，连接在第二节点(VOP)与第四节点(V01P)之间； 所述第二电容(C2)，连接在第一节点（VON)与第三节点(V01N)之间，所述第一电容(C1) 与所述第二电容(C2)大小相等，用于提供弱正反馈。4. 根据权利要求3所述的基于前馈与弱正反馈的全差分运算放大器，其特征在于，所述 第四运算放大器(0P4)包括： 第十五晶体管(匪15)的漏极接到第一节点（VON)，栅极接到第十八晶体管(匪18)的栅 极； 第十六晶体管(匪16)的漏极接到第二节点(VOP)，栅极接到第十九晶体管(匪19)的栅 极； 第十七晶体管(匪17)的漏极分别与第十五晶体管(匪15)和第十六晶体管(匪16)的源 极连接，用于为所述第十五晶体管(NM15)和所述第十六晶体管(NM16)提供偏置电流。5. 根据权利要求4所述的基于前馈与弱正反馈的全差分运算放大器，其特征在于，还包 括： 第三电阻（R3)与第三电容（C3)连接，并连接到所述第三运算放大器(0P3)的反相输入 端，用于对第一节点(VON)的直流电压进行采样，第四电阻(R4)与第四电容(C4)连接，并连 接到所述第三运算放大器(0P3)的反相输入端，用于对第二节点（VOP)的直流电压进行采 样； 参考电压(VREF)连接到所述第三运算放大器(0P3)的同相输入端，所述第三运算放大 器(0P3)的输出（VCMFB)连接到所述第九晶体管(PM9)、所述第十三晶体管(PM13)、所述第十 四晶体管(PM14)以及所述第二十一晶体管(PM21)的栅极，以提供偏置电压。6. 根据权利要求1所述的基于前馈与弱正反馈的全差分运算放大器，其特征在于，还包 括： 第一电阻(R1)与所述第一电容(C1)串联，并跨接在所述第二运算放大器(0P2)的同相 输入与同相输出之间； 第二电阻(R2)与所述第二电容(C2)串联，并跨接在所述第二运算放大器(0P2)的反相 输入与反相输出之间。7. 根据权利要求3至5中任一项所述的基于前馈与弱正反馈的全差分运算放大器，其特 征在于，还包括： 第一电阻(R1)与所述第一电容(C1)串联，连接在第二节点(VOP)与第四节点(V01P)之 间； 第二电阻(R2)与所述第二电容(C2)串联，连接在第一节点（VON)与第三节点（V01N)之 间，所述第一电容(C1)与所述第二电容(C2)大小相等，用于提供弱正反馈。
【文档编号】H03F3/45GK205693639SQ201620181154
【公开日】2016年11月16日
【申请日】2016年3月10日 公开号201620181154.X, CN 201620181154, CN 205693639 U, CN 205693639U, CN-U-205693639, CN201620181154, CN201620181154.X, CN205693639 U, CN205693639U
【发明人】梅张雄, 傅健
【申请人】北京联盛德微电子有限责任公司
【专利摘要】本实用新型涉及基于前馈与弱正反馈的全差分运算放大器，包括：输入级，包括第一运算放大器OP1；输出级，为甲乙类输出级，包括第二运算放大器OP2；共模反馈运算放大器，包括第三运算放大器OP3，用于稳定VOP和VON的静态直流电压；高速支路，包括第四运算放大器OP4，工作在高频时，为所述全差分运算放大器的输出级提供额外的电流，构成零点以抵消输出级的极点；第一电容C1跨接在第二运算放大器OP2的同相输入与同相输出之间；第二电容C2跨接在第二运算放大器OP2的反相输入与反相输出之间，能够提高运算放大器的低频增益带宽，为共模反馈运算放大器OP3提供米勒补偿，消除了共模振荡。
【专利说明】
-种基于前馈与弱正反馈的全差分运算放大器
技术领域
[0001] 本实用新型设及运算放大器领域，尤其设及一种可应用于纳米级工艺且基于前馈 技术和弱正反馈技术的具有甲乙类输出级的高速运算放大器。
【背景技术】
[0002] 现阶段的无线传输速率越来越高，相应的信道带宽也在不断增大，WWIFI为例，信 道带宽从最初的802.1化模式的20MHz，发展到了802.11η协议的40M化到如今802. llac标准 的80MHz，甚至是160MHz。运对射频收发电路的中频信号的处理能力提出了更高的要求。中 频处理电路主要包括连续时间滤波器、可变增益放大器W及ADC的驱动电路，运些电路的核 屯、电路是一个具有足够性能的运算放大器，也就要求运算放大器必须具有足够高的单位增 益带宽，W应付如此高的信号带宽。
[0003] 传统的米勒补偿形式的运算放大器如果要处理带宽80M化的信号，则要求单位增 益带宽须达到1G化W上，运样必须把输出极点推高到3GHzW上，运需要极大的功耗去实现， 不适用于低功耗物联网络。米勒补偿引入的主极点极大的限制了运算放大器的低频增益W 及单位增益带宽，不利于对高频信号的处理。 【实用新型内容】
[0004] 技术问题
[0005] 有鉴于此，本实用新型要解决的技术问题是，如何提供一种基于前馈与弱正反馈 的全差分运算放大器，能够在保证运算放大器具有良好的相位裕度的同时，提高运算放大 器的单位增益带宽。
[oooy 解决方案
[0007]为解决W上技术问题，本实用新型提供了一种基于前馈与弱正反馈的全差分运算 放大器，包括：
[000引输入级，包括第一运算放大器0P1;
[0009] 输出级，所述输出级为甲乙类输出级，包括第二运算放大器0P2;共模反馈运算放 大器，包括第Ξ运算放大器0P3,用于稳定第二节点V0P和第一节点V0N的静态直流电压；
[0010] 高速支路，包括第四运算放大器0P4,用于在所述全差分运算放大器工作在高频 时，为所述输出级提供额外的电流，构成零点W抵消所述输出级的极点；
[0011] 第一电容C1跨接在所述第二运算放大器0P2的同相输入与同相输出之间；
[0012] 第二电容C2跨接在所述第二运算放大器0P2的反相输入与反相输出之间。
[0013] 在一种可能的实现方式中，所述第一运算放大器0P1包括：
[0014] 输入晶体管，包括第十八晶体管醒18、第十九晶体管NM19,用于将输入的电压信号 转换为电流信号；
[0015] 电流源负载，包括第十Ξ晶体管PM13和第十四晶体管PM14,所述第十Ξ晶体管 PM13的漏极与所述第十八晶体管NM18的漏极连接，所述第十四晶体管PM14的漏极与所述第 十九晶体管NM19的漏极连接，所述第十Ξ晶体管PM13的栅极与所述第十四晶体管PM14的栅 极连接；
[0016]电流源晶体管，包括第二十晶体管醒20,第二十晶体管醒20的漏极与所述第十八 晶体管ΝΜ18和所述第十九晶体管ΝΜ19的源极连接，用于为所述第十Ξ晶体管ΡΜ13、所述第 十四晶体管ΡΜ14、所述第十八晶体管ΝΜ18、所述第十九晶体管ΝΜ19提供偏置电流。
[0017]在一种可能的实现方式中，所述第二运算放大器0Ρ2包括：
[001引第十晶体管?110的漏极与第^^一晶体管醒11的源极连接，所述第十晶体管ΡΜ10的 源极与第^^一晶体管醒11的漏极连接，第二十二晶体管醒22的漏极与第二十Ξ晶体管ΡΜ23 的源极连接，所述第二十二晶体管ΝΜ22的漏极与所述第二十Ξ晶体管ΡΜ23的源极连接，用 于将第一级输出的信号进行电平移位；
[0019] 所述第十晶体管ΡΜ10的漏极与第八晶体管ΝΜ8的栅极连接，所述第二十Ξ晶体管 ΡΜ23的漏极与第二十六晶体管醒26的栅极连接，所述第十一晶体管醒11的漏极与第屯晶体 管ΡΜ7的栅极连接，所述第二十二晶体管ΝΜ22的漏极与第二十五晶体管ΡΜ25的栅极连接；
[0020] 所述第八晶体管ΝΜ8的漏极与所述第屯晶体管ΡΜ7的漏极连接，所述第二十六晶体 管醒26的漏极与所述第二十五晶体管ΡΜ25的漏极连接，构成了所述基于前馈与弱正反馈的 全差分运算放大器的甲乙类输出；
[0021] 第九晶体管?19的漏极与所述第^^一晶体管醒11的漏极连接，第十二晶体管醒12 的漏极与所述第十晶体管ΡΜ10的漏极连接;第九晶体管ΡΜ9和第十二晶体管ΝΜ12用于为所 述第十晶体管ΡΜ10和第十一晶体管ΝΜ11提供偏置电流；
[0022] 第二十一晶体管ΡΜ21的漏极与所述第二十二晶体管醒22的漏极连接，第二十四晶 体管醒24的漏极与所述第二十^晶体管?123的漏极连接;第二^^一晶体管ΡΜ21和第二十四 晶体管ΝΜ24用于为所述第二十二晶体管ΝΜ22和第二十Ξ晶体管ΡΜ23提供偏置电流；
[0023] 第一晶体管ΡΜ1的漏极与第二晶体管醒2的漏极连接，所述第二晶体管醒2的源极 与第Ξ晶体管醒3的漏极连接，所述第一晶体管ΡΜ1为第二晶体管醒巧日第Ξ晶体管醒3提供 偏置电流；
[0024] 所述第二晶体管醒2和所述第Ξ晶体管醒3用于为所述第十一晶体管醒11与所述 第二十二晶体管ΝΜ22提供电压偏置；
[0025] 第六晶体管醒6的漏极与第五晶体管ΡΜ5的漏极连接，所述第五晶体管ΡΜ5的源极 与第四晶体管ΡΜ4的漏极连接，所述第六晶体管ΝΜ6用于为所述第四晶体管ΡΜ4和所述第五 晶体管ΡΜ5提供偏置电流；
[0026] 所述第四晶体管ΡΜ4和所述第五晶体管ΡΜ5用于为第十晶体管ΡΜ10、第二十Ξ晶体 管ΡΜ23提供电压偏置；
[0027] 所述第一电容C1，连接在第二节点V0P与第四节点V01P之间；
[002引所述第二电容C2,连接在第一节点V0N与第Ξ节点V01N之间，所述第一电容C1与所 述第二电容C2大小相等，用于提供弱正反馈。
[0029] 在一种可能的实现方式中，所述第四运算放大器0Ρ4包括：
[0030] 第十五晶体管醒15的漏极接到第一节点V0N，栅极接到第十八晶体管醒18的栅极；
[0031] 第十六晶体管醒16的漏极接到第二节点V0P，栅极接到第十九晶体管醒19的栅极；
[0032] 第十屯晶体管ΝΜ17的漏极分别与第十五晶体管ΝΜ15和第十六晶体管ΝΜ16的源极 连接，用于为所述第十五晶体管NM15和所述第十六晶体管NM16提供偏置电流。
[0033] 在一种可能的实现方式中，所述全差分运算放大器还包括：
[0034] 第Ξ电阻R3与第Ξ电容C3连接，并连接到所述第Ξ运算放大器0P3的反相输入 端，用于对第一节点V0N的直流电压进行采样，第四电阻R4与第四电容C4连接，并连接到所 述第Ξ运算放大器0P3的反相输入端，用于对第二节点V0P的直流电压进行采样；
[0035] 参考电压VREF连接到所述第Ξ运算放大器0P3的同相输入端，所述第Ξ运算放大 器0P3的输出VCMra连接到所述第九晶体管PM9、所述第十Ξ晶体管PM13、所述第十四晶体管 PM14W及所述第二十一晶体管PM21的栅极，W提供偏置电压。
[0036] 在一种可能的实现方式中，所述全差分运算放大器还包括：
[0037] 第一电阻R1与所述第一电容C1串联，并跨接在所述第二运算放大器0P2的同相输 入与同相输出之间；
[0038] 第二电阻R2与所述第二电容C2串联，并跨接在所述第二运算放大器0P2的反相输 入与反相输出之间。
[0039] 在一种可能的实现方式中，所述全差分运算放大器还包括：
[0040] 第一电阻R1与所述第一电容C1串联，连接在第二节点V0P与第四节点V01P之间； [0041 ]第二电阻R2与所述第二电容C2串联，连接在第一节点V0N与第Ξ节点V01N之间，所 述第一电容C1与所述第二电容C2大小相等，用于提供弱正反馈。
[00创有益效果
[0043] 本实用新型实施例提供的基于前馈与弱正反馈的全差分运算放大器，通过共模反 馈运算放大器，包括第Ξ运算放大器0P3,用于稳定第二节点V0P和第一节点V0N的静态直流 电压;高速支路，包括第四运算放大器0P4，用于在所述全差分运算放大器工作在高频时，为 所述全差分运算放大器的输出级提供额外的电流，构成零点W抵消输出级的极点，能够极 大的提高了运算放大器的单位增益带宽，同时使运算放大器具有良好的相位裕度。
[0044] 通过第一电容C1跨接在所述第二运算放大器0P2的同相输入与同相输出之间，第 二电容C2跨接在所述第二运算放大器0P2的反相输入与反相输出之间，扩展了主运算放大 器的低频带宽，并为共模反馈放大器提供米勒补偿，使共模反馈运算放大器具有良好的稳 定性。
[0045] 根据下面参考附图对示例性实施例的详细说明，本实用新型的其它特征及方面将 变得清楚。
【附图说明】
[0046] 包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本实用新 型的示例性实施例、特征和方面，并且用于解释本实用新型的原理。
[0047] 图1示出了本实用新型实施例提供的一种基于前馈与弱正反馈的全差分运算放大 器的结构示意图；
[0048] 图2示出本实用新型实施例提供的一种基于前馈与弱正反馈的全差分运算放大器 的电路图；
[0049] 图3为本实施例提供的一种基于前馈与弱正反馈的全差分运算放大器的小信号模 型；
[0050] 图4示出本实用新型实施例提供的基于前馈与弱正反馈的全差分运算放大器的频 率响应对比图；
[0051] 图5示出了本实用新型另一实施例提供的一种基于前馈与弱正反馈的全差分运算 放大器的结构示意图；
[0052] 图6示出本实用新型另一实施例提供的一种基于前馈与弱正反馈的全差分运算放 大器的电路图。
【具体实施方式】
[0053] W下将参考附图详细说明本实用新型的各种示例性实施例、特征和方面。附图中 相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但 是除非特别指出，不必按比例绘制附图。
[0054] 在运里专用的词"示例性"意为"用作例子、实施例或说明性"。运里作为"示例性" 所说明的任何实施例不必解释为优于或好于其它实施例。
[0055] 另外，为了更好的说明本实用新型，在下文的【具体实施方式】中给出了众多的具体 细节。本领域技术人员应当理解，没有某些具体细节，本实用新型同样可W实施。在一些实 例中，对于本领域技术人员熟知的方法、手段、元件未作详细描述，W便于凸显本实用新型 的主旨。
[0化6] 实施例1
[0057] 纳米级工艺已经广泛应用在当今的物联网射频忍片设计中，带来的问题便是电源 电压不断下降，尤其是纳米级沟道长度的晶体管，其沟道长度调制效应越发明显。而在一些 高速信号处理中，设计者不得不通过降低晶体管的沟道长度来减小电路的寄生效应。
[0058] 本实用新型正是利用了沟道调制效应，实现了一种基于前馈补偿和弱正反馈技术 的具有甲乙类输出级的高速运算放大器，通过引入一个前馈到输出级，极大的提高了运算 放大器的单位增益带宽，同时使运算放大器具有良好的相位裕度。同时通过在运算放大器 的同相输入端和同相输出端之间W及反相输入端和反相输出端之间分别跨接两个电容，扩 展了主运算放大器的低频带宽，并为共模反馈放大器提供米勒补偿，使共模反馈运算放大 器具有良好的稳定性。
[0059] 图1示出了本实用新型实施例提供的一种基于前馈与弱正反馈的全差分运算放大 器的结构示意图，如图1所示，该基于前馈与弱正反馈的全差分运算放大器，包括:输入级、 输出级、高速支路、共模反馈放大器、第一电容和第二电容。
[0060] 输入级，包括第一运算放大器0P1;输出级，为甲乙类输出级，包括第二运算放大器 0P2,其中0P1与0P2级联构成运算放大器的主体，在低频时提供主要的增益;共模反馈运算 放大器，包括第Ξ运算放大器0P3,用于稳定第一输出点V0P和第二输出点V0N的静态直流电 压;高速支路，包括第四运算放大器0P4，用于在该全差分运算放大器工作在高频时，为该全 差分运算放大器的输出级提供额外的电流，构成零点W抵消输出级的极点，拓展运算放大 器的带宽的同时保持了良好的相位裕度;第一电容C1跨接在该第二运算放大器0P2的同相 输入与同相输出之间，第二电容C2跨接在该第二运算放大器0P2的反相输入与反相输出之 间，第一电容C1和第二电容C2较大的提高了运算放大器的低频增益带宽，同时为共模反馈 运算放大器0P3提供米勒补偿，消除了共模振荡的问题。
[0061] 图2示出本实用新型实施例提供的一种基于前馈与弱正反馈的全差分运算放大器 的电路图，如图2所示，第一运算放大器0P1包括：
[0062] 输入晶体管，包括第十八晶体管醒18、第十九晶体管NM19,用于将输入的电压信号 转换为电流信号。电流源负载，用于为该输入晶体管提供电源负载，包括第十Ξ晶体管PM13 和第十四晶体管PM14,第十Ξ晶体管PM13的漏极与第十八晶体管NM18的漏极连接，第十四 晶体管PM14的漏极与第十九晶体管NM19的漏极连接，第十Ξ晶体管PM13的栅极与第十四晶 体管PM14的栅极连接。电流源晶体管，包括第二十晶体管醒20，其漏极与第十八晶体管醒18 和第十九晶体管NM19的源极连接，用于为第十Ξ晶体管PM13、第十四晶体管PM14、第十八晶 体管NM18、第十九晶体管NM19提供偏置电流。
[0063] 第二运算放大器0P2包括:第十晶体管PM10的漏极与第十一晶体管NM11的源极连 接，第十晶体管?110的源极与第^^一晶体管NM11的漏极连接，第二十二晶体管NM22的漏极 与第二十Ξ晶体管PM23的源极连接，第二十二晶体管醒22的漏极与第二十Ξ晶体管PM23 的源极连接，用于将输入级输出的信号进行电平移位。
[0064] 第十晶体管PM10的漏极与第八晶体管醒8的栅极连接，第二十Ξ晶体管PM23的漏 极与第二十六晶体管NM26的栅极连接，第十一晶体管NM11的漏极与第屯晶体管PM7的栅极 连接，第二十二晶体管NM22的漏极与第二十五晶体管PM25的栅极连接。
[0065] 第八晶体管NM8的漏极与第屯晶体管PM7的漏极连接，第二十六晶体管NM2 6的漏极 与第二十五晶体管PM25的漏极连接，构成了基于前馈与弱正反馈的全差分运算放大器的甲 乙类输出。
[0066] 第九晶体管PΜ 9的漏极与第十一晶体管匪11的漏极连接，用于为第^^一晶体管 醒11提供偏置电流。第十二晶体管NM12的漏极与第十晶体管PM10的漏极连接，用于为第十 晶体管?110提供偏置电流。第二十一晶体管PM21的漏极与第二十二晶体管醒22的漏极连 接，用于为第二十二晶体管NM22提供偏置电流，第二十四晶体管NM24的漏极与第二十Ξ晶 体管PM23的漏极连接，用于为第二十Ξ晶体管PM23提供偏置电流。第一晶体管PM1的漏极与 第二晶体管醒2的漏极连接，第二晶体管醒2的源极与第Ξ晶体管NM3的漏极连接，第一晶体 管PM1为第二晶体管醒巧日第Ξ晶体管醒3提供偏置电流。
[0067] 第二晶体管匪2和第Ξ晶体管匪3用于为第十一晶体管匪11与第二十二晶体管 NM22提供电压偏置。
[0068] 第六晶体管醒6的漏极与第五晶体管PM 5的漏极连接，第五晶体管PM 5的源极与第 四晶体管PM4的漏极连接，第六晶体管NM6用于为第四晶体管PM4和第五晶体管PM5提供偏置 电流。
[0069] 第四晶体管PM4和第五晶体管PM5用于为第十晶体管PM10、第二十Ξ晶体管PM23提 供电压偏置。第一电容C1，连接在第二节点V0P与第四节点V01P之间。第二电容C2,连接在第 一节点V0N与第Ξ节点V01N之间，第一电容C1与第二电容C2大小相等，用于提供弱正反馈， 有效的扩展了整个运算放大器的低频增益带宽，同时由于0P1输出端与0P2输出端的沟道长 度调制效应的存在，运算放大器保持了良好的稳定性。
[0070] 第四运算放大器0P4包括:第十五晶体管醒15的漏极接到V0N，栅极接到第十八晶 体管醒18的栅极;第十六晶体管醒16的漏极接到第二节点V0P，栅极接到第十九晶体管醒19 的栅极。第十屯晶体管NM17的漏极分别与第十五晶体管NM15和第十六晶体管NM16的源极连 接，用于为为第十五晶体管醒15和第十六晶体管醒16提供偏置电流。0P4构成了整个运算放 大器的高速支路，在高频段提供一个前馈电流抵消输出极点。
[0071] 第Ξ电阻R3与第Ξ电容C3连接，并连接到第Ξ运算放大器0P3的反相输入端，用于 对第一节点V0N的直流电压进行采样，第四电阻R4与第四电容C4连接，并连接到第Ξ运算放 大器0P3的反相输入端，用于对第二节点V0P的直流电压进行采样。参考电压VREF接到第Ξ 运算放大器0P3的同相输入端，第Ξ运算放大器0P3的输出VCMFB接到第九晶体管PM9、第十 Ξ晶体管PM13、第十四晶体管PM14、第二十一晶体管PM21的栅极，W提供偏置电压。在整个 共模反馈环路中，C3与C4起到了米勒补偿的作用。
[0072] 图3为本实施例提供的一种基于前馈与弱正反馈的全差分运算放大器的小信号模 型，整个运算放大器的直流增益为：
[0073] Αν=卵 iroi (卵 2+卵 f ):r〇2 (1)
[0074] 由于纳米级工艺的沟道调制效应，可W引入一对左半平面极点：
[0075]
[0076] 同时还引入一个左半平面零点，可W抵消一个极点，因此扩展了带宽。
[0077]
[0078] 图4示出本实用新型实施例提供的基于前馈与弱正反馈的全差分运算放大器与传 统的米勒补偿方案的频率响应对比图，虚线为传统的米勒补偿方案频率响应，实线为本实 用新型的频率响应，从对比可W看出在保证了稳定性的前提下，运算放大器的-3地带宽被 很大程度的扩展了，保持了较高的增益，运算放大器的品质因数(英文:Figure of Merit) 值在1000左右。
[0079] 实施例2
[0080] 图5示出了本实用新型另一实施例提供的一种基于前馈与弱正反馈的全差分运算 放大器的结构示意图，图5在图1的基础上加入了电阻R1、R2,包括第一电阻R1与第一电容C1 串联，并跨接在第二运算放大器0P2的同相输入与同相输出之间，第二电阻R2与第二电容C2 串联，并跨接在第二运算放大器0P2的反相输入与反相输出之间。由此，同时为主运算放大 器和共模反馈运算放大器引入了零点，改善了相位裕度。
[0081] 图6示出本实施例提供的一种基于前馈与弱正反馈的全差分运算放大器的电路 图，图6在图2的基础上加入了电阻R1、R2,包括第一电阻R1与第一电容C1串联，连接在第二 节点V0P与第四节点V01P之间，第二电阻R2与第二电容C2串联，连接在第一节点V0N与第Ξ 节点V01N之间，第一电容C1与第二电容C2大小相等，用于提供弱正反馈，通过电阻R1、R2,同 时为主运算放大器和共模反馈运算放大器引入了零点，改善了相位裕度。图5和图6其余部 分的电路连接关系和电路原理均分别与图1和图2相同，在此不再寶述。
[0082] W上，仅为本实用新型的【具体实施方式】，但本实用新型的保护范围并不局限于此， 任何熟悉本技术领域的技术人员在本实用新型掲露的技术范围内，可轻易想到变化或替 换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应W权利要求的 保护范围为准。
【主权项】
1. 一种基于前馈与弱正反馈的全差分运算放大器，其特征在于，包括： 输入级，包括第一运算放大器(0P1); 输出级，所述输出级为甲乙类输出级，包括第二运算放大器(0P2); 共模反馈运算放大器，包括第三运算放大器(0P3)，用于稳定第二节点（VOP)和第一节 点(VON)的静态直流电压； 高速支路，包括第四运算放大器(0P4)，用于在所述全差分运算放大器工作在高频时， 为所述输出级提供额外的电流，构成零点以抵消所述输出级的极点； 第一电容(C1)跨接在所述第二运算放大器(0P2)的同相输入与同相输出之间； 第二电容(C2)跨接在所述第二运算放大器(0P2)的反相输入与反相输出之间。2. 根据权利要求1所述的基于前馈与弱正反馈的全差分运算放大器，其特征在于，所述 第一运算放大器(0P1)包括： 输入晶体管，包括第十八晶体管(匪18)、第十九晶体管(NM19)，用于将输入的电压信号 转换为电流信号； 电流源负载，包括第十三晶体管（PM13)和第十四晶体管（PM14)，所述第十三晶体管 (PM13)的漏极与所述第十八晶体管(W18)的漏极连接，所述第十四晶体管(PM14)的漏极与 所述第十九晶体管(NM19)的漏极连接，所述第十三晶体管(PM13)的栅极与所述第十四晶体 管(PM14)的栅极连接； 电流源晶体管，包括第二十晶体管(匪20)，第二十晶体管(匪20)的漏极与所述第十八 晶体管(匪18)和所述第十九晶体管(匪19)的源极连接，用于为所述第十三晶体管(PM13)、 所述第十四晶体管(PM14)、所述第十八晶体管(匪18)、所述第十九晶体管(匪19)提供偏置 电流。3. 根据权利要求2所述的基于前馈与弱正反馈的全差分运算放大器，其特征在于，所述 第二运算放大器(OP2)包括： 第十晶体管(PM10)的漏极与第十一晶体管(匪11)的源极连接，所述第十晶体管(PM10) 的源极与所述第十一晶体管(匪11)的漏极连接，第二十二晶体管(NM22)的漏极与第二十三 晶体管（PM23)的源极连接，所述第二十二晶体管（NM22)的漏极与所述第二十三晶体管 (PM23)的源极连接，用于将所述输入级输出的信号进行电平移位； 所述第十晶体管(PM10)的漏极与第八晶体管(NM8)的栅极连接，所述第二十三晶体管 (PM23)的漏极与第二十六晶体管(W26)的栅极连接，所述第十一晶体管(NM11)的漏极与第 七晶体管(PM7)的栅极连接，所述第二十二晶体管(匪22)的漏极与第二十五晶体管(PM25) 的栅极连接； 所述第八晶体管(NM8)的漏极与所述第七晶体管(PM7)的漏极连接，所述第二十六晶体 管(匪26)的漏极与所述第二十五晶体管(PM25)的漏极连接，构成了所述基于前馈与弱正反 馈的全差分运算放大器的甲乙类输出； 第九晶体管（PM9)的漏极与所述第十一晶体管（NM11)的漏极连接，第十二晶体管 (匪12)的漏极与所述第十晶体管(PM10)的漏极连接;所述第九晶体管(PM9)和所述第十二 晶体管(匪12)用于为所述第十晶体管(PM10)和所述第十一晶体管(W11)提供偏置电流； 第二十一晶体管(PM21)的漏极与所述第二十二晶体管(匪22)的漏极连接，第二十四晶 体管(NM24)的漏极与所述第二十三晶体管(PM23)的漏极连接;第二^^一晶体管(PM21)和第 二十四晶体管(NM24)用于为所述第二十二晶体管(匪22)和第二十三晶体管(PM23)提供偏 置电流； 第一晶体管(PM1)的漏极与第二晶体管(匪2)的漏极连接，所述第二晶体管(匪2)的源 极与第三晶体管(匪3)的漏极连接，所述第一晶体管(PM1)为第二晶体管(匪2)和第三晶体 管(W3)提供偏置电流； 所述第二晶体管(匪2)和所述第三晶体管(匪3)用于为所述第十一晶体管(匪11)与所 述第二十二晶体管(NM22)提供电压偏置； 第六晶体管(NM6)的漏极与第五晶体管(PM5)的漏极连接，所述第五晶体管(PM5)的源 极与第四晶体管(PM4)的漏极连接，所述第六晶体管(NM6)用于为所述第四晶体管(PM4)和 所述第五晶体管(PM5)提供偏置电流； 所述第四晶体管(PM4)和所述第五晶体管(PM5)用于为第十晶体管(PM10)、第二十三晶 体管(PM23)提供电压偏置； 所述第一电容(C1)，连接在第二节点(VOP)与第四节点(V01P)之间； 所述第二电容(C2)，连接在第一节点（VON)与第三节点(V01N)之间，所述第一电容(C1) 与所述第二电容(C2)大小相等，用于提供弱正反馈。4. 根据权利要求3所述的基于前馈与弱正反馈的全差分运算放大器，其特征在于，所述 第四运算放大器(0P4)包括： 第十五晶体管(匪15)的漏极接到第一节点（VON)，栅极接到第十八晶体管(匪18)的栅 极； 第十六晶体管(匪16)的漏极接到第二节点(VOP)，栅极接到第十九晶体管(匪19)的栅 极； 第十七晶体管(匪17)的漏极分别与第十五晶体管(匪15)和第十六晶体管(匪16)的源 极连接，用于为所述第十五晶体管(NM15)和所述第十六晶体管(NM16)提供偏置电流。5. 根据权利要求4所述的基于前馈与弱正反馈的全差分运算放大器，其特征在于，还包 括： 第三电阻（R3)与第三电容（C3)连接，并连接到所述第三运算放大器(0P3)的反相输入 端，用于对第一节点(VON)的直流电压进行采样，第四电阻(R4)与第四电容(C4)连接，并连 接到所述第三运算放大器(0P3)的反相输入端，用于对第二节点（VOP)的直流电压进行采 样； 参考电压(VREF)连接到所述第三运算放大器(0P3)的同相输入端，所述第三运算放大 器(0P3)的输出（VCMFB)连接到所述第九晶体管(PM9)、所述第十三晶体管(PM13)、所述第十 四晶体管(PM14)以及所述第二十一晶体管(PM21)的栅极，以提供偏置电压。6. 根据权利要求1所述的基于前馈与弱正反馈的全差分运算放大器，其特征在于，还包 括： 第一电阻(R1)与所述第一电容(C1)串联，并跨接在所述第二运算放大器(0P2)的同相 输入与同相输出之间； 第二电阻(R2)与所述第二电容(C2)串联，并跨接在所述第二运算放大器(0P2)的反相 输入与反相输出之间。7. 根据权利要求3至5中任一项所述的基于前馈与弱正反馈的全差分运算放大器，其特 征在于，还包括： 第一电阻(R1)与所述第一电容(C1)串联，连接在第二节点(VOP)与第四节点(V01P)之 间； 第二电阻(R2)与所述第二电容(C2)串联，连接在第一节点（VON)与第三节点（V01N)之 间，所述第一电容(C1)与所述第二电容(C2)大小相等，用于提供弱正反馈。
【文档编号】H03F3/45GK205693639SQ201620181154
【公开日】2016年11月16日
【申请日】2016年3月10日 公开号201620181154.X, CN 201620181154, CN 205693639 U, CN 205693639U, CN-U-205693639, CN201620181154, CN201620181154.X, CN205693639 U, CN205693639U
【发明人】梅张雄, 傅健
【申请人】北京联盛德微电子有限责任公司
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1