具有数字滤波脉宽调制输出级的数据转换器及其方法和系统的制作方法

专利名称：具有数字滤波脉宽调制输出级的数据转换器及其方法和系统的制作方法
技术领域：
本发明总的来说涉及Δ-δ数据转换器，具体来说，本发明涉及具有数字滤波脉宽调制输出级的数据转换器及其方法和系统。
背景技术：
Δ-δ调制器在数模转换器和模数转换器(DAC和ADC)中特别有用。利用过采样技术，Δ-δ调制器可将量化噪声功率分散到过采样频带上，该频带通常比输入信号带宽大很多。此外，Δ-δ调制器通过表现为输入信号的低通滤波器和噪声的高通滤波器来进行噪声整形；从而将大部分量化噪声功率移出信号带。
典型的Δ-δ调制器包括对输入信号与负反馈求和的加法器、环路滤波器、量化器、及连接量化器的输出和加法器的反相输入的反馈环。在一阶调制器中，环路滤波器包括一个积分器或其他滤波器级，而高阶调制器中的环路滤波器具有相应数量的滤波器级的级联。高阶调制器相对低阶调制器改善了量化噪声传输特性，但随着级的增加，稳定性成为更关键的设计要素。量化器可以是一位或多位量化器。
在DAC应用(例如低频带外噪声DAC)中，连续时间输出级(例如电流加法器)将量化的调制器输出转换为相对平滑的模拟信号，它相对离散时间输出级(例如，开关电容输出级)具有许多优点。例如，在调制器输出被量化为多个等级(例如，由8位或更多位表示的64级或更多级)的DAC系统中，连续时间输出级相对容易设计和构造。此外，以多个量化等级操作的连续时间输出级相对不受波动及远频带外能量的采样问题的影响。这些优点使得连续时间输出级成为集成到大型数字芯片中的最好选择。对于更小的数据转换器和编码解码器(Codec)来说，避免高频能量的采样可简化时钟管理方案。
尽管有这些优点，连续时间输出级也有显著的缺点，例如对符号间干扰的易感性。(在这种情况下的符号间干扰或ISI通常由来自连续时间元件或来自模拟存储器的输出信号的前沿或后沿中的不对称引起，其中每个符号取决于前一个符号。)即使大量的连续时间转换元件均可利用大量量化等级对数据采样进行操作，但ISI仍然可能支配连续时间数据转换器的输出模拟流中的噪声和失真成分。虽然可用归零(RTZ)技术使ISI最小化，但RZT技术通常导致电路对于控制时钟的特性的灵敏度增加。
因此，需要一种经过改良的电路和方法，使得连续时间输出级能够应用在例如DAC的应用中，同时使ISI最小化，并减小时钟特性对电路性能的影响。

发明内容
根据一个具体实施方式
，公开了一种数模转换器，包括噪声整形调制器，用于调制输入数字数据流；多个输出元件，用于由来自调制器的调制输出流生成多个中间数据流；以及输出加法器，用于对中间数据流求和以生成输出模拟流。噪声整形调制器使输出元件的边沿跳变率平衡，以使两个选定元件的边沿跳变率近似相等。通过使元件的边沿跳变率平衡，ISI的影响被大大消除。
本发明原理的应用提供了数字数据转换器的设计和构造，尤其是DAC，其采用了对ISI和时钟变化具有最小易感性的连续时间输出元件。通常，占空比调制器接收数字输入流，并产生经过占空比调制、脉宽调制(PWM)的编码数据流。有限脉冲响应(FIR)滤波器从占空比调制流中除去PWM率的基频和谐波。通过将FIR滤波器的级与多个数模转换元件分接，可通过连续时间方式或离散时间方式生成模拟输出信号，并减少由于ISI抖动引起的失真。在一个具体的实施方式中，多个脉宽调制器级按时间交织，从而产生多个时间重叠的PWM编码数据流。这些重叠的PWM编码数据流驱动具有匹配的使用率和跳变率的多个转换元件。在交织的PWM级前面具有多个衰减频带的Δ-δ调制器可使噪声衰减，否则噪声将由于模拟级间的不匹配而被解调。在各个交织PWM级后面连接的FIR滤波器可去除由PWM过程引起的频带外能量。


为了更完整地理解本发明及其优点，下面将参考以下结合附图进行的描述，在附图中图1A是包括采用了根据本发明原理的、具有多个衰减频带和交织脉宽调制器的Δ-δ调制器的数模转换器的典型数字音频系统的高级框图；图1B是适合在如图1A所示的典型模拟入数字出FIR块中使用的典型数字入模拟出有限脉冲响应(FIR)滤波器的更详细的框图；图2A是具有4个噪声衰减频带的典型Δ-δ调制器的噪声传递函数(NTF)的增益-频率曲线图，其适合在采用4个交织脉宽调制器的图1所示的数据转换器的精选实施方式中使用；
图2B是具有对应于图2A所示的噪声衰减频带的多个NTF噪声衰减频带的Δ-δ调制器的极点和零点的z平面图；图2C～图2E是适合于产生图2B所示的极点-零点布局的典型前反馈Δ-δ调制器的框图；图3是示出用于典型4个交织脉宽调制器的如图1所示的Δ-δ调制器和脉宽调制器的典型操作的信号时序的时序图；图4是用于典型4次交织PWM和相关有限脉冲响应输出滤波器的响应的如图1所示的脉宽调制器中选出的一个的输出的增益-频率的曲线图；以及图5是采用根据本发明原理的交织噪声整形器和相应数字输出滤波器的典型数模转换器的高级操作框图。
具体实施例方式
本发明的原理及其优点可通过参考附图1～5中描述的实施方式更好地理解，附图中同样的标记指示同样的部件。
图1A是适合于说明本发明的原理的典型数模转换器系统100的高级功能框图。为了进行论述，所描述的音频应用是对来自数字音频源101(例如光盘(CD)播放器或数字通用光盘(DVD)播放器)的数字音频进行操作；然而下面描述的概念也可以用在需要进行数模转换的电路和系统的广泛领域中。在系统100中，从数字源101输出的数据是具有基本采样频率(采样率)fs的多位音频数据，并以过采样因数K进行过采样。例如，在图示实施方式中，音频流从数字音频源101输出，它具有48kHz的基本采样频率(fs)，以64倍(64x)过采样(即K＝64)。
系统100以具有多个噪声传递函数(NTF)中的衰减频带的多位噪声整形器102(例如Δ-δ调制器)为基础。噪声整形器102将在下文进一步详细描述；然而，通常NTF包括一个用于衰减信号通带中的噪声的衰减频带和用于衰减噪声的附加衰减频带，否则该噪声将在下文论述的多个脉宽调制(PWM)级实施方式中被之后的PWM级104之间的任何非零不匹配解调。
在图示实施方式中的噪声整形器102以过采样频率L·fs输出多位量化采样，其中L是噪声整形器102的过采样比。噪声整形器102的调制指数(MI)优选设置为确保满额输出量化电平不输出到后面的PWM级104。然而，在可以容许输出流中有一定程度的ISI的替换实施方式中，满额量化电平也可采用。
噪声整形器102的每个一位采样输出被1～N个交织电路103交织到一组N个并联PWM级中相对应的一个中，其中N是大于等于1的整数。在图1A中，为了论述目的示出了代表性的脉宽调制(PWM)级104a～104N。因此各个PWM级104a～104N可有效地对采样率L/N fs的输入采样进行操作。适合用作系统100的PWM级104a～104N的典型PWM级在转让给Melanson的美国专利第6,150,969号的标题为Correction of Nonlinear Output Distortion In aDelta Sigma DAC和转让给Melanson的第5,815,102号标题为DeltaSigma PWM DAC to Reduce Switching中进行了描述，两者都结合在本文中作为参考。交织电路103是示例性的电路。对于PWM级104a、104b的一个典型实施是可将它们连接至噪声整形器102，并使它们只响应来自噪声整形器102的适当采样。例如，如果N是2，PWM级104a将只响应来自噪声整流器102的偶数采样，而PWM级104b将只响应奇数采样。
在图示的系统100的实施方式中，PWM级104a～104N中的每一个都以过采样因数M及过采样频率为M·(L/N)fs的过采样时钟信号进行操作。因此每个PWM级都输出M个时钟周期长度为N/(M·L)的PWM图形，代表从交织电路103接收的每个采样的(M+1)个等级。除了信号基本频带(约为0～fs/2)中的能量之外，各个PWM级104a～104N还输出具有基频的大量能量和PWM重复率为L/N·fs的谐波。因此，每一个PWM级104a～104N后都跟着具有对应于这些谐波的衰减频带的数字入模拟出有限脉冲响应(FIR)滤波器。图1A中示出了代表性的FIR滤波器105a～105N。FIR滤波器的模拟输出在输出加法器106中求和而产生模拟输出。
通过这一系列操作，系统100确保了FIR滤波器105a～105N的所有输出元件111a～111N(将在下面论述)的使用近似相同，这是由Δ-δ噪声整形器102的多个NTF零点保证的(也将在下面论述)。在替换实施方式中，可以使用其他的技术，例如使用独立的Δ-δ调制器。此外，通过这样构造系统100，所有元件111a～111b的边沿率也近似相等。这个结果通常是由于相结合的Δ-δ调制器和脉宽调制器的固定边沿率引起的边缘效应。总的来说，这两个约束消除了造成模拟输出级中失真的大部分来源。可以在替换实施方式中使用其他用于直接使边沿率平衡的技术。作为一个实例，边沿率可以被监控，及跳变概率相应被改变。
图1B更详细地示出了数字入模拟出FIR滤波器105a～105N的典型实施方式。每个滤波器105a～105N都包括传统具有X个输出接头的FIR滤波器，例如具有简单系数的Boxcar滤波器。各个FIR滤波器105a～105N的长度(级数)大于等于来自前面的PWM级104a～104N的PWM图形的宽度，其对应于PWM重复频率的基频在滤波器输出传递函数中引入陷波(notch)。换言之，各个FIR滤波器105a～105N的长度和FIR滤波器的输出频率与FIR滤波器的输入频率的比成比例。FIR滤波器105a～105N的长度越长(例如具有更多级的FIR滤波器)，在以元件数量的增加为代价的情况下，能衰减的频带外能量将越多。使用具有相同权重的FIR滤波器105a～105N，即接头的数量等于PWM图形长度，是一种简单的显著减少频带外能量的技术。
x个滤波器接头的每一个(其中x是大于1的整数)都与电流源或类似的一位数模转换元件相连，针对各个滤波器105a～105N，示出了其中的两个111a和111x。电流源111a～111N具有简单结构，例如电压源和在恒定电流范围内工作的一个或多个晶体管或串连晶体管。电流源的输出是单端源或差分源。在图示实施方式中，当通过电流源111a～111N执行一位数模转换时，输出加法器106包括电流-电压转换器。电流可以相等(与在Boxcar滤波器中一样)，或者被不均衡加权。有利地，具有相等接头的滤波器105a～105N的Boxcar实施方式最容易实现，并适合大多数用途。
在音频系统100中，由加法器106生成的模拟输出信号在模拟滤波和放大电路块107中进行额外的传统模拟滤波和放大。耳机或扬声器108提供声频输出。
图2A和2B示出了用于4次(也就是N＝4)交织系统100的噪声整形器102的操作。如果N＝4，噪声整形器102可输出被分成4个采样流的量化采样，每一个的频率为L·fs/4。在这个例子中，噪声整形器102以过采样频率128fs输出数据采样，因而交织电路103将经过噪声整形的数据流分成4个流，每一个的频率为32fs。因此，后面的PWM级104a～104N之间的任何不匹配可在调制器频带128·fs/4、128·fs/2和128·3fs/4(分别为32fs、64fs和96fs)中对噪声进行解调。有利地，因为输出不匹配的影响被PWM上采样中的多个槽减少，因而在各个输出中使用PWM级105a～105N增加了后面DAC元件的有效匹配准确度。
如图2A所示，暴露于PWM级104a～104N之间的任何非零不匹配的噪声被包含在噪声整形器102的噪声传递函数(NTF)中频率约为32fs、64fs和96fs的3个附加衰减频带连同信号基带的噪声衰减频带一起最小化。信号带中的衰减平均值和频率32fs、64fs和96fs的衰减平均值之间的差别取决于后面PWM级104a～104N之间的不匹配。不匹配存在越多，则在32fs、64fs和96fs周围的频带中被解调的调制器噪声越多，以及在频率32fs、64fs和96fs周围的调制器NTF中需要的衰减更多。然而，频率32fs、64fs和96fs衰减的增加导致信号带中衰减的减少。(通常，图2A中x轴下方的面积必须等于在x轴上方的面积。)因此，必须在调制器输出频谱上的NTF全局噪声整形和32fs、64fs和96fs周围的局部衰减电平之间实现平衡。
需要产生在信号带中的平均衰减值和频率32fs、64fs和96fs周围的平均衰减之间具有给定差别的噪声整形器102中的NTF。需要一种噪声整形器布局，其产生一组用于设置NTF信号带衰减的极点-零点对和多组在频率32fs、64fs和96fs周围的极点。图2B示出了表征一个这样的噪声整形器的极点与零点的z平面图。在这个例子中，表征了一个11阶噪声整形器，它包括5个极点-零点对的第一组20，定义了NTF的低频(信号带)噪声衰减的形状。在图示实施方式中，极点-零点对组20包括在Butterworth位置的4个极点-零点对和一个实数极点-零点对。3个附加的极点组21、22、23分别限定了频率32fs、64fs和96fs周围的噪声衰减频带的形状。各个组20～23中的极点和零点的数量可随实施方式变化，这取决于期望的噪声成形，以及NTF信号带中的衰减电平与NTF的32fs、64fs和96fs频带中的衰减电平之间的平衡。在图2B中，32fs、64fs和96fs处的NTF零点沿着z平面中单位圆分离。在替换实施方式中，这些零点可以保持不分离(同位)状态，以减少实现噪声整形器102所需要的硬件数量。
在审且被转让的专利申请“DELTA-SIGMA MODULATIONCIRCUITS AND METHODS UTILIZING MULTIPLE NOISEATTENUATION BANDS AND DATA CONVERTERS USING THESAME”(美国序号0/191,016，律师卷号1354-CA{2836-P194US})中描述了可产生NTF中的多个衰减频带并且适合在噪声整形器102中使用的典型Δ-δ调制器(噪声整形器)布局图，其结合于本文中作为参考。例如，图2B所示的z平面极点-零点图可以通过使用图2C和2D中所示的交织调制器布局来实现，下面进行简要论述。可替换地，可以采用前馈设计，它包括5个具有1/(1-Z-1)的传递函数的滤波器级，及相关反馈回路，其在Z＝0点附近设置极点和零点，和一对具有1/(1-Z-4)的传递函数的滤波器级，及相关反馈回路，其在z平面点Z＝1、-1、j和-j周围设置极点和零点。虽然反馈布局需要更精确的系数和附加的硬件，但反馈调制器可以用于其他实施方式中。包括前馈设计的Δ-δ调制器布局的一般讨论可以在例如Norsworthy等人的Delta-Sigma Data Converters，Theory，Design andSimulation(IEEE Press，1996)中找到。
在图2C所示的典型调制器布局200中，可分别使用4组独立回路滤波器级201a～201d来实现频率fs/4(z平面点Re＝0，Im＝j)、fs/2(z平面点Re＝-1，Im＝0)和3fs/4(z平面点Re＝0，Im＝-j)上的局部噪声整形，它们的输出通过开关(SW)202及时地交织到下述主噪声整形回路209中。在图2D中更详细示出的每组独立环路滤波器级201a～201d，包括一对滤波器级203a和203b、对应的具有系数C1和C2用于设置局部极点的前馈级204a和204b、及用于设置局部零点的反馈回路205(具有延迟Z-1和增益g1)和加法器206。(根据需要的局部极点和零点的数量和位置，各个独立滤波器级201a～201d的结构可以在单滤波器级203和3个或更多滤波器级203之间变化，并包括不止一个反馈回路)。独立滤波器级201a～201d的增益级204a～204b的输出通过对应的一组开关(SW)207a～207b被交错到调制器输出加法器208中。
关于DC的(直流或0频率)(z平面点Re＝0，Im＝0)全局(基带)噪声整形的特征在于5阶主(共享)噪声整形回路209。图2E中更详细地示出了主噪声整形回路209，它包括5个全局滤波器级210a～210e和前馈到输出加法器208(参见图2C)的分别具有系数C3～C7的相关前馈级211a～211e。(根据所需要的NTF中全局极点-零点对的数量和位置的不同，全局滤波器级210a～210e的数量也可在不同实施方式之间进行变化。)所示的反馈回路212a～212b(包括增益g2和延迟Z-1)和加法器213a～213b用来从DC点(Re＝1，Im＝0)移开z平面单位圆上的全局噪声整形零点。
虽然各个PWM级105a～105N中的能量通常随时间追随输入能量(例如，输出能量的一阶积分跟随输入能量的一阶积分)时，但在PWM输出中会出现明显失真，这是因为PWM输出能量的时刻随着不同PWM图形而改变(例如，PWM输出能量的二阶或更高阶积分的值不跟随输入能量的更高阶积分的值)。特别地，给定的PWM输出图样的二阶或更高时刻的位置取决于被转换的特殊数字字和相应的图样中逻辑高和逻辑低时隙的数目，以及这些时隙在图样的时间周期上分布。每个图样中时隙的分布会受到用来产生图样的技术的影响(例如，偏右，偏左，等等)。
在图2C所示的Δ-δ调制器102中，反馈补偿块220包括在量化器214的输出上，以向二阶环路滤波器201的积分器级203a～203b(参见图2D)和/或5阶环路滤波器209的积分器级210a～210e(参见图2E)提供非线性反馈。反馈补偿块220提供的非线性反馈在所结合的美国专利6,150,969和5,815,102中被描述，它们在前面已经被引用，并结合在本文中作为参考。通常，校正因数从反馈补偿块220被反馈到Δ-δ调制器环路滤波器201a～201d和209的积分器级203a～203b和210a～210b。通过选择性地校正相应的积分器级的输入，数据进入后面PWM级105a～105N的输入的时刻被改变。进而，PWM输出的时刻被校正以减少失真，否则失真可能由随时间变化的输出能量时刻产生。例如，为了校正在给定PWM输出图形中的第二时刻中的变化，至少应将非线性校正校正因数反馈到Δ-δ调制器环路滤波器201a～201d和209的第二积分级。
回到图2C，一位量化器214和延迟元件(Z-1)215优选地产生调制器200的输出。所得输出信号被反馈到调制器输入加法器216的反相输入以闭合Δ-δ回路。通过在独立的多组滤波器级201a～201d之间进行交织，每组滤波器级201a～201d对位于调制器输入的1/4采样率fs的加法器208的输入起作用。因此，由滤波器组201a～201d设置的极点和零点被转化为图2B所示的z平面点。
继续图1所示的数据转换器100的4次交织(N＝4)的实施方式，交织电路103的4个32fs量化采样流分别被传递到4个PWM级104a～104N。在这个例子中，每个PWM级104a～104N根据256fs过采样时钟信号来执行8倍(8x)过采样(也就是，M＝8)。所得PWM编码输出脉冲流在时间上重叠，如图3所示。
图3是示出将任选数目的从噪声整形器102输出的具有128fs过采样频率一位量化采样转换为多个具有256fs过采样频率的PWM流的时序图。在图3中，来自噪声整形器102的输出的8个代表位或采样(1～8)由标记为NSOUT的迹线示出。在4次交织之后，每个PWM级104a～104N对新的频率为32fs的操作数(采样)进行操作，它们分别由标记为PWM1、PWM2、PWM3、和PWM4的互相重叠的流示出。
用于8倍过采样，每个PWM级104a～104N将以32fs过采样频率接收的各个对应采样编码到PWM编码脉冲中，这些脉冲是8周期的256fs过采样时钟信号，在图3中由标记为PWM1OUT、PWM2OUT、PWM3OUT、和PWM4OUT的流表示。例如，PWM1OUT流将噪声整形器102的输出采样1和5在由交织电路103四次交织和由对应的PWM级104a～104N 8倍过采样后，表示为PWM调制周期(脉冲)1-1～1-8和5-1～5-8。
PWM编码位流PWM1OUT、PWM2OUT、PWM3OUT、和PWM4OUT在时间上偏移256fs PWM过采样时钟的2个周期(或等于1个周期的128fs噪声整形器过采样时钟)。这些时间重叠流中的每一个对约为0～fs/2的信号基带中的能量连同重复频率32fs的谐频(例如32fs、64fs、96fs，等等)上的大量能量一起进行调制，如图4所示的输出增益与频率的曲线图的轨迹线401所示。因此，4个PWM级104a～104N中的每一个与输出FIR滤波器105a～105N相联，具有图4中轨迹线402所示的响应。特别地，各个FIR滤波器105a～105N的响应具有在32fs的谐频周围的陷波，对应于相同频率的相应PWM级104a～104N的输出响应的峰值。例如，通过使用具有简单系数的16级Boxcar FIR滤波器，可获得FIR响应402。
在具有4个数字入模拟出FIR滤波器105a～105N的实施方式中，每一个都具有16级Boxcar滤波器，64个模拟输出被提供给输出加法器106。这64个模拟输出在时间上重叠，并在使用率和跳变率(跳变密度)上匹配。结果是具有最小的ISI导致的噪声和失真的时间连续模拟输出。有利地，这样的结构使得所有DAC元件具有同样的边沿率和同样的使用占空比。这个优点使得所有失真和噪声产物的消除达到显著的程度。
本发明的原理也可在图5所示的典型Δ-δ转换器500中实施，其中N个Δ-δ调制器(噪声整形器)501a～501N在时间上交织，并且所得的解交织输出流被直接通到输出数字输入模拟输出FIR滤波器105a～105N。在图5中，L是各个噪声整形级501a～501N的过采样因数。噪声整形级501a～501N的量化数据流以大于等于噪声整形器501a～501N的过采样频率L·(K/N)fs的频率在FIR滤波器105a～105N中被转换。有利地，与前述一样，FIR滤波器105a～105N的DAC元件因而在占空比(使用)率和跳变率上匹配。
虽然根据特殊实施例描述了本发明，但是这些描述并不意味着限制理解。对于本领域的技术人员，所公开的实施方式的各种改变，以及本发明的替换实施方式，在参考本发明的说明基础上是显而易见的。本领域的技术人员可以意识到，所公开的概念和特殊实施方式可以容易地被用作改变或设计用于实现本发明同样目的的其他结构的基础。本领域的技术人员还应该意识到，这样等同的结构会脱离本发明权利要求的精神和范围。
因此，权利要求将覆盖任何落入本发明准确范围内的改变或实施方式。
权利要求
1.一种数模转换器，包括噪声整形调制器，用于调制输入数字数据流；多个输出元件，用于从来自所述调制器的调制输出流生成多个中间数据流；输出加法器，用于对所述中间数据流求和以产生输出模拟流；以及其中，所述噪声整形调制器使所述输出元件的边沿跳变率平衡，使得两个被选元件的边沿跳变率近似相等。
2.根据权利要求1所述的数模转换器，其中，所述多个输出元件包括至少8个输出元件。
3.根据权利要求1所述的数模转换器，其中，所述调制器使所述输出元件的占空比平衡，使得两个被选元件的使用近似相等。
4.一种数据转换器，包括占空比调制器，用于将具有一定频率的接收数据流转换成占空比调制数据流；以及有限脉冲响应滤波器，用于从所述占空比调制数据流中滤掉具有所述接收数据流的所述频率的谐波。
5.根据权利要求4所述的数据转换器，其中，所述有限脉冲响应滤波器在所述占空比调制数据流的重复率为零。
6.根据权利要求4所述的数据转换器，还包括多个数模转换元件，它们与所述有限脉冲响应滤波器的相应接头相连。
7.根据权利要求6所述的数据转换器，其中，所述多个数模转换元件包括连续时间转换元件。
8.根据权利要求7所述的数据转换器，其中，所述转换元件包括受控电流源。
9.根据权利要求7所述的数据转换器，其中，所述转换元件包括电阻器。
10.根据权利要求4所述的数据转换器，还包括第二占空比调制器，用于将具有一定频率的第二数据流转换成第二占空比调制数据流；以及第二有限脉冲响应滤波器，用于从所述第二占空比调制数据流中滤掉具有所述第二数据流的所述频率的谐波。
11.根据权利要求10所述的数据转换器，还包括用于合成所述第一和第二滤波器的输出的合成电路。
12.根据权利要求10所述的数据转换器，还包括解交织电路，用于将输入数据流解交织到所述接收数据流和所述第二数据流中。
13.根据权利要求12所述的数据转换器，还包括Δ-δ调制器，用于噪声整形所述输入数据流，其中，所述Δ-δ调制器具有带有多个衰减频带的噪声传递函数，用于减少暴露于所述占空比调制器和所述第二占空比调制器之间的不匹配的噪声。
14.根据权利要求4所述的数据转换器，其中，所述接收信号流由具有至少一个积分器和针对所述至少一个积分器的非线性反馈的Δ-δ调制器生成。
15.根据权利要求14所述的数据转换器，其中，所述非线性反馈校正所述占空比调制数据流的被选时刻内的变化。
16.根据权利要求15所述的数据转换器，其中，所述非线性反馈由非线性反馈操作中所选定的一个提供。
17.一种数模转换器，包括噪声整形器，用于生成第一频率的噪声整形数据流；至少一个脉宽调制器级，用于从所述噪声整形数据流生成具有所述第一频率的选定倍数的第二频率的脉宽编码数据流；输出电路，用于将所述脉宽编码数据流转换成模拟信号，所述输出电路包括有限脉冲响应滤波器，用于过滤频率大于等于所述第二频率的所述脉宽编码数据流；以及连接到所述有限脉冲响应滤波器的选定接头的多个数模转换元件，用于产生输出模拟信号。
18.根据权利要求17所述的数模转换器，其中，所述噪声整形器包括具有多个积分级和校正电路的Δ-δ调制器，用于选择性地反馈校正因数到所述积分级的选定级，其中所述的校正电路用于校正所述脉宽编码流的时刻中的变化。
19.根据权利要求17所述的数模转换器，其中，所述至少一个脉宽调制级包括多个并联脉宽调制级，其中所述数模转换器还将所述脉冲整形数据流解交织为对应于所述多个脉宽调制级的多个数据流，并且所述多个数据流中的每一个的频率与所述噪声整形数据流的频率及所述多个脉宽调制级的数量成比例。
20.根据权利要求19所述的数模转换器，其中，所述噪声整形器包括具有在输出噪声传递函数中的多个噪声衰减频带的Δ-δ调制器，用于减少暴露于所述多个脉宽调制级之间的不匹配的噪声。
21.根据权利要求17所述的数模转换器，其中，所述多个数模转换元件包括多个连续时间数模转换元件。
22.一种Δ-δ数据转换器，包括Δ-δ调制器，用于将接收到的数据量化为第一和第二量化采样；以及第一和第二交织输出元件，分别对所述第一和第二量化采样进行操作，以生成具有平衡跳变密度的第一和第二输出流。
23.根据权利要求22所述的Δ-δ转换器，其中，所述Δ-δ调制器具有多个被选择用来平衡所述第一和第二交织连续时间输出元件之间的不匹配的衰减频带传递函数。
24.根据权利要求22所述的Δ-δ数据转换器，还包括第一和第二交织脉宽调制器，用于将所述第一和第二量化采样转换成用于分别驱动所述第一和第二交织输出元件的第一和第二脉宽调制信号。
25.根据权利要求22所述的Δ-δ数据转换器，还包括具有驱动所述第一和第二输出元件的接头的数字滤波器系统。
26.根据权利要求22所述的Δ-δ数据转换器，其中，所述第一和第二输出元件包括具有将输出相加以生成输出信号的连续时间一位数模转换元件。
27.一种数据转换方法，包括将具有一定频率的数据流转换成占空比调制数据流；以及利用有限脉冲响应滤波器从所述占空比调制数据流中滤掉具有所述数据流的所述频率的谐波。
28.根据权利要求27所述的方法，还包括在将具有所述频率的所述数据流转换成具有较高时隙频率的所述占空比调制数据流之前对其进行噪声整形。
29.根据权利要求28所述的方法，其中，过滤谐波还包括滤掉频率大于等于所述时隙频率的所述占空比调制数据图样流。
30.一种数据转换器，包括第一和第二噪声整形器，在时间上进行交织以对输入数据流的相应部分进行噪声整形；以及第一和第二有限脉冲响应滤波器，用于分别过滤来自所述第一和第二噪声整形器的输出数据流。
31.根据权利要求30所述的数据转换器，还包括连接到所述第一和第二有限脉冲响应滤波器的对应接头上的第一和第二组数模转换元件。
32.根据权利要求30所述的数据转换器，其中，所述第一和第二有限脉冲响应滤波器还包括数字入模拟出有限脉冲响应滤波器。
33.根据权利要求30所述的数据转换器，其中，所述数模转换元件还包括连续时间转换元件。
34.一种数据转换器，包括信号输入；响应所述输入信号的第一和第二占空比调制信号；响应所述第一占空比信号的第一可控电流源；响应所述第二占空比信号的第二可控电流源；以及响应两个受控电流源的加法器。
全文摘要
一种数模(DAC，ADC)转换器，包括用于调制输入数字数据流的噪声整形调制器、用于从调制器的调制输出流生成多个中间数据流的多个输出元件、以及用于对中间数据流求和以生成输出模拟流的输出加法器。噪声整形调制器使输出元件的边沿跳变率平衡，使得两个被选元件的边沿跳变率近似相等。
文档编号H03M3/00GK1717870SQ200380104430
公开日2006年1月4日 申请日期2003年11月4日 优先权日2002年11月27日
发明者约翰·劳伦斯·梅兰松 申请人:塞瑞斯逻辑公司