专利名称：用于多频带开关的装置、方法和制造产品的制作方法
技术领域：
本发明涉及一种开关，具体的是一种用于无线发送和接收、在单个半导体芯片上制造的多频带(multi-band)开关。
背景技术：
传统开关器件进行操作以控制信号行进的路径。通常使用的开关器件有两种基本类型机电的和固态的。固态开关使用某种进行开关处理的半导体器件，该半导体器件可以是二极管、场效应晶体管或双极晶体管。通常，二极管开关具有低插入损耗，而晶体管组成的开关速度较快。已经在开关诸如射频(RF)的高频率信号切换中使用场效应晶体管(FET)。
FET开关处于OFF(截止)状态(高阻抗)直到将预定幅度的控制电压(饱和电压)施加于其栅极为止。当将饱和电压施加于栅极，FET切换到在其源极和漏极间的电流通路表现出非常低的电阻状态的ON(导通)状态。
虽然理论上FET开关不提供输出直到将饱和电压施加于栅极为止(这时预定的输出会在漏极提供)，但实际上在施加饱和电压前，FET会泄漏电流。而且，在达到控制栅极电压和开关处于工作中之后，在输出电压中出现谐波。电路设计者试图锐化(sharpen)FET导通点并且试图最小化输出电压谐波。同时，集成电路设计者试图尽可能地最小化芯片上(on-chip)的尺寸(realestate)而同时追求较低的控制电压。信号开关设计者还试图最小化在信号通路中的阻抗插入损耗。
在传统无线开关实践中(如无线LAN、蓝牙、CDMA、TDMA、GSM、W-CDMA等)，已经产生了以无线方式既在天线上发送出行数据又在天线上接收入行数据的需求。迄今已经使用了不同的发送器和接收器芯片来执行这些任务。只要单芯片(single-die)集成电路不受到由于芯片上发送器开关电路的共存而产生的电容的不当负载对其接收器端口(反之亦然)的不利影响，将这些功能合并到单芯片集成电路上从技术方面来说非常有利。
发明内容
本发明公开了用于多频带开关的装置、方法和制造产品。本发明的实施例包括单芯片集成电路，在其上实现具有多个发送端口的发送器开关部分和具有多个接收器端口的接收器开关部分。每个发送器和接收器端口都关联于开关拓扑，可以将其操作以将所选择的一个端口切换到天线端口，用于出行信号的发送或入行信号的接收。
将开关拓扑的至少一个安排在各级中，其中第一级最接近天线端口和最后级最接近多个发送器或接收器端口中的每一个。为了从所选择的端口通过最后级传送信号，将一个晶体管或包括几个串行晶体管的晶体管开关元件进行激励，并且该开关元件包括第一级以将所选择的端口连接到天线端口。将最后级的剩余部分以及剩余的开关拓扑去激活(deactivate)从而从天线端口隔离那些端口。在优选实施例中，在将所选择的一个接收器端口切换到天线端口时使用这些级联的级。
根据本发明的优选实施例，使用场效应晶体管来实现开关拓扑，并且最好使用绝缘栅型n沟道场效应晶体管(虽然可以为相同的目的使用其它半导体器件)。因为出行发送器信号的强度将基本上大于由连接到天线端口的天线所接收的信号，所以发送器端口开关元件具有比接收器端口开关元件大的开关晶体管。在所示实施例中，每个发送器端口开关元件包括多个串行连接的FET，从而降低了需要被施加于栅极以将栅极置于“ON”状态的饱和电压。而且，最好发送器和接收器开关元件的主信号通路晶体管是交指型FET，其中在晶体管区域中源极区指形物(finger)和漏极区指形物交错。由在其上栅极金属化的蜿蜒的沟道区域将这些交叉指状的源极和漏极区彼此隔开。
根据本发明的一个优选方面，横跨每个信号传递开关元件晶体管而放置旁路电阻器，从而锐化这些晶体管导通和关断时的电压。最好晶体管开关拓扑还包括前反馈电容器，用于功率控制和衰减不需要的谐波。可以使用分流晶体管将处于OFF状态的那些开关晶体管的栅极连接到地，从而增强未选择的端口与天线端口间的隔离。
本发明的各种实施例的主要技术优点包括提供单芯片集成电路，其用于无线信号的发送和接收而同时最小化开关元件插入损耗，并且减小这样的芯片的所切换的端口上的容性负载。
通过结合附图并参照下面详细的说明，本发明的各个方面将进一步变得清楚，在附图中相同的标号表示相同的部件，其中图1示出了对根据现有技术具有两个支路、每个支路两个串行开关、其中一个支路处于“ON”状态的传统开关的阻抗进行建模的一组电路示意图；图2示出了对根据本发明实施例的、带有一个所选择的支路处于“ON”状态的电子开关的、级联的开关的阻抗进行建模的一组电路示意图；图3示出了对图1中所示两个支路都处于“OFF”状态的电路的阻抗进行建模的一组电路示意图；图4示出了对图2所示两个支路都处于“OFF”状态的电路进行建模的一组电路示意图；图5示出了根据本发明一个实施例的、用于到和从天线端口切换多个发送器和接收器端口的单芯片集成电路的电路示意图；图6(a)-(d)是图5所示的集成电路的实施例的电路示意图；和图7是图3和4所示电路的代表拓扑布局的平面图。
具体实施例方式
图1和2是多组电路示意图，它们对根据传统实践的理论双支路开关通路的阻抗(图1)，和根据本发明实施例的所使用的级联方法的理论双支路开关通路的阻抗(图2)进行建模。在图1和2中，所示开关的一个支路11处于ON状态，以允许信号从输入端12传送到输出端14。另一支路15导向输出端16。两种拓扑都由绝缘栅型场效应晶体管(IGFET)构造。在图1中，一般由10指示的双支路开关具有第一支路11，其包括在这里被建模为阻值为R的电阻的两个FET开关13和20。另一支路15具有两个FET 17和22，它们处于具有优势结电容C的OFF状态。如在第一种简化中所述，支路11具有等效电阻2R而支路15具有等效结电容C/2。通过再一步进行简化，其可以近似为2R的总插入损耗21。
图2示出了具有相同目的的开关模式，其中信号经过如在图1的电路中出现的相同数目的晶体管或开关进行传播。但是级联的开关23具有大容量FET 19，其栅极周长两倍于(如)FET 20，因此产生R/2的ON电阻。这个FET 19代替图1中FET 13和17的支路。导通的FET 20呈现出电阻R，而截止的FET 22呈现结电容C。这个电路的第一个简化忽略FET 22的电容，保留串联的R/2和R，其小于图1电路所呈现的2R插入损耗。
图3示出图1的传统电路，但是两个支路处于OFF状态。支路11中的FET 13和20的每一个都具有结电容C，其减小为C/2。类似地，在支路15中的FET 17和22的每一个的结电容C合并为等效电容C/2。如在简化的最后级中所示，在OFF电路的输入端12上看到的阻抗为C。在图4(其为图2所示的电路，但是带有两个OFF支路)中，由大的公共(common)开关PET19所产生的结电容为2C。支路FET 20和22每一个都呈现结电容C。如在中间的示图中24所示，其缩减为每个具有值2C的、串行的、两个电容。简化的示图中28示出了其缩减为从端口12看过去的输入阻抗C。因此在OFF状态中，传统和级联方法产生相同的阻抗结果。
图5是根据本发明一个实施例的级联支路集成电路的布局示意图。可以在单个集成电路芯片或管芯100上制造这个实施例。芯片100在其外围边缘具有多个信号和控制端口/焊盘。
在所示的实施例中，沿着芯片的一侧排列发送器端口，而沿着芯片的另外一侧排列接收器端口。发送器端口包括端口Tx2和Tx1。将连接到这些端口的负载建模为100皮法的电容器。发送器开关信号线VTx1和VTx2分别与发送器端口Tx2和Tx1关联。在这个例子中的芯片的左侧还具有天线端口ANT，一个发送器端口或一个接收器端口连接到这个天线端口ANT。
在所示的实施例中，集成电路100包括单刀三掷(SP3T)开关部分102，其边界用点虚线示出。信号通路以实线示出而以虚线示出开关控制信号通路。开关部分102包括开关104，其可以由控制线VTx2操作以将发送器端口Tx1连接到天线端口ANT。由开关信号VTx2操作类似的开关106以将发送器端口Tx2连接到天线端口ANT。开关108是在级联开关系统中的第一级，并且可以由接收器开关信号VRxC操作以将接收器信号节点110连接到天线端口ANT。虽然在所示实施例中，集成电路100选择地切换两个发送器端口之一，但是本发明也可以用于具有一个或三个或更多发送器端口的实施例。
图5中所示的实施例具有四个接收器端口Rx1、Rx2、Rx3和Rx4，焊盘被沿着芯片右侧(如在此图中所示)、相对于发送器端口和天线端口放置。由单刀四掷(SP4T)开关部分112切换这些接收器端口Rx1-Rx4中所选择的一个。操作开关部分112以将四个接收器端口Rx1-Rx4中之一切换到节点110。具体地，接收器开关部分112包括开关114，其由控制电压VRx4操作以将接收器端口Rx4切换到节点110；开关116，其由控制电压VRx3操作以将接收器端口Rx3切换到节点110；开关118，其由控制电压VRx2操作以将接收器端口Rx2切换到节点110；以及开关120，其由控制电压VRx1操作以将接收器端口Rx1切换到节点110。与开关108一起操作开关114-120之一从而将接收器端口中被选择的一个连接到天线端口ANT。如同在发送端口中一样，将接收器端口Rx1-Rx4被建模为包括100皮法外部负载。使用级联方法通过两级108、112来切换天线ANT减小了接收信号受到的插入损耗的影响。在图5所示的实施例中，电路100将两个发送器端口中一个，或者四个接收器端口中的一个切换到天线端口，而同时隔离剩下的端口。发送器/接收器的数目和种类可以与所示的有所不同。当将三个或更多发送器端口中所选择的一个切换到天线端口时，应该为此安排级联的一组开关，如同在这个示出的实施例中四个接收器端口的情况一样。类似地可以将级联的开关拓扑使用在将三个或更多的接收器端口中的一个切换到天线端口的接收器端。
图6(a)-(d)为图5中所示集成电路的可能实施例的电路示意图。图6(a)为一般示意图，示出了单个FET栅极用于每个接收端口(Rx1-Rx4)的使用。图6(b)为一般示意图，示出了两个栅极用于每个接收端口的使用。图6(c)是更详细示意图，示出了旁路电阻器和前反馈电容器的使用。图6(d)是更详细示意图，示出了为前反馈电容器的集成的串行/分流的使用。
如上所讨论的，在图5中所示的单刀三掷(SP3T)开关部分102可以包括三个串行连接的信号通路场效应晶体管组104、106和108，分别负责切换发送器端口Tx1、Tx2和接收器节点110。在图6(a)-(d)中所示的实施例中，开关拓扑104和106基本上彼此相同，并且开关104将作为例子详细说明。在所示实施例中的开关104可以包括三个串行连接的场效应晶体管对140、142和144，其每一个都是串行连接的晶体管对(虽然本发明不限于此)。发送线或信号通路146可以将发送器焊盘Tx1连接到场效应晶体管对140的电流通路的第一端。对140的每个FET的栅极可以通过电阻150和152连接到电压控制线154，电压控制线154随后延伸到VTx1焊盘。前反馈电容器156可以横跨FET对140的一端和栅极进行连接。
双FET140的电流通路的第二端(将其指定为源极或漏极是任意的)可以连接到中间FET对142的电流通路的一端。类似地，FET对142的第二端可以连接到最后的FET对144的电流通路的一端。FET对144的电流通路的第二端可以连接到节点166，节点166随后可连接到天线焊盘。信号VTx1的电压控制线154可以经由并联电阻器168和170连接到双FET 142的控制电极或栅极，并且通过电阻器172和174连接到最后的双FET 144的栅极。前反馈电容器176可以从双FET 144的栅极连接到其电流通路的第二端164。完成这个开关元件的拓扑，如图6(c)-(d)中所示的实施例中示出的，旁路电阻器180可以从横跨FET对140-144进行连接，从而对FET 140、142和144的串行连接电流通路创建并行通路。
在所示实施例中，信号开关FET 140-144可以是n沟道增强型绝缘栅场效应晶体管。在这些位置可以使用其他种类或导电类型的晶体管，如双极晶体管或结型场效应晶体管。晶体管的导电类型可以不是n沟道而是p沟道，并且本发明并不受限制。在所示实施例中的晶体管可以在诸如硅或最好砷化镓的半导体层面上形成。
开关元件104可以从线146承载相对强的发送器开关信号。在所示实施例中，Tx1开关元件104可以建造在成对排列的六个串行连接的FET周围，虽然在其他的实施例中串行连接的FET的数目可以增加或减少。可以使用多个串行连接的FET来形成在所示实施例中的开关元件104、104和108，以允许开关在低控制电压(即VTx1的低压)进行操作而不需要增加外围器件或芯片尺寸。
在理论上，理想的开关不提供输出直到在栅极上获得饱和电压为止。但是，在实际中诸如开关104的开关元件并不具有准确的导通时间，而是在饱和电压被施加之前就开始导通。使用图6(c)和(d)所示的、诸如跨越所有三个串行连接的双FET 140、142、144的单个电阻器180的旁路电阻拓扑来增加开关激活的定时准确性。旁路电阻器180提供已知的阻性通路。选择比在OFF状态中的FET 140-144的电阻小、但是比在ON状态中的FET 140-144的电阻大的旁路电阻。在这个电阻值范围内选择的电阻器180的电阻允许旁路电阻器180控制流过开关元件104的电流。
当开关104处于OFF状态时，旁路电阻器180产生通过那个通路的已知的电流(实际上是已知的漏电流)。随着控制电压向饱和电压增加，FET 140-144的电阻开始减小。FET 140-144的电阻减小通常导致增加的泄漏电流或到达饱和电压之前的部分开关激活状态。但是，旁路电阻器180限制并且最好防止电流流过FET 140-144，直到这样的FET的电阻小于旁路电阻器180的电阻时的点为止。实际上，旁路电阻器180限制电流流过FET直到FET接近达到饱和电压并且接着导通。这样，旁路电阻器180通过锐化控制电压增加开关激活定时的准确性。
因为线性度不是问题，所以使用旁路电阻器180着重于增加对整个开关元件104增加激活定时的准确性而不是针对组成开关的单个FET 140、142和144。在示例实施例中，器件140-144不需要高线性度。如同这里一旦将开关激活将输出相对大的电流的情况，也最好用单个旁路电阻器180。在替代的实施例中，可以用每个跨越各个场效应晶体管140-144的多个电阻器代替电阻器180。为FET 140-144替代独立电阻器会着重于为每个独立FET 140-144增加的激活定时准确性。当FET 140-144的产生中的工艺变化导致它们的性能特性不同时，这可能非常重要。在电阻器180的位置使用独立电阻器会允许电阻值变化，从而尽管这样的工艺变化但是晶体管140-144还是会在大约相同的时间导通或关断。
在准确地导通/关断开关不如节省芯片尺寸重要的替代实施例中，可以省略旁路电阻器180(如图6(a)-(b)所示)。
最好开关元件104、106和108的每一个都包括一个或多个前反馈电容器，比如电容器156和175，如图6(c)-(d)所示。使用这些前反馈电容器减少信号失真和提高它们所关联的FET 140-144的谐波噪声降低特征和线性度。在其他实施例中，可以省略前反馈电容器156或176的一个或两个，如图6(a)-(b)所示。
可以由已知技术中的已知方法形成前反馈电容器。具体地，用它们之间合适的电介质材料，可以将在形成FET 140-144的栅极中使用的金属喷镀扩展到形成(例如)电容器156的一个电极，并且将形成信号发送线146的金属喷镀扩展到形成它的其他电极。
而在其他实施例中，基于FET的开关元件106可以在串行连接的FET数目、有没有旁路电阻器或前反馈电容器、或任何这些器件的电性取值方面与开关元件104有所不同，在所示实施例中，在控制电压VTx2的影响下切换信号通路Tx2的开关元件106与开关元件104相同。因此将不再详细说明。
开关元件108就配置而言在大部分方面类似于开关元件104和106。在所示实施例中，开关元件108包括两个串联连接的晶体管对184和186，其最好是n沟道绝缘栅场效应晶体管。双FET 186的电流通路的第一端(如漏极)连接到天线节点166。双FET 184的电流通路或通道的另一端可以连接到接收器开关节点110。
在所示的实施例中，使用并联电阻器192和194将VRxC电压控制线196连接到晶体管对186的控制电极或栅极。类似地，并联电阻器198和200将电压控制线196连接到FET对184的栅极。在图6(c)所示的实施例中，可以横跨串联连接的FET 184-186的电流通路而连接旁路电阻器204。或者，如在图6(d)中所示的，可以使用旁路电阻器204和205。
如上所述，开关部分108是接收器开关电路的第一级，第二级包括多个(例如四个)接收器信号开关晶体管114、116、118和120。这些晶体管可以包括(例如)单个FET或FET对，如在实施例中所示的。这些晶体管的电流通路的第一端(在所示实施例中，为漏极)的每个可以连接到中间节点110。沿着任何一个接收器信号/天线信号通路，双FET 184、186可以与开关晶体管120、118、116和114中之一成对，从而在信号通路中有六个晶体管。则这将在接收信号通路中的晶体管匹配于在每个发送器信号通路中的六个晶体管。在图6(a)中所示的实施例中，可以在开关部分108中包括额外的FET。
可以将FET 114的电流通路的第二端连接到用于接收器信号Rx4的焊盘。可以将FET 116的电流通路的第二端连接到接收器信号Rx3的焊盘。可以将FET 118的电流通路的第二端连接到接收器信号Rx2的焊盘。可以将FET120的电流通路的第二端连接到接收器信号Rx1的焊盘。
在所示实施例中，每个接收器开关晶体管114-120都将其关联于一组包括栅极电阻器、前反馈电容器和分流晶体管的组件。因为在所示实施例中从串联接收器开关晶体管114-120的一个到其他的任何一个的这些组件都相同，所以在这里只说明它们的一组。应该理解依照工艺和设计考虑，从接收器开关晶体管114-120中的一个到另一个，本发明仔细考虑在有或没有这些元件时的变化，和它们值的变化。
栅极电阻器228、229可以经由栅极节点226将晶体管114的每个FET的栅极连接到接收器控制信号VRx4的焊盘。通过分流晶体管230和分流电容器232的电流通路，栅极节点226还可以连接到焊盘234，焊盘234随后连接到地。分流晶体管230的栅极可以经由电阻器238连接到焊盘234。分流晶体管230最好比其所关联的信号开关晶体管114小得多，并且是耗尽型器件。可以横跨分流晶体管230的电流通路而连接旁路电阻器240从而锐化分流晶体管230的定时。
使用分流晶体管230和相关组件的一个主要原因是当接收器信号开关114处于OFF状态时，增加从接收器信号节点Rx4到节点110的隔离度。因为将相同的信号VRx4馈送入晶体管114的栅极和分流晶体管230的漏极，所以发生这种现象。控制信号VRx4的任何值都对晶体管114和分流晶体管230的操作有反面影响。比如，在选择VRx4的值以超过Rx4的所期望的信号电压减去夹断电压(pinchoff voltage)Vp(在0.7V的量级上)情况中，VRx4将导通开关晶体管114而同时关断分流晶体管230。如果VRx4的值反复到故意小于Rx4-Vp的值，则VRx4将导通开关晶体管114而同时导通分流晶体管230。这耗尽在栅极节点226上的电压并且增加节点110与Rx4端口/焊盘的隔离度。分流电容器232防止耦合了电阻的分流晶体管电流通路接地。
虽然在所示的实施例中，已经提供了单个集成电路来将四个接收器端口之一或两个发送器端口之一切换到天线端口，但是可以根据需要来改变接收器端口的数目和/或发送器端口的数目，因为和每个这样的端口一起提供的开关电路是大型模块。而且，期望提供多个串联的FET开关元件104和106，它们会将相对高电流的信号切换到出行的天线节点，最好无线发送。在另一方面，在天线上检测的信号将会较弱从而开关114-120每一个都具有单个FET。根据它们试图切换的信号的所考虑强度，开关晶体管的数目和尺寸可以变化。
图7示出了与在图5和图6(a)-(d)中所示的集成开关电路类似的集成开关电路的布局和拓扑。在102示出了用于切换发送器信号Tx1和Tx2的FET，而在112示出了接收器开关部分。串联开关FET的每一个都是高功率交指型开关晶体管，其中源极和漏极的每一个都具有多个指状物其彼此交错。通过将第一导电类型的合适掺杂物掺入具有相反导电类型的半导体衬底可以产生交指状的源极和漏极，而掺杂物可以自对准于栅极，所述栅极安置在它们之间。在所示的实施例中，将栅极蜿蜒地进行金属喷镀，但是在另外的实施例中可以替代地将栅极进行分支。当然，沟道的形状与栅极对应。
鉴于在112部分中的第二级接收器晶体管必须切换较小功率的信号，所以它们较小。该晶体管相对较小并且在所示实施例中每个晶体管只有一个、非交指型的源极和漏极区。掺杂晶体管的沟道从而成为耗尽型器件。可以用传统方式产生电阻器，诸如多晶硅线，并且可以通过调整线的长度来调整它们的值。
在操作中，能够以两个发送器模式或四个接收器模式中的任一一种来操作在所示实施例中的集成电路。如果(例如)将从焊盘Tx1发送信号，则VTx1将会高，而VTx2、VRxC、VRx2、VRx1、VRx3和VRx4将会低。这导通串联晶体管拓扑104，并且关断所有其他开关晶体管。在这种情况中，串联晶体管拓扑104将产生相对低的电阻给其他的结电容和插入损耗，电路的OFF支路对感应阻抗影响很小。
如果将接收特定的信号(如，将出现在Rx3上的一个信号)，则控制信号VTx1、VTx2、VRx1、VRx2和VRx4将会低。控制信号VRx3和VRxC将会高，导通晶体管拓扑108和晶体管116。导通的晶体管108、116将产生相对小的电阻量给总信号插入损耗；忽略由OFF支路所产生的相对高的结电容。因此，级联的电路拓扑展示比传统非级联拓扑低的信号插入损耗。
总之，示出和说明了可以用于向和从天线来切换多个无线信号的单芯片集成电路。所说明的IC以级联拓扑安排其开关FET从而减小在所切换的信号的强度中的插入损耗。根据本发明实施例的集成电路对于在CDMA、w-CDMA、IEEE 802.11、蓝牙和类似的无线协议中的开关信号非常有用，并且与单独处理发送和接收的芯片相比节省空间。
虽然已经在附图中示出了本发明的优选实施例并且在上面进行了详细说明，但是本发明只受限于所附权利要求书的范围和要旨而并不受限于上述内容。
权利要求
1.一种单芯片集成电路，用于在多个发送端口和多个接收器端口之中进行切换，该单芯片集成电路包括具有多个发送端口的发送器开关部分，可以操作发送器控制电路来将所选择的多个发送端口之一切换到传输节点；和具有多个接收器端口的接收器开关部分，可以操作接收器控制电路来将所选择的多个接收器端口之一切换到传输节点。
2.根据权利要求1所述的集成电路，其中接收器开关部分包括至少两个级联的级，可以控制第一级联的级来将传输节点切换到接收器节点，可以控制第二级联的级将接收器节点切换到多个接收器端口中所选择的一个。
3.根据权利要求1所述的集成电路，还包括耦合到传输节点的天线端口。
4.根据权利要求1所述的集成电路，其中，对于每个发送端口，发送器开关部分包括可以被操作来将最后的所述发送端口耦合到传输节点的串联场效应晶体管FET开关拓扑。
5.根据权利要求4所述的集成电路，其中每个串联FET开关拓扑包括多个FET，其具有彼此串行耦合的电流通路。
6.根据权利要求5所述的集成电路，其中每个串联FET开关拓扑包括FET中的第一个FET，接近于相应的发送端口，第一FET具有带有耦合到发送端口和一栅极的第一端的电流通路、耦合在所述第一端和所耦合的栅极之间的前反馈电容器、以及一栅极。
7.根据权利要求5所述的集成电路，其中每个FET开关拓扑包括具有电流通路和栅极的最后FET、耦合到传输节点的电流通路的第一端、从栅极耦合到所述电流通路的第一端的前反馈电容器。
8.根据权利要求5所述的集成电路，其中，对于FET开关拓扑的至少一个，横跨多个FET的至少两个电流通路将旁路电阻器进行耦合。
9.根据权利要求4所述的集成电路，其中至少一个FET开关拓扑包括至少一个FET，该FET具有多个连接的源极区域与多个连接的漏极区域指状交叉、形成以缠绕在源极区域和漏极区域之间的蜿蜒的栅极。
10.一种用于无线通信的单芯片多频带开关，包括天线端口；多个发送器端口，对于每个发送器端口可以操作开关拓扑将最后的所述发送器端口切换到天线端口；和多个接收器端口，对于每个接收器端口可以操作开关拓扑将最后的所述接收器端口切换到天线端口。
11.根据权利要求7所述的开关，其中至少一个开关拓扑包括多个串联的场效应晶体管，所述至少一个开关拓扑的控制信号控制所述至少一个开关拓扑以从天线端口选择地连接或隔离各个发送器或接收器端口。
12.根据权利要求7所述的开关，其中至少一个开关拓扑包括至少一个交指型场效应晶体管，该交指型场效应晶体管具有多个拉长的连接的漏极区域、与漏极区域指状交叉的多个拉长的连接的源极区域、将漏极区域从源极区域分开的拉长的蜿蜒沟道区域、以及在沟道区域上面的栅极从而在ON和OFF状态之间开关交指型场效应晶体管。
13.根据权利要求7所述的开关，其中所述芯片具有一区域，发送器端口开关拓扑占据一基本上比接收器端口开关拓扑大的芯片区域。
14.根据权利要求7所述的开关，还包括至少一个多级开关拓扑，该多级开关拓扑的第一级选择地从该多级开关拓扑连接或隔离天线端口，该多级开关拓扑的最后级选择地从该多级开关拓扑连接或隔离多个其他端口。
15.根据权利要求11所述的开关，其中所述其他端口是接收器端口。
16.根据权利要求12所述的开关，其中对于每个接收器端口，所述最后级包括信号通路FET，其具有可以被控制来将接收器端口连接到中间节点的电流通路，可以操作所述第一级以将中间节点连接到天线端口。
17.根据权利要求16所述的开关，其中每个所述信号通路FET具有被施加控制信号的栅极、具有耦合到所述栅极的一漏极的分流FET、耦合到地的源极，并且可以被操作来在信号通路FET处于OFF状态时增强接收器端口对中间节点的隔离度。
18.一种单芯片发送器/接收器集成开关电路，包括多个发送器端口；多个接收器端口；至少一个天线端口；多个集成电路开关元件，其可以被控制来将发送器端口之一或接收器端口之一连接到天线端口而同时将剩下的那些发送器和接收器端口与天线端口隔离，多个发送器端口和多个接收器端口二者中至少之一在数目上为至少三个，至少一些集成电路开关元件以级联方式排列从而减小信号插入损耗。
19.根据权利要求14所述的集成开关电路，其中至少有三个接收器端口，将任何一个接收器端口选择地切换以通过集成电路开关元件的至少两个级联的级而连接到天线端口。
20.根据权利要求14所述的集成开关电路，其中集成电路开关元件为场效应晶体管。
21.一种将多个接收器和多个发送器之一切换到接收器/发送器天线的方法，该方法包括步骤将每个发送器连接到形成在单个集成电路芯片上的多个发送器端口的相应一个；将每个接收器连接到形成在芯片上的多个接收器端口的相应一个；控制每个与发送器和接收器端口中相应一个关联的多个开关拓扑的所选择的一个以将发送器和接收器端口的相应选择的一个连接到形成在芯片上的天线端口；和控制其他开关拓扑以将其他的发送器和接收器端口与天线端口隔离。
22.根据权利要求17所述的方法，还包括步骤将至少一些开关拓扑排列成级联的级，所述级联的级包括耦合到天线端口的第一级和耦合到多个发送器或接收器端口的最后级；通过导通第一级将最后的所述发送器或接收器端口的选择的一个连接到天线端口，并且导通与最后的所述发送器和接收器的所述选择的一个关联的开关，其中最后的所述开关是最后级的一部分；和关断在最后级中的其他开关和剩下的开关拓扑。
23.根据权利要求18所述的方法，其中控制开关拓扑所选择的一个的所述步骤包括将多个串联开关晶体管切换到ON状态的步骤。
24.根据权利要求21所述的方法，还包括步骤将至少一个信号通路晶体管切换到ON状态以通过信号通路晶体管的电流通路从关联的接收器或发送器端口之一传递信号；将具有与信号通路晶体管的栅极连接的漏极的分流晶体管关断以使所述栅极与地隔离；对于至少一个非选择的接收器或发送器端口，将关联的信号通路晶体管切换到OFF状态；和对于所述至少一个非选择的接收器或发送器端口，将关联的分流晶体管导通，该关联的分流晶体管具有与所述关联的信号通路晶体管的栅极连接的漏极，从而最后的所述栅极耦合到地并且增强非选择的接收器或发送器端口的隔离度。
全文摘要
本发明提供了多频带开关，其具有带有多个发送端口(Tx1、Tx2)的发送器开关部分和带有多个接收器端口(Rx1－Rx4)的接收器开关部分。每个都具有关联的开关拓扑以将一个端口切换到天线端口。开关拓扑可以使用串行连接的、诸如绝缘栅型n沟道FET的多个FET，其中发送器端口开关元件可以具有比接收器端口开关元件大的开关晶体管。发送器和接收器开关元件的主要信号通路晶体管是交指型FET，其中在晶体管区域内源极区域指状物和漏极区域指状物交错。可以由其上是栅极金属喷镀的、蜿蜒的沟道区域将这些交指状源极和漏极区域彼此分开。
文档编号H03K17/693GK1745517SQ200380109340
公开日2006年3月8日 申请日期2003年12月17日 优先权日2002年12月17日
发明者马克·F·凯尔库斯, 克里斯托弗·N·布林德尔 申请人:M/A-Com公司