专利名称：随机数生成元件的制作方法
技术领域：
本发明涉及随机数生成元件，特别是涉及能够用于为了保护信息安全而生成密码等的随机数生成元件。
背景技术：
作为生成用于信息安全或信息保护的密码钥匙所必需的随机数，较多情况下使用简单生成的伪随机数。但是，为了更高度的安全保护，需要使用不能破译密码的本征随机数。要产生本征随机数，可以利用物理现象的随机噪声。
作为使用了物理现象的随机数生成元件，可例举出将流过肖特基二极管的电流中的热噪声的随机噪声数字化后生成随机数。向滤波器通肖特基二极管电流，除去直流分量后放大，使随机噪声的分量比率增加。在使用了触发器的振荡电路中使该放大后的随机噪声振荡，用更快周期的时钟，对随着电流波动而波动的周期变化计数，进行数字化后生成随机数列。由于能利用物理现象生成接近于本征随机数的随机数，所以比利用伪随机数的信息保护的安全性高。
对此，本发明人公开了通过利用电子的隧道效应，可生成本征随机数的随机数生成元件(专利文献1)。
专利文献1日本特开2003-108364号公报发明内容在生成信息保护用的随机数时，需要1Mbit/s(每秒兆位)以上(“以上”即“≥”，全文同)的生成速率。但是，在利用了流过肖特基二极管的电流中的热噪声而产生的随机噪声的随机数生成元件的情况下，1MHz以上的随机噪声分量仅有10-5％左右。因此，需要放大105倍左右，从而存在随机数的本征度劣化，由于放大电路而装置整体大型化的问题。
本发明基于有关课题的认识，其目的在于提供一种不使用放大电路，也能实现1Mbit/s以上的随机数生成速率的随机数生成元件。
为了达到上述目的，根据本发明，提供一种随机数生成元件，其特征在于，具有源极区域；漏极区域；半导体沟道，其设置在上述源极区域与上述漏极区域之间，具有宽度W和长度L的关系为W≤(π/10(μm2))/L的细线部；硅氮化膜，其设置在上述半导体沟道的上面，厚度在1.2nm以下(“以下”即“≤”，全文同)；导电性微粒群，其隔着上述硅氮化膜按2.5×1011cm-2以上的面密度设置在上述细线部的上面，包含11个以上的导电性微粒，所述导电性微粒可隔着上述硅氮化膜与上述半导体沟道之间进行电子的充放电，且上述导电性微粒群的面密度Ddot、平均粒径d、上述细线部的宽度W、上述硅氮化膜的厚度T，满足(Ddot×d4/3×exp(-T/0.189nm)/W)≥40(μm-5/3)。
或者，根据本发明，提供一种随机数生成元件，其特征在于，具有源极区域；漏极区域；半导体沟道，其设置在上述源极区域与上述漏极区域之间，具有宽度W和长度L的关系为W≤(π/10(μm2))/L的细线部；氧化铪膜，其设置在上述半导体沟道的上面，厚度在1.35nm以下；导电性微粒群，其隔着上述氧化铪膜，按2.5×1011cm-2以上的面密度设置在上述细线部的上面，包含7个以上的导电性微粒，所述导电性微粒可隔着上述铪膜与上述半导体沟道之间进行电子的充放电，且上述导电性微粒群的面密度Ddot、平均粒径d、上述细线部的宽度W、上述氧化铪膜的厚度T，满足(Ddot×d4/3×exp(-T/0.218nm)/W)≥40(μm-5/3)。
或者，根据本发明，提供一种随机数生成元件，其特征在于，具有源极区域；漏极区域；半导体沟道，其设置在上述源极区域与上述漏极区域之间，具有宽度W和长度L的关系为W≤(π/10(μm2))/L的细线部；氧化铈膜，其设置在上述半导体沟道的上面，厚度在2nm以下；导电性微粒群，其隔着上述氧化铈膜，按2.5×1011cm-2以上的面密度设置在上述细线部的上面，包含2个以上的导电性微粒，所述导电性微粒可隔着上述氧化铈膜与上述半导体沟道之间进行电子的充放电，且上述导电性微粒群的面密度Ddot、平均粒径d、上述细线部的宽度W、上述氧化铈膜的厚度T，满足(Ddot×d4/3×exp(-T/0.845nm)/W)≥40(μm-5/3)。
或者，根据本发明，提供一种随机数生成元件，其特征在于，具有源极区域；漏极区域；半导体沟道，其设置在上述源极区域与上述漏极区域之间，具有宽度W和长度L的关系为W≤(π/10(μm2))/L的细线部；硅氧化膜，其设置在上述半导体沟道的上面，厚度在0.92nm以下；导电性微粒群，其隔着上述硅氧化膜，按2.5×1011cm-2以上的面密度设置在上述细线部的上面，包含20个以上的导电性微粒，所述导电性微粒可隔着上述硅氧化膜与上述半导体沟道之间进行电子的充放电，且上述导电性微粒群的面密度Ddot、平均粒径d、上述细线部的宽度W、上述硅氧化膜的厚度T，满足(Ddot×d4/3×exp(-T/0.152nm)/W)≥4(μm-5/3)。
或者，根据本发明，提供一种随机数生成元件，其特征在于，具有源极区域；漏极区域；半导体沟道，其设置在上述源极区域与上述漏极区域之间，具有宽度W和长度L的关系为W≤(π/10(μm2))/L的细线部；硅氮化膜，其设置在上述半导体沟道的上面，厚度在1.2nm以下；导电性微粒群，其隔着上述硅氮化膜，按2.5×1011cm-2以上的面密度设置在上述细线部的上面，包含11个以上的导电性微粒，所述导电性微粒可隔着上述硅氮化膜与上述半导体沟道之间进行电子的充放电，且上述导电性微粒群的面密度Ddot、平均粒径d、上述细线部的宽度W、上述硅氮化膜的厚度T，满足(Ddot×d4/3×exp(-T/0.189nm)/W)≥4(μm-5/3)。
或者，根据本发明，提供一种随机数生成元件，其特征在于，具有源极区域；漏极区域；半导体沟道，其设置在上述源极区域与上述漏极区域之间，具有宽度W和长度L的关系为W≤(π/10(μm2))/L的细线部；氧化铪膜，其设置在上述半导体沟道的上面，厚度在1.35nm以下；导电性微粒群，其隔着上述氧化铪膜，按2.5×1011cm-2以上的面密度设置在上述细线部的上面，包含7个以上的导电性微粒，所述导电性微粒可隔着上述铪膜与上述半导体沟道之间进行电子的充放电，且上述导电性微粒群的面密度Ddot、平均粒径d、上述细线部的宽度W、上述氧化铪膜的厚度T，满足(Ddot×d4/3×exp(-T/0.218nm)/W)≥4(μm-5/3)。
或者，根据本发明，提供一种随机数生成元件，其特征在于，具有源极区域；漏极区域；半导体沟道，其设置在上述源极区域与上述漏极区域之间，具有宽度W和长度L的关系为W≤(π/10(μm2))/L的细线部；氧化铈膜，其设置在上述半导体沟道的上面，厚度在2nm以下；导电性微粒群，其隔着上述氧化铈膜，按2.5×1011cm-2以上的面密度设置在上述细线部的上面，包含2个以上的导电性微粒，所述导电性微粒可隔着上述氧化铈膜与上述半导体沟道之间进行电子的充放电，上述导电性微粒群的面密度Ddot、平均粒径d、上述细线部的宽度W、上述化铈膜的厚度T，满足(Ddot×d4/3×exp(-T/0.845nm)/W)≥4(μm-5/3)。
或者，根据本发明，提供一种随机数生成元件，其特征在于，具有源极区域；漏极区域；半导体沟道，其设置在上述源极区域与上述漏极区域之间，具有宽度W和长度L的关系为W≤(π/10(μm2))/L的细线部；隧道绝缘膜，其设置在上述半导体沟道的上面；导电性微粒群，其隔着上述隧道绝缘膜，按2.5×1011cm-2以上的面密度设置在上述半导体沟道的上面，包含多个导电性微粒，所述导电性微粒可隔着上述隧道绝缘膜与上述半导体沟道之间进行电子的充放电，上述导电性微粒群的面密度Ddot、平均粒径d、上述细线部的宽度W、上述隧道绝缘膜的厚度T，以及将上述隧道绝缘膜的能量势垒的高度设为H，将普朗克常数设为h，将基本电荷设为q，将通过了上述隧道绝缘膜的隧道的有效质量设为m，将上述隧道绝缘膜的介电常数设为ε时，则满足LWDdot≥exp(0.3nm×(4π(2mH)1/2/h))(q/4πεT)≤26meVexp(-8πT(2mH)1/2/3h)≥1/12560和(Ddot×d4/3/W)×exp(-8πT(2mH)1/2/3h)≥40(μm-5/3)。
或者，根据本发明，提供一种随机数生成元件，其特征在于，具有源极区域；漏极区域；半导体沟道，其设置在上述源极区域与上述漏极区域之间，具有宽度W和长度L的关系为W≤(π/10(μm2))/L的细线部；隧道绝缘膜，其设置在上述半导体沟道的上面；导电性微粒群，其隔着上述隧道绝缘膜，按2.5×1011cm-2以上的面密度设置在上述半导体沟道的上面，包含多个导电性微粒，所述导电性微粒可隔着上述隧道绝缘膜与上述半导体沟道之间进行电子的充放电，上述导电性微粒群的面密度Ddot、平均粒径d、上述细线部的宽度W、上述隧道绝缘膜的厚度T，以及将上述隧道绝缘膜的能量势垒的高度设为H，将普朗克常数设为h，将基本电荷设为q，将通过了上述隧道绝缘膜的隧道的有效质量设为m，将上述隧道绝缘膜的介电常数设为ε时，则满足LWDdot≥exp(0.3nm×(4π(2mH)1/2/h))
(q/4πεT)≤26meVexp(-8πT(2mH)1/2/3h)≥1/12560和(Ddot×d4/3/W)×exp(-8πT(2mH)1/2/3h)≥4(μm-5/3)。
在此，在上述任一项的随机数生成元件中，上述导电性微粒群的平均粒径d都在5nm以上、20nm以下。
此外，上述导电性微粒可以由Si微晶构成。
此外，上述导电性微粒也可以由金属微粒构成。
根据本发明，由于能够具有0.1％以上的1MHz的随机噪声振荡分量，因此，在使使用了触发器的振荡电路进行振荡，用更快周期的时钟计数周期的波动并进行数字化时，若使其原样1MHz振荡，则1μs的周期中的波动分量就等于0.1％的1ns以上，因此，若用高速环形振荡器等，用1GHz的高速时钟进行计数，即使没有放大电路，也能按1Mbit/s以上的生成速率生成使用了物理现象的本征随机数。
图1是本发明的实施方式涉及的随机数生成元件的剖面图。
图2是示出本发明的实施方式的随机数生成元件的沟道部的平面透视图。
图3(a)～(d)是示出本发明的第一实施例的随机数生成元件的制造工序的工序图。
图4是关于发明人实际制成的、SOI基板上的包含宽度W＝0.1μm、长度L＝0.5μm的细线部的沟道、平均粒径8nm的Si微晶粒群的面密度2.5×1011cm-2、隧道氧化膜0.8nm的随机数生成元件，示出了固定偏压下的电流波动的实验结果的图表。
图5是示出与图4的电流波动相对应的傅立叶特性的图表。
图6是示出在这些随机数生成元件中，100赫兹的傅立叶系数与沟道细线部的宽度W的关系的图表。
图7是示出在这些随机数生成元件中，傅立叶系数与Si微粒的面密度Ddot的关系的图表。
图8是示出在这些随机数生成元件中，傅立叶系数与隧道绝缘膜的厚度T(nm)的关系的图表。
图9(a)～(d)是示出本发明的第二实施例的随机数生成元件的制造工序的工序图。
图10(a)～(d)是示出本发明的第三实施例的随机数生成元件的制造工序的工序图。
图11(a)～(d)是示出本发明的第四实施例的随机数生成元件的制造工序的工序图。
图12比较了基于W＝0.3μm，Ddot＝2.5×1011cm-2，Rt(沟道硅氧化膜0.9nm)的体(bulk)基板与SOI基板中的实验结果的图表。
图13(a)～(d)是示出本发明的第五实施例的随机数生成元件的制造工序的工序图。
图14(a)～(d)是示出本发明的第六实施例的随机数生成元件的制造工序的工序图。
图15(a)～(d)是示出本发明的第七实施例的随机数生成元件的制造工序的工序图。
附图标记的说明11、91、111、121、131 p型硅基板沟道21、71、81硅SOI基板沟道12 隧道绝缘膜92 隧道绝缘膜(氧化硅SiO2)22、112 隧道绝缘膜氮化硅(Si3N4)72、122 隧道绝缘膜氧化铪(HfO2)82、132 隧道绝缘膜氧化铈(CeO2)13、23、73、83、93、113、123、133 控制氧化膜14、24、74、84、94、114、124、134 n+型多晶硅栅电极15、25、75、85、95、115、125、135 源漏极扩散层16、26、76、86、96、116、126、136 Si微晶粒(微粒)具体实施方式
以下，参照附图，对本发明的实施方式进行说明。
图1是本发明的实施方式涉及的随机数生成元件的剖面图。
此外，图2是示出该随机数生成元件的沟道部的平面透视图。图1是图2的A-A线剖面图。
即，本实施方式的随机数生成元件具有形成在硅基板表面上的源漏极扩散层15和形成在它们之间的沟道11。如图2所示，沟道11具有宽W、长L的缩小的细线部。这些沟道11和源漏极扩散层15被元件分离绝缘层200适当地绝缘分离。
在沟道11的上面形成隧道绝缘膜12，在它上面形成着多个导电性微粒，例如硅(Si)微晶粒16。然后，在这些晶粒16的上面层叠着控制氧化膜13和n+型多晶硅栅电极14。
即，本实施方式的随机数生成元件具有MOSFET金属-氧化物半导体场效应晶体管)型的结构，在半导体沟道11之间，隔着非常薄的隧道绝缘膜12，设置了许多可电子充放电的导电性微粒16。
在该结构的随机数生成元件中，若使沟道11的宽度W变窄，增大导电性微粒16的面密度Ddot，并且减小沟道11与导电性微粒16之间的隧道电阻Rt，就能够使1MHz的随机噪声分量成为0.1％以上。
即，由于沟道11与导电性微粒16之间仅夹着非常薄的隧道绝缘膜12，因此，由热波动引起随机电子的进出。这样，就在流经沟道11的漏电流中产生随机噪声。通过减小沟道11的宽度W，由于进入到导电性微粒16中的基本电荷对电流的影响变大，从而能够增大随机噪声。
此外，通过增大导电性微粒16的面密度Ddot，能够产生更多的随机振动，增大随机噪声。
另外，若降低沟道11与导电性微粒16之间的隧道电阻Rt，使得电子的进出能更高速，也能得到更高速的随机噪声。
可以基于实验数据等，确定1MHz的分量在0.1％以上的宽度W、面密度Ddot和隧道电阻Rt的范围。若能够生成1MHz以上的分量占0.1％以上的随机噪声，在触发器电路中进行1MHz振荡时，1μs(微秒)的周期中的波动分量就等于它的0.1％即1ns(毫微秒)以上。这样，若用环形振荡器等，按1GHz(千兆赫)的高速时钟进行计数后进行数字化，即使没有放大电路，也能以1Mbit/s以上生成使用了物理现象的随机数。作为其结果，就能用极小型的电路结构生成本征随机数。
以下，参照本发明人实施的实施例，对本发明的实施方式进一步详细地说明。
(第一实施例)首先，作为本发明的第一实施例，对在SOI(Silicon on insulator即，在绝缘体上生长硅)基板的上面形成了由氮化物构成的隧道绝缘膜的随机数生成元件进行说明。
图3(a)～(d)是示出本发明的第一实施例的随机数生成元件的制造工序的工序图。
首先，如图3(a)中的平面图所示，利用使用了EB(电子束)或X射线的光刻，在SOI基板21的上面，制成宽度W为0.01μm、长度L为0.5μm的沟道细线部图形。
接着，如图3(b)中的剖面图所示，形成隧道绝缘膜22和导电性微粒26。即，利用使用了NH3的热氮化来氮化表面，形成厚度T＝0.8nm的热氮化膜22，利用LPCVD(减压化学气相沉积)，按1.7×1012cm-2的面密度，在其上面形成平均粒径8nm左右的Si微晶群26。这时，可以利用CVD的时间来调整微粒26的粒径，利用温度、原料气体流量和CVD次数来调整面密度。
接着，如图3(c)中的剖面图和图3(d)中的平面透视图所示，利用LPCVD形成厚度10nm的控制氧化膜23，并用CVD沉积成为栅电极的厚度200nm的n+型多晶硅层24。
然后，构图形成栅电极24。之后，按剂量1×1015cm-2、入射能量15KeV注入磷(P)，利用1000℃和20秒的退火，形成成为源漏极的n+型层25。
利用以上的工序，该随机数生成元件就能产生1MHz的振动分量占0.1％以上的随机噪声。以下说明本实施例的随机数生成元件按0.1％以上的比率包含1MHz的随机振动分量的理由。
图4是关于发明人实际制成的、SOI基板上的包含宽度W＝0.1μm、长度L＝0.5μm的细线部的沟道、平均粒径8nm的Si微晶粒群的面密度2.5×1011cm-2、隧道氧化膜厚0.8nm的随机数生成元件，示出了固定偏压下的电流波动的实验结果的图表。
此外，图5是示出与图4的电流波动相对应的傅立叶特性的图表。
从图4可知，本实施例的随机数机生成元件的电流波动分量是电流全体的10％。然后，如图5所示，在5kHz的周围实现了相当于它的1/100的0.1％。
本发明人同样地在SOI基板上制成了改变结构参数的随机数生成元件后，调查了它们的特性。
图6是示出在这些随机数生成元件中，100赫兹的傅立叶系数与沟道细线部的宽度W的关系的图表。从该图可知，随机噪声在宽度W≤0.3μm的范围内与1/W成比例。
此外，图7示出在这些随机数生成元件中，傅立叶系数与Si微粒的面密度Ddot的关系的图表。从该图可知，随机噪声在Ddot≥2.5×1011cm-2的范围内与Ddot成比例。
图8是示出在这些随机数生成元件中，傅立叶系数与隧道绝缘膜的厚度T(nm)的关系的图表。从该图可知，随机噪声对于隧道氧化膜厚度T≤1.3nm的薄膜化与10-T/0.33成比例。与这些实施例有关的数据是本发明人利用实验独自发现的结果。
隧道电阻Rt相对于隧道绝缘膜的厚度T、隧道势垒的高度H(即，从沟道半导体的传导带端与隧道绝缘膜的传导带端的真空等级看到的能量差)，按照exp(4πT(2mH)1/2/h)呈指数函数地变化。在此，m是直接隧道的有效质量，π是圆周率，h是普朗克常数。直接隧道的有效质量m是隧道绝缘膜的传导带有效质量(若是硅氧化膜，就是电子静止质量的0.5倍左右)和沟道半导体的传导带有效质量(若是硅，就是电子静止质量的0.19倍)之间的值，接近于成为容易直接隧道的状况的沟道半导体的传导带端有效质量。非常容易直接隧道的状况下的有效质量是电子静止质量的0.3倍左右(例如，参照T.Yoshida等，Jpn.J.Appl.Phys.Vol.31(1995)L903)。
在本发明中，以高频的噪声生成为目标，它容易实现容易直接隧道。直接隧道的有效质量考虑为电子静止质量的0.3倍。由于在氧化膜中H＝3.1eV，因此，在将隧道氧化膜的厚度表示为T(nm)时，隧道电阻Rt与10T/0.23成比例地变化。从图6的结果可知，随机噪声与Rt-2/3大致成比例。
在此，从第一实施例来看，与得到了图4和图5中示出的结果的元件相比，W＝0.01μm时1/W就等于10倍，Ddot＝1.7×1012cm-2时就等于6.8倍。此外，由于将隧道势垒低的H＝2eV左右的SiN作为隧道绝缘膜，因此，根据上述的指数函数关系，Rt-2/3就大概等于3倍。由于随机噪声与1/W、Ddot、Rt-2/3成比例，所以加在一起等于200倍。由此，第一实施例就在5kHz的200倍的1MHz的地方包含0.1％的噪声分量。
在第一实施例中，分别将W(μm)、Ddot(×1012cm-2)、平均粒径d(nm)和T(nm)设为0.01、1.7、8、0.8。但是，本发明不限定于这些特定的参数。即，沟道22与微粒26之间的电阻Rt与exp(4πT(2mH)1/2/h)成比例，与微粒26的截面积(π/4)d2成反比。这样，若特殊考虑Rt-2/3与d4/3exp(-8πT(2mH)1/2/3h)成比例这一点，则若Ddot×d4/3exp(-T/0.189nm)/W≥(1.7×84/3/0.01)exp(-0.8/0.189)(1012cm-2·nm4/3/μm)＝40(μm-5/3)，即使在作为W、Ddot、d、T具有其他值的随机数生成元件中，只要是隧道绝缘膜中具有薄膜氮化膜的细线MOSFET，就也能够包含0.1％以上的1MHz。
此外，在第一实施例中，在氮化膜形成中采用了热氮工艺，但也可以使用CVD等其他方法。也可以取代硅氮化膜22，使用具有相同的隧道势垒高度H＝2eV的其他绝缘体材料。此外，作为导电性微粒26，使用了Si毫微微晶，但也可以使用由其他的导电性材料构成的微粒。半导体微粒26在位置上也可以规则地排列。控制氧化膜23可以是与隧道绝缘膜22相同的材料，也可以是其他的绝缘体材料。此外，在沟道21的一部分中具有细线部，但即使沟道整体都具有细线，也能得到相同效果。
再有，在图2和图3(a)中，细线部没形成为严密的长方形状。这是因为考虑到即使形成直角的图形，实际上角也变弯，图中示出了现实中的沟道细线部形状，具有严密的长方形状的细线部的随机数生成元件也包括在本发明的范围内。
(第二实施例)下面，作为本发明的第二实施例，对在SOI基板的上面形成了由氧化铪(HfO2)构成的隧道绝缘膜的随机数生成元件进行说明。
图9(a)～(d)是示出本实施例的随机数生成元件的制造工序的工序图。
首先，如图9(a)中示出的平面图所示，在SOI基板71的上面，利用使用了EB或X射线的光刻，制成宽度0.015μm、长度0.5μm的沟道细线部图形。接着，将铪(Hf)作为靶，利用包含氧的气氛中的溅射，形成T＝0.8nm的氧化铪(HfO2)膜72，在其上面，按1.5×1012cm-2的面密度，用LPCVD形成平均粒径8nm左右的Si微晶群76(图9(b))。这时，可以利用CVD时间来调整微粒76的粒径，用温度、原料气体流量和CVD次数来调整面密度。
接着，如图9(c)和(d)所示，利用LPCVD形成厚度10nm的控制氧化膜73，并用CVD沉积成为栅电极的厚度200nm的n+型多晶硅层，通过将抗蚀剂图形作为掩模来形成栅电极74。之后，通过用剂量1×1015cm-2、入射能量15KeV注入磷，利用1000℃和20秒的退火，形成成为源漏极的n+型层75，就能形成可产生1MHz的振动分量占0.1％以上的随机噪声的随机数生成元件。
在第二实施例中，与图4和图5中示出的在5kHz中成为0.1％的SOI基板上的W＝0.1μm、Ddot＝2.5×1011cm-2的隧道氧化膜0.8nm的随机数生成元件相比，W＝0.015μm时1/W等于(20/3)倍，Ddot＝1.5×1012cm-2为6倍。此外，由于将隧道势垒低的H＝1.5eV的HfO2作为隧道绝缘膜，因此，根据上述的指数函数关系，Rt-2/3就大致等于5倍。由于随机噪声与1/W、Ddot、Rt-2/3成比例，所以加在一起等于200倍。这样，就在5kHz的200倍的1MHz中包含0.1％的噪声分量。
在第二实施例中，分别将W(μm)、Ddot(×1012cm-2)、平均粒径d(nm)和T(nm)设为0.015、1.5、8、0.8，但是，若Ddot×d4/3exp(-T/0.218nm)/W≥(1.5×84/3/0.015)exp(-0.8/0.218)(×1012cm-2·nm4/3/μm)＝40(μm-5/3)，则即使在作为W、Ddot、d、T具有其他值的随机数生成元件中，只要是隧道绝缘膜中具有薄膜氧化铪膜的细线MOSFET，就也能够包含0.1％以上的1MHz。
此外，在第二实施例中，为了形成HfO2膜而进行了包含氧的气氛中的溅射，但也可以使用CVD和外延生长等其他方法。除了HfO2以外，也可以使用具有相同的隧道势垒高度H＝1.5eV的其他绝缘体材料。此外，作为导电性微粒，使用了Si毫微微晶，但也可以使用由其他的导电性材料构成的微粒。微小半导体粒子76在位置上也可以规则地排列。控制氧化膜73可以是与隧道绝缘膜相同的材料，也可以是其他的绝缘体材料。此外，在沟道的一部分中具有细线部，但即使沟道整体都具有细线，也能得到相同效果。
(第三实施例)下面，作为本发明的第三实施例，对在SOI基板的上面形成了由氧化铈(CeO2)构成的隧道绝缘膜的随机数生成元件进行说明。
图10(a)～(d)是示出本实施例的随机数生成元件的制造工序的工序图。
首先，如图10(a)中示出的平面图所示，在SOI基板81的上面，利用使用了EB或X射线的光刻，制成宽度0.075μm、长度0.5μm的沟道细线图形。
接着，将Ce作为靶，利用包含氧的气氛中的溅射，形成T＝0.8nm的氧化铈(CeO2)膜82，在其上面，按5×1011cm-2面密度，用LPCVD形成平均粒径8nm的Si微晶群86(图10(b))。这时，可以利用CVD时间来调整粒径，用温度、原料气体流量和CVD次数来调整面密度。
接着，如图10(c)和(d)所示，利用LPCVD形成厚度10nm的控制氧化膜83，并用CVD沉积成为栅电极的厚度200nm的n+多晶硅层，通过将抗蚀剂图形作为掩模来形成栅电极84。之后，用剂量1×1015cm-2、入射能量15KeV注入磷，利用1000℃和20秒的退火，形成成为源漏极的n+型层85，这样，就能形成可产生1MHz的振动分量占0.1％以上的随机噪声的随机数生成元件。
在第三实施例中，在5kHz中成为0.1％，与图4和图5中示出的实施例的随机数生成元件相比，W＝0.075μm时1/W等于4/3倍，Ddot＝5×1011cm-2为2倍。此外，由于将隧道势垒低的H＝0.1eV的CeO2作为隧道绝缘膜，因此，根据上述的指数函数关系，Rt-2/3就大致等于75倍。由于随机噪声与1/W、Ddot、Rt-2/3成比例，所以加在一起等于200倍。这样，就在5kHz的200倍的1MHz中包含0.1％的噪声分量。
在第三实施例中，分别将W(μm)、Ddot(1012cm-2)、平均粒径d(nm)和T(nm)设为0.075、0.5、8、0.8，但是，若Ddot×d4/3exp(-T/0.845nm)/W≥(0.5×84/3/0.075)exp(-0.8/0.845)(×1012cm-2·nm4/3/μm)＝40(μm-5/3)，则即使在具有其他值的W、Ddot、d、T的随机数生成元件中，只要是隧道绝缘膜中具有薄膜氧化铈膜的细线MOSFET，就也能够包含0.1％以上的1MHz。
此外，在第三实施例中也是，为了形成CeO2膜而进行了溅射，但也可以使用CVD和外延生长等其他方法。也可以取代CeO2，使用具有相同的H＝0.1eV的势垒高度的其他绝缘体材料(TiO2和SrTiO3)。此外，作为导电性微粒86，使用了Si毫微微晶，但也可以使用由其他的导电性材料构成的微粒。微小半导体粒子86在位置上也可以规则地排列。控制氧化膜83可以是与隧道绝缘膜82相同的材料，也可以是其他的绝缘体材料。此外，在沟道的一部分中具有细线部，但即使沟道整体都具有细线，也能得到相同效果。
(第四实施例)下面，作为本发明的第四实施例，对在体基板的上面形成了由氧化硅构成的随道绝缘膜的随机数生成元件进行说明。
图11(a)～(d)是示出本实施例的随机数生成元件的制造工序的工序图。
首先，如图11(a)中示出的平面图所示，在体基板91的上面，利用使用了EB或X射线的光刻，由沟道元件分离制成宽度0.03μm、长度0.5μm的沟道细线部图形。
接着，利用快速加热氧化(RTO)形成膜厚T＝0.8nm的硅氧化膜92，在其上面，按1.5×1012cm-2的面密度，用LPCVD形成平均粒径8nm左右的Si微晶群96(图11(b))。这时，也能够利用CVD时间来调整粒径，用温度、原料气体流量和CVD次数来调整面密度。
接着，如图11(c)和(d)所示，利用LPCVD形成厚度10nm的控制氧化膜93，并用CVD沉积成为栅电极的厚度200nm的n+型多晶硅层，通过将抗蚀剂图形作为掩模来形成栅电极94。之后，用剂量1×1015cm-2、入射能量15KeV注入磷，利用1000℃和20秒的退火，形成成为源漏极的n+型层95，完成本实施例的随机数生成元件。本实施例的随机数生成元件也能产生1MHz的振动分量占0.1％以上的随机噪声。
以下，说明第四实施例的随机数生成元件按0.1％以上的比率包含1MHz的随机振动分量的理由。
图12是比较了同样具有W＝0.3μm，Ddot＝2.5×1011cm-2，Rt(沟道硅氧化膜0.9nm)的体基板与SOI基板中的实验结果的图表。
在第四实施例中使用体基板，在体基板的情况下，随机噪声比SOI基板的情况大10倍左右。这是因为在SOI基板中，由埋入氧化膜遮挡了载流子的进出。即，随机噪声示出了由于基板侧的载流子的供给和吸收机构的变化而能产生10倍的差异。再有，图12是本发明人由独自的实验发现的结果。
在图4和图5中示出的实施例中，在形成在SOI基板上的随机数生成元件的情况下，在5kHz中成为0.1％。相对于此，第四实施例的随机数生成元件在W＝0.03μm时1/W等于(10/3)倍，Ddot＝1.5×1012cm-2时等于6倍，通过设为体基板，就成为10倍，所以加在一起等于200倍。这样，在5kHz的200倍的1MHz中也能够包含0.1％的噪声分量。
此外，在第四实施例中，分别将W(μm)、Ddot(1012cm-2)、Si微晶粒96的平均粒径d(nm)和T(nm)设为0.03、1.5、8、0.8，但是，若注意到沟道与微粒间的电阻Rt-2/3∝d4/3exp(-8πT(2mH)1/2/3h)，若Ddot×d4/3exp(-T/0.152nm)/W≥(1.5×84/3/0.03)exp(-0.8/0.152)(1012cm-2·nm4/3/μm)＝4(μm-5/3)，则即使在具有其他值的W、Ddot、d、T的随机数生成元件中，只要是隧道绝缘膜中具有薄膜氧化膜的体基板上的细线MOSFET，就也能够包含0.1％以上的1MHz。
此外，在第四实施例中，在形成隧道氧化膜时进行了RTO，但也可以使用CVD和原样利用自然氧化膜等的其他方法。此外，作为导电性微粒96，使用了Si毫微微晶，但也可以使用由其他的导电性材料构成的微粒。微小半导体粒子96在位置上也可以规则地排列。控制氧化膜93可以是其他的绝缘体材料。此外，在沟道的一部分中具有细线部，但即使沟道整体都具有细线，也能得到相同效果。
(第五实施例)下面，作为本发明的第五实施例，对在体硅基板的上面形成了由氮化硅构成的隧道绝缘膜的随机数生成元件进行说明。
图13(a)～(d)是示出本实施例的随机数生成元件的制造工序的工序图。
首先，如图13(a)中示出的平面图所示，在体基板111的上面，利用使用了EB或X射线的光刻，由沟道元件分离制成宽度0.1μm、长度0.5μm的沟道细线部图形。接着，利用使用了NH3的热氮化来氮化表面，形成膜厚T＝0.8nm的热氮化膜112，在其上面，按1.7×1012cm-2的面密度，用LPCVD形成平均粒径8nm左右的Si微晶群116(图13(b))。这时，也能够利用CVD时间来调整粒径，用温度、原料气体流量和CVD次数来调整面密度。
接着，如图13(c)和(d)所示，利用LPCVD形成厚度10nm的控制氧化膜113，并用CVD沉积成为栅电极的厚度200nm的n+型多晶硅层，通过将抗蚀剂图形作为掩模来形成栅电极114。之后，通过用剂量1×1015cm-2、入射能量15KeV注入磷，利用1000℃和20秒的退火，形成成为源漏极的n+型层115，就能形成可产生1MHz的振动分量占0.1％以上的随机噪声的随机数生成元件。
以下说明第五实施例的随机数生成元件按0.1％以上的比率包含1MHz的随机振动分量的理由。即，将第五实施例的元件与SOI基板上的5kHz中成为0.1％的图4和图5中示出的实施例的随机数生成元件相比，W＝0.1μm时1/W等于1倍，Ddot＝1.7×1012cm-2时等于6.8倍。此外，由于将隧道势垒低的H＝2eV的SiN作为随机绝缘膜，Rt-2/3大致等于3倍，所以随机噪声加在一起等于20倍。与第四实施例同样地，通过使用体基板而变为10倍，所以加在一起就等于200倍。这样，就在5kHz的200倍的1MHz中包含0.1％的噪声分量。
在第五实施例中，分别将W(μm)、Ddot(×1012cm-2)、Si微晶粒的平均粒径d(nm)和T(nm)设为0.1、1.7、8、0.8，但是，若Ddot×d4/3exp(-T/0.189nm)/W≥(1.7×84/3/0.1)exp(-0.8/0.189)(×1012cm-2·nm4/3/μm)＝4(μm-5/3)，则即使在作为W、Ddot、d、T具有其他值的随机数生成元件中，只要是隧道绝缘膜中具有氮化膜的体基板上的细线MOSFET，就也能够包含0.1％以上的1MHz。
此外，在第五实施例中，为了形成隧道氮化膜进行了热氮化，但也可以使用CVD等其他方法。也可以取代硅氮化膜，使用具有相同的H＝2eV的势垒高度的其他绝缘体材料。此外，作为导电性微粒116，使用了Si毫微微晶，但也可以使用由其他的导电性材料构成的微粒。微小半导体粒子116在位置上也可以规则地排列。控制氧化膜113可以是与隧道绝缘膜112相同的材料，也可以是其他的绝缘体材料。此外，在沟道的一部分中具有细线部，但即使沟道整体都具有细线，也能得到相同效果。
(第六实施例)下面，作为本发明的第六实施例，对在体硅基板的上面形成了由氧化铪(HfO2)构成的隧道绝缘膜的随机数生成元件进行说明。
图14(a)～(d)是示出本实施例的随机数生成元件的制造工序的工序图。
首先，如图14(a)中示出的平面图所示，在体基板121的上面，利用使用了EB或X射线的光刻，由沟道元件分离制成宽度0.15μm、长度0.5μm的沟道细线图形。
接着，将Hf作为靶，利用包含氧的气氛中的溅射，形成T＝0.8nm的氧化铪(HfO2)膜122，在其上面，按1.5×1012cm-2的面密度，用LPCVD形成平均粒径8nm左右的Si微晶群126(图14(b))。这时，可以利用CVD时间来调整粒径，用温度、原料气体流量和CVD次数来调整面密度。
接着，如图14(c)和(d)所示，利用LPCVD形成厚度10nm的控制氧化膜123，另外，用CVD沉积成为栅电极的厚度200nm的n+型多晶硅层，通过将抗蚀剂图形作为掩模来形成栅电极124。之后，通过用剂量1×1015cm-2、入射能量15KeV注入磷，利用1000℃和20秒的退火，形成成为源漏极的n+型层125，就能形成可产生1MHz的振动分量占0.1％以上的随机噪声的随机数生成元件。
以下说明第六实施例的随机数生成元件按0.1％以上的比率包含1MHz的随机振动分量的理由。即，在SOI基板上生成的图4和图5中示出的实施例的随机数生成元件得到了5kHz中0.1％的噪声分量，但将该随机数生成元件与第六实施例的随机数生成元件相比，则W＝0.15μm时1/W等于(2/3)倍，Ddot＝1.5×1012cm-2时等于6倍，此外，由于将隧道势垒低的H＝1.5eV的HfO2作为隧道绝缘膜，所以Rt-2/3大致等于5倍，所以随机噪声加在一起等于20倍。与第四实施例同样地，通过使用体基板而变为10倍，所以加在一起就等于200倍。这样，就在5kHz的200倍的1MHz中包含0.1％的噪声分量。
此外，在第六实施例中，分别将W(μm)、Ddot(×1012cm-2)、Si微晶粒的平均粒径d(nm)和T(nm)设为0.15、1.5、8、0.8，但是，若Ddot×d4/3exp(-T/0.218nm)/W≥(1.5×84/3/0.15)exp(-0.8/0.218)(1012cm-2·nm4/3/μm)＝4(μm-5/3)，则在作为W、Ddot、d、T具有其他值的随机数生成元件中，只要是隧道绝缘膜中具有HfO2膜的体基板上的细线MOSFET，就也能够包含0.1％以上的1MHz。
此外，在第六实施例中，为了形成隧道HfO2膜而进行了溅射，但也可以使用CVD和外延生长等其他方法。也可以取代HfO2，使用具有相同的势垒高度H＝1.5eV的其他绝缘体材料。此外，作为导电性微粒126，使用了Si毫微微晶，但也可以使用由其他的导电性材料构成的微粒。微小半导体粒子126在位置上也可以规则地排列。控制氧化膜123可以是与隧道绝缘膜122相同的材料，也可以是其他的绝缘体材料。此外，在沟道的一部分中具有细线部，但即使沟道整体都具有细线，也能得到相同效果。
(第七实施例)下面，作为本发明的第七实施例，对在体基板的上面形成了由氧化铈(CeO2)构成的隧道绝缘膜的随机数生成元件进行说明。
图15(a)～(d)是示出本实施例的随机数生成元件的制造工序的工序图。
首先，如图15(a)中示出的平面图所示，在体基板131的上面，利用使用了EB或X射线的光刻，由沟道元件分离制成宽度0.3μm、长度0.5μm的沟道细线图形。
接着，将Ce作为靶，利用包含氧的气氛中的溅射，形成T＝1nm的氧化铈(CeO2)膜132，在其上面，按2.5×1011cm-2的面密度，用LPCVD形成平均粒径8nm左右的Si微晶群136(图15(b))。这时，可以利用CVD时间来调整粒径，用温度、原料气体流量和CVD次数来调整面密度。
接着，如图15(c)和(d)所示，利用LPCVD形成厚度10nm的控制氧化膜133，另外，用CVD沉积成为栅电极的厚度200nm的n+型多晶硅层，通过将抗蚀剂图形作为掩模来形成栅电极134。之后，用剂量1×1015cm-2、入射能量15KeV注入磷，利用1000℃和20秒的退火，形成成为源漏极的n+型层135，这样地就能形成可产生1MHz的振动分量占0.1％以上的随机噪声的随机数生成元件。
以下说明第七实施例的随机数生成元件按0.1％以上的比率包含1MHz的随机振动分量的理由。
即，将在SOI基板上生成的图4和图5中示出的实施例的随机数生成元件与第六实施例的随机数生成元件相比，则W＝0.3μm时，1/W等于1/3倍，Ddot＝2.5×1011cm-2时等于2倍，由于将隧道势垒低的H＝0.1eV的CeO2作为厚度T＝1nm的隧道绝缘膜，因此，根据上述的指数函数关系，Rt-2/3就大致等于60倍。从而，随机噪声加在一起就等于20倍。与第四实施例同样地，通过使用体基板而变为10倍，所以加在一起就等于200倍。这样，就在5kHz的200倍的1MHz中包含0.1％的噪声分量。
在第七实施例中，分别将W(μm)、Ddot(1012cm-2)、Si微晶粒的平均粒径d(nm)和T(nm)设为0.3、0.25、8、1，但是，若Ddot×d4/3exp(-T/0.845nm)/W≥(0.25×84/3/0.3)exp(-1/0.845)(×1012cm-2·nm4/3/μm)＝4(μm-5/3)，则即使在采用了其他值的W、Ddot、d、T的情况下，只要是隧道绝缘膜中具有CeO2膜的体基板上的细线MOSFET，就也能够包含0.1％以上的1MHz。
此外，在第七实施例中，为了形成隧道CeO2膜而进行了溅射，但也可以使用CVD和外延生长等其他方法。也可以取代CeO2，使用具有相同的H＝0.1eV的势垒高度的其他绝缘体材料(TiO2和SrTiO3)。此外，作为导电性微粒136，使用了Si毫微微晶，但也以使用由其他的导电性材料构成的微粒。微小半导体粒子136在位置上也可以规则地排列。控制氧化膜133可以是与隧道绝缘膜132相同的材料，也可以是其他的绝缘体材料。此外，在沟道的一部分中具有细线部，但即使沟道整体都具有细线，也能得到相同效果。
以上，参照第一至第七实施例，对本发明的实施方式进行了说明。但是，本发明不限定于这些实施例。例如，在第一至第七实施例中，作为主要半导体材料，使用了硅，但也可以是其他的半导体材料。此外，即使相邻Si微晶粒群彼此之间接触，由于电子能够存在于各个微晶中，所以不影响效果。
关于隧道绝缘膜，如以下说明的那样，除了第一至第七实施例中指定的以外的材料和膜厚，也能得到同样的效果。
如图6至8中示出的实验结果所示，若在W≤0.3μm、Ddot≥2.5×1011cm-2的范围内，随机噪声就与Ddot×Rt-2/3/W成比例地变大。Rt对于膜厚T和势垒高度H依存于指数函数关系，另外，由于与Si微晶粒的截面积成反比，所以Rt∝d-2×exp(4πT(2mH)1/2/h)(dSi微晶粒的平均粒径、π圆周率、h普朗克常数、m隧道有效质量，是电子静止质量的0.3倍)。
这样，随机噪声就与由下式表示的值成比例。
(Ddot×d4/3/W)×exp(-8πT(2mH)1/2/3h)在图4和图5中示出的SOI元件中，由于W＝0.1μm、Ddot＝2.5×1011cm-2、d＝8nm、T＝0.8nm、H＝3.1eV(氧化膜)，因此，(Ddot×d4/3/W)×exp(-8πT(2mH)1/2/3h)＝0.2(μm-5/3)。这时，若满足(Ddot×4/3/W)×exp(-8πT(2mH)1/2/3h)≥40(μm-5/3)，使得在5kHz中是0.1％，随机噪声成为200倍以上，则在除了作为实施例的前述的隧道绝缘膜以外的材料和膜厚中，在1MHz中也包含0.1％以上的噪声。
此外，若象例如体基板那样基板结构不同，基板侧的载流子的供给和吸收的机构不同，则如图12所示，10倍随机噪声就变强。这样，例如在体基板这样的基板结构中，若满足(Ddot×d4/3/W)×exp(-8πT(2mH)1/2/3h)≥4(μm-5/3)，则在除了作为实施例的前述的隧道绝缘膜以外的材料和膜厚中，在1MHz中也包含0.1％以上的噪声。
在此所述的基板结构，指以基板侧的载流子的供给和吸收为目标的结构变化，因此未必仅规定所使用的基板。例如，若在SOI基板中形成体接触，则与沟道部浮游的通常的SOI基板相比，近似于沟道与基板电极导通的体。此外，若是体基板，在孤立的扩散层阱中有沟道，就近似于沟道部浮游的通常的SOI基板。
下面，对本发明的随机数生成元件的结构参数的有效范围进行说明。
关于面密度Ddot，期望对于整个沟道面给予来自导电性微粒的库仑力。因此，期望在屏蔽(screening)长度的2倍即20nm周围中有平均1个的微粒。这若换算成面密度，则与2.5×1011cm-2以上相对应。此外，关于微粒的平均粒径d，由于在20nm周围中必须存在最低一个的微粒，所以希望在20nm以下。
为了使导电性微粒更有助于电流波动，需要利用热波动，使电子在导电性微粒与沟道之间频繁往来。因此，在热波动的能量300K(～26meV)的范围内，若在导电性微粒侧存在尽可能多的能级，就引起更多的电子的往来。这样，导电性微粒的粒径，最好其典型的量子吸持的能量标准h2/(8mcd2)(在此，mc是导电性微粒的传导带端中的有效质量)小于热波动26meV。即，利用h2/(8mcd2)＜26meV的条件，来规定粒径d的期望的下限。这在Si微粒的情况下与粒径d＞5nm相对应。在使用了其他材料的情况下，按照它的mc的值来多少变化，但在本发明中，粒径d只要在大致5～20nm的范围内，典型地为10nm左右就可以。
另一方面，关于面密度Ddot的上限，平均截面积的倒数(4/π)×d-2为物理上限。由于d的下限大概是5nm，所以Ddot的上限等于4×1012cm-2。即，可知，面密度Ddot的最佳范围是(0.25～4)×1012cm-2，其典型值是1×1012cm-2。
接着，对于沟道的细线部的宽度W的下限，希望越细越好。但是，若W＝0.1μm＝10nm(屏蔽长度)，则存在于沟道细线部的上面的导电性微粒内的某个地方中的一个电子，其库仑力也已经涉及到沟道宽度全体，所以即使细线化成W＜0.01μm，对随机噪声的改善也不怎么减小。
另一方面，可以基于发明的目的即0.1％的电流变动，来指定沟道细线部的宽度W的所希望的上限。即，漏电流波动的原因取决于电子进入到导电性微粒时的电流变化。在一个电子进入到一个导电性微粒中时，在沟道面上就是载流子电子不能进入的10nm(库仑屏蔽长度)半径的圆区域。这样，若由此产生的沟道细线部的电阻变化在0.1％以上，效果就显著。
若将单位栅极宽度且单位栅极长度的表面电阻设为ρ(单位例如是Ω)，则原来的沟道细线电阻R＝ρ·(L/W)。半径r(＝10nm库仑屏蔽长度)的非传导区域在一处沟道面中时的电阻Re由下式表示。
式1Re=ρ×∫-rrdx/[W-2(r2-x2)1/2]+ρ[(L-2r)/W]]]>若取W≥r作为主要项，则电阻Re就由下式表示。
Re＝ρ·(L/W)(1+πr2/LW)+O((r/W)3)满足一个电子导致的0.1％以上的电流变动的条件由下式表示。
πr2/LW≥1/1000从而，得到下式。
LW≤1000×πr2＝π/10(μm2)即，(沟道细线部面积)≤(一个电子的库仑排斥区域面积)×1000。
另一方面，如上所述，也可以与利用一个电子得到0.1％的电流变动的条件和沟道细线部的面积在π/10(μm2)以下的条件相对应，来求出隧道绝缘膜厚度T的所希望的上限。
由于Ddot的上限值是4×1012cm-2，所以沟道细线部的总导电性微粒数量的上限就是4000×π～12560个。为了0.1％的电流波动，最好一个电子进入到某一个导电性微粒中，若隧道概率exp(-4πT(2mH)1/2/h)≥1/12560，就能有效地得到0.1％的电流波动。这样就规定了隧道绝缘膜的厚度T的所希望的上限。
在硅氧化膜的情况下，H＝3.1eV，所以T≤0.95nm，在硅氮化膜(H＝2eV)的情况下，T≤1.2nm，在HfO2(H＝1.5eV)的情况下，T≤1.35nm。此外，在Ce2(H＝0.1eV)的情况下，T≤5.3nm。
在隧道绝缘膜厚度T的上限中有另一个条件。对于膜厚T，导电性微粒内的基本电荷对沟道面的能量调制按照库仑定律q/4πεT而减少。在此，ε是隧道绝缘膜的介电常数。该能量调制若大于热能量300K～26meV，就丧失了导电性微粒内的捕捉电子对沟道电流的影响。这样，利用q/4πεT≥26meV的条件，来决定隧道绝缘膜的厚度T的另一个所希望的上限。
在基于隧道势垒H的上限和基于介电常数的上限中，不必说，越小就是越好的上限。在硅氧化膜中，由于ε＝3.9·εo(在此εo是真空的介电常数)，所以来自介电常数的上限是T≤14nm。这样，希望基于上述势垒高度H的上限就是0.95nm。
在硅氮化膜中，由于ε＝7.5·εo，所以T≤7.5nm。这样，基于势垒高度H的上限T≤1.2nm就成为更好的上限。
在HfO2中，由于ε＝20·ε0，所以T≤2.8nm。这样，基于势垒高度H的上限T≤1.2nm就成为更好的上限。
在CeO2中，由于ε＝26·εo，所以T≤2nm。这样，与基于势垒高度H的上限T≤4.5nm相比，该上限T≤2nm成为更好的上限。
另一方面，希望隧道绝缘膜厚度T薄，但以一个原子层厚的0.3nm作为物理下限。
根据该厚度T的物理下限，来决定沟道细线部的总导电性微粒数量LWDdot的下限。先前说明过的期望的条件之一的、(沟道概率)≥1/LWDdot，成为LWDdot≥exp(0.3nm×(4π(2mH)1/2/h))。即，若硅氧化膜中没有20个，硅氧化膜中没有11个，HfO2膜中没有7个，CeO2膜中没有2个导电性微粒，就不能得到充分的效果。
期望隧道绝缘膜的能量势垒高度H低到最具可靠性的硅氧化膜中的3.1eV以下。但是，若低到室温的热能量300K＝26meV，则除了由在此所述的波动函数的渗透而产生的沟道效果的指数函数关系之外，通过隧道绝缘膜的电子的充放电与用热能量飞越势垒进行进出的分量相加。但是，由于在这样的情况中，上述条件作为充分条件成立，所以可适用在本发明中。
在以上说明的第一至第七实施例中，使用Si微晶粒作为导电性微粒群，但也可以使用金(Au)、银(Ag)、铝(Al)等的金属微粒群。该情况下的制作方法除了与第一至第七实施例相同的CVD之外，也可以是溅射和将搅拌了胶态金属粒子的溶液涂覆在沟道面上的方法等。由于金属微粒中的状态密度高于半导体，所以沟道与微粒间的电子的进出活跃，因此，能够期待随机噪声更大。
除此之外，以作为本发明的实施方式的上述随机数生成元件为基础，本领域技术人员能适当设计变更实施的全部的随机数生成元件同样也属于本发明的范围。
权利要求
1.一种随机数生成元件，其特征在于，具有源极区域；漏极区域；半导体沟道，其设置在上述源极区域与上述漏极区域之间，具有宽度W和长度L的关系为W≤(π/10(μm2))/L的细线部；硅氮化膜，其设置在上述半导体沟道的上面，厚度在1.2nm以下；以及导电性微粒群，其隔着上述硅氮化膜，按2.5×1011cm-2以上的面密度设置在上述细线部的上面，包含可隔着上述硅氮化膜与上述半导体沟道之间进行电子的充放电的11个以上的导电性微粒；上述导电性微粒群的面密度Ddot、平均粒径d、上述细线部的宽度W、上述硅氮化膜的厚度T，满足(Ddot×d4/3×exp(-T/0.189nm)/W)≥40(μm-5/3)。
2.一种随机数生成元件，其特征在于，具有源极区域；漏极区域；半导体沟道，其设置在上述源极区域与上述漏极区域之间，具有宽度W和长度L的关系为W≤(π/10(μm2))/L的细线部；氧化铪膜，其设置在上述半导体沟道的上面，厚度在1.35nm以下；以及导电性微粒群，其隔着上述氧化铪膜按2.5×1011cm-2以上的面密度设置在上述细线部的上面，包含可隔着上述铪膜与上述半导体沟道之间进行电子的充放电的7个以上的导电性微粒；上述导电性微粒群的面密度Ddot、平均粒径d、上述细线部的宽度W、上述氧化铪膜的厚度T，满足(Ddot×d4/3×exp(-T/0.218nm)/W)≥40(μm-5/3)。
3.一种随机数生成元件，其特征在于，具有源极区域；漏极区域；半导体沟道，其设置在上述源极区域与上述漏极区域之间，具有宽度W和长度L的关系为W≤(π/10(μm2))/L的细线部；氧化铈膜，其设置在上述半导体沟道的上面，厚度在2nm以下；以及导电性微粒群，其隔着上述氧化铈膜按2.5×1011cm-2以上的面密度设置在上述细线部的上面，包含可隔着上述氧化铈膜与上述半导体沟道之间进行电子的充放电的2个以上的导电性微粒；上述导电性微粒群的面密度Ddot、平均粒径d、上述细线部的宽度W、上述氧化铈膜的厚度T，满足(Ddot×d4/3×exp(-T/0.845nm)/W)≥40(μm-5/3)。
4.一种随机数生成元件，其特征在于，具有源极区域；漏极区域；半导体沟道，其设置在上述源极区域与上述漏极区域之间，具有宽度W和长度L的关系为W≤(π/10(μm2))/L的细线部；硅氧化膜，其设置在上述半导体沟道的上面，厚度在0.92nm以下；以及导电性微粒群，其隔着上述硅氧化膜按2.5×1011cm-2以上的面密度设置在上述细线部的上面，包含可隔着上述硅氧化膜与上述半导体沟道之间进行电子的充放电的20个以上的导电性微粒；上述导电性微粒群的面密度Ddot、平均粒径d、上述细线部的宽度W、上述硅氧化膜的厚度T，满足(Ddot×d4/3×exp(-T/0.152nm)/W)≥4(μm-5/3)。
5.一种随机数生成元件，其特征在于，具有源极区域；漏极区域；半导体沟道，其设置在上述源极区域与上述漏极区域之间，具有宽度W和长度L的关系为W≤(π/10(μm2))/L的细线部；硅氮化膜，其设置在上述半导体沟道的上面，厚度在1.2nm以下；以及导电性微粒群，其隔着上述硅氮化膜，按2.5×1011cm-2以上的面密度设置在上述细线部的上面，包含可隔着上述硅氮化膜与上述半导体沟道之间进行电子的充放电的11个以上的导电性微粒；上述导电性微粒群的面密度Ddot、平均粒径d、上述细线部的宽度W、上述硅氮化膜的厚度T，满足(Ddot×d4/3×exp(-T/0.189nm)/W)≥4(μm-5/3)。
6.一种随机数生成元件，其特征在于，具有源极区域；漏极区域；半导体沟道，其设置在上述源极区域与上述漏极区域之间，具有宽度W和长度L的关系为W≤(π/10(μm2))/L的细线部；氧化铪膜，其设置在上述半导体沟道的上面，厚度在1.35nm以下；以及导电性微粒群，其隔着上述氧化铪膜，按2.5×1011cm-2以上的面密度设置在上述细线部的上面，包含可隔着上述铪膜与上述半导体沟道之间进行电子的充放电的7个以上的导电性微粒；上述导电性微粒群的面密度Ddot、平均粒径d、上述细线部的宽度W、上述氧化铪膜的厚度T，满足(Ddot×d4/3×exp(-T/0.218nm)/W)≥4(μm-5/3)。
7.一种随机数生成元件，其特征在于，具有源极区域；漏极区域；半导体沟道，其设置在上述源极区域与上述漏极区域之间，具有宽度W和长度L的关系为W≤(π/10(μm2))/L的细线部；氧化铈膜，其设置在上述半导体沟道的上面，厚度在2nm以下；以及导电性微粒群，其隔着上述氧化铈膜按2.5×1011cm-2以上的面密度设置在上述细线部的上面，包含可隔着上述氧化铈膜与上述半导体沟道之间进行电子的充放电的2个以上的导电性微粒；上述导电性微粒群的面密度Ddot、平均粒径d、上述细线部的宽度W、上述氧化铈膜的厚度T，满足(Ddot×d4/3×exp(-T/0.845nm)/W)≥4(μm-5/3)。
8.一种随机数生成元件，其特征在于，具有源极区域；漏极区域；半导体沟道，其设置在上述源极区域与上述漏极区域之间，具有宽度W和长度L的关系为W≤(π/10(μm2))/L的细线部；隧道绝缘膜，其设置在上述半导体沟道的上面；以及导电性微粒群，其隔着上述隧道绝缘膜，按2.5×1011cm-2以上的面密度设置在上述半导体沟道的上面，包含可隔着上述隧道绝缘膜与上述半导体沟道之间进行电子的充放电的多个导电性微粒；上述导电性微粒群的面密度Ddot、平均粒径d、上述细线部的宽度W、上述隧道绝缘膜的厚度T，且上述隧道绝缘膜的能量势垒的高度为H，普朗克常数为h，基本电荷为q，通过了上述隧道绝缘膜的隧道的有效质量为m，上述隧道绝缘膜的介电常数为ε时，则满足LWDdot≥exp(0.3nm×(4π(2mH)1/2/h))(q/4πεT)≤26meVexp(-8πT(2mH)1/2/3h)≥1/12560和(Ddot×d4/3/W)×exp(-8πT(2mH)1/2/3h)≥40(μm-5/3)。
9.一种随机数生成元件，其特征在于，具有源极区域；漏极区域；半导体沟道，其设置在上述源极区域与上述漏极区域之间，具有宽度W和长度L的关系为W≤(π/10(μm2))/L的细线部；隧道绝缘膜，其设置在上述半导体沟道的上面；以及导电性微粒群，其隔着上述隧道绝缘膜按2.5×1011cm-2以上的面密度设置在上述半导体沟道的上面，包含可隔着上述隧道绝缘膜与上述半导体沟道之间进行电子的充放电的多个导电性微粒；上述导电性微粒群的面密度Ddot、平均粒径d、上述细线部的宽度W、上述隧道绝缘膜的厚度T，且上述隧道绝缘膜的能量势垒的高度为H，普朗克常数为h，基本电荷为q，通过了上述隧道绝缘膜的隧道的有效质量为m，上述隧道绝缘膜的介电常数为ε时，则满足LWDdot≥exp(0.3nm×(4π(2mH)1/2/h))(q/4πεT)≤26meVexp(-8πT(2mH)1/2/3h)≥1/12560和(Ddot×d4/3/W)×exp(-8πT(2mH)1/2/3h)≥4(μm-5/3)。
10.如权利要求1至9中的任一项所述的随机数生成元件，其特征在于，上述导电性微粒群的平均粒径d在5nm以上、20nm以下。
11.如权利要求1至10中的任一项所述的随机数生成元件，其特征在于，上述导电性微粒由Si微晶构成。
12.如权利要求1至10中的任一项所述的随机数生成元件，其特征在于，上述导电性微粒由金属微粒构成。
全文摘要
提供一种随机数生成元件，利用了物理现象中的随机噪声，不使用放大电路，也能实现1Mbit/s以上的随机数生成速率。在沟道上设置导电性微粒，所述导电性微粒可与在半导体表面之间通过非常薄的隧道绝缘膜进行电子的充放电，使沟道宽度W变窄，并且增大导电性微粒的面密度D
文档编号H03K3/00GK1645626SQ200410099718
公开日2005年7月27日 申请日期2004年12月3日 优先权日2003年12月5日
发明者大场竜二, 藤田忍 申请人:株式会社东芝