专利名称：用于精密控制采样时间的微调电路的制作方法
技术领域：
在此描述的本发明大致涉及由电子电路使用的时钟和数据信号，尤其涉及用于小幅移动信号的电路和方法。
背景技术：
为了满足更快的电路需求，可以在公共总线上组合一组集成电路并由公共控制器对其进行控制。在此结构中，每个集成电路都以与其他集成电路协同的方式共享高速传输的数据。例如，一组存储器设备(诸如DRAM、EEPROM或只读存储器(ROM))可被连接至公共数据总线并受控于存储器控制器以形成一个存储器系统。尽管如此，总线的数据速率还是大大快于单个存储器的最大运行速度，从而就要求延迟数据。因此就运行每个存储器设备以使得当一个存储器设备在处理接收到的数据时，另一个存储器则在接收新的数据。这样一带有恰当数目的存储器设备和有效的存储器控制器的存储器系统可实现极高速率的数据传输，但是考虑到在每个集成电路内的变化，只有在总线上每个集成电路都可按需被延迟的情况下才能够实现最佳速率。
由于这些存储器系统内的数据通信信号的传输速率持续增加，因此就需要新的电路和方法来精确同步在存储器控制器和存储器设备之间传输的命令数据、写入数据和读取数据。时钟周期中可用于同步有效数据的部分变得很短，并且会在传输速率增加时因为诸如占空因数变量、给定存储器设备的总线位置、定时漂移以及负载变化等的已知效应而导致同步数据的差错。因此就需要提供较短的数据和/或时钟延迟以减轻或消除占空因数变化、总线位置等上述问题所造成的有害影响。
此外，内部电路路径深受集成电路工艺参数、电路运行温度和电路工作电压的影响。例如，在工作运行温度上升时集成电路的执行大为减缓。在工作电压下降时集成电路的执行也大为减缓。在上述情况的任一或全部情况下时，就必须延长第一和第二时钟信号相位的持续时间，从而为适应增加的第一和第二最小执行时间周期提供充足的第一和第二执行时间。
在前述的所有情况下，高分辨率的时间延迟能够减轻或最小化上述问题。合适的时间延迟能够消除或最小化电路的瓶颈和阻塞点，从而能够在电路的每一部分都在其最优速度下工作的情况下改善整个电路的吞吐量。现有技术在尝试提供极高分辨率的时间延迟方面一直没有成功。例如，Keeth的美国专利No.6,115,318和No.6,016,282、Horne等人的美国专利No.5,812,832、Frisch等人的美国专利No.5,644,261以及Hanzawa等人的美国专利申请No.2001/0017558，它们都揭示了允许小幅移动信号并包含与第一微调电路并联的第二微调分支电路的微调电路。这些电路依赖通过时间延迟元件(诸如缓冲器)的传播延迟来提供时间延迟。然而，这些参考电路都没有描述或建议一种能够提供小于任何时间延迟元件传播延迟的时间移动方法。现有技术的采样系统无法在采样定时中补偿高分辨率变化或选择最佳延迟时间。现有技术的任何系统也无法为集成电路提供由于诸如电源电压下降或工作温度升高等变化引起的补偿吞吐量的方法。
因此，就需要一种以增幅提供高分辨率时间延迟的电子电路以及一种确定对于给定电路这些增幅哪一个是最优的方法。
发明内容
本发明的微调时间延迟电路允许信号在指定范围内小幅移动以补偿电子电路或系统中的变化，从而实现最优采样。变化的来源可以是，例如芯片非时间恒定部分中工艺、温度或电压的改变。本发明的微调时间延迟电路可编程并允许对时钟信号或数据信号以小幅增量移动从而在逐个芯片的基础上实现最优采样时间。例如可以选择10皮秒的移动幅度。此外，时钟或数据信号都能够通过微调时间延迟电路进行移动。因此，当数据信号和时钟信号都通过微调时间延迟电路运行时，时钟信号就能够相对于数据信号有效地在时间上向后移动。
因此，本发明是为采样信号产生微小延迟的电子设备。该设备包括串联耦合并产生第一电路分支的第一多个延迟装置。包括相互串联耦合的第二多个延迟装置的第二电路分支与第一电路分支并联耦合。此外，偏移延迟装置与第二电路分支串联耦合。选择该偏移延迟装置以使其具有与第一多个延迟装置中每一个都不同的延迟值。将多个抽头耦合至所述延迟装置的每一个的输出以耦合外部电路和所述电子设备。此外，各种包括相互串联耦合的附加多个延迟装置的可任选附加电路分支与第一和第二电路分支串联耦合。该附加可任选的电路分支中的每一个还都包括串联耦合至上述附加多个延迟装置的偏移延迟装置。
本发明还是一种选择延迟抽头用于补偿电路或系统中变化以实现最优采样的方法。该方法包括输入一信号并基于原始输入信号生成多个时间延迟信号。将多个时间延迟信号与参考相比较以确定是否完成所需延迟。随后就基于生成的多个时间延迟信号和信号补偿来选择延迟抽头。
图1是本发明微调时间延迟电路的一个典型实施例。
图2是本发明微调时间延迟电路的一个可选典型实施例。
图3是来自图1或图2微调时间延迟电路输出抽头的输出电压的典型时序图。
图4是选择图1或图2微调时间延迟电路的输出延迟抽头以实现特定延迟的典型方法。
具体实施例方式
参考图1，一个微调时间延迟电路100的典型实施例包括多个信号延迟分支1111，1112，...，111n以及多个输出延迟抽头113。第一信号延迟分支1111包括多个第一缓冲器(例如电压跟随器)1011，1012，...，101m。与第一信号延迟分支1111并联的至少有第二信号延迟分支1112，以及任选的多个附加分支，诸如第n个信号延迟分支111n。微调时间延迟电路100的多个分支可用于增加差时控制的整个精度。第二至可选第n个信号延迟分支中的每一个都含有其后紧接着串联的多个缓冲器1051，1052，...，105p和1091，1092，...，109q的偏移缓冲器103和107。所有的缓冲器都可被选以具有相同或类似的传播延迟。然而，选择偏移缓冲器103和107以提供与多个第一缓冲器1011，1012，...，101m不同的传播延迟。
例如，如果选择所有缓冲器以具有100皮秒的传播延迟，则偏移缓冲器103和107就分别具有150皮秒和175皮秒的传播延迟，随后的表1就示出了每个延迟输出抽头113的延迟时间。
表1
参考图2，另一个微调时间延迟电路200的典型实施例包括多个信号延迟分支2111，2112，...，211n以及多个输出延迟抽头213。第一信号延迟分支2111包括多个第一反相器对2011a，2011b，...，201ma，201mb。不同于微调时间延迟电路100，图2的实施例使用反相器对而不是缓冲器。因为反相器通常产生输入信号的反相信号，所以就需要第二反相器来重新反相第一反相器的输出。反相器对假设要求信号的正确“相位”。如果相位不重要，就无需反相器对，并且就可在每个反相器之间使用抽头。
与第一信号延迟分支2111并联的至少有第二信号延迟分支2112，并可任选有多个附加分支，诸如第n个信号延迟分支211n。微调时间延迟电路200的多个分支可用于增加差时控制的整个精度。第二至可选第n个信号延迟分支中的每一个都含有其后紧接着串联的多个反相器对2051a，2051b，...，205pa，205pb和2091a，2091b，...，209qa，209qb的偏移反相器对203a，203b和107a，107b。所有的反相器对都可被选以具有相同或类似的传播延迟。然而，选择缓冲器203a，203b和207a，207b以提供与多个第一反相器对2011a，2011b，...，201ma，201mb不同的传播延迟。
例如，如果选择所有反相器以具有100皮秒的传播延迟，则偏移反相器203a和203b就分别具有150皮秒的传播延迟，而偏移反相器207a和207b就分别具有175皮秒的传播延迟，随后的表2就示出了每个延迟输出抽头213的延迟时间。
表2
参见图3，典型的延迟输出时序图300具有在第一组输出延迟抽头113或213(例如，输出延迟抽头D10，D11，...，D1j)处测得并代表来自微调时间延迟电路100或200的信号延迟输出的第一组波形3011，3012，...，301m。时间延迟305指示顺序的输出延迟抽头之间生成的时间延迟。每个第二组波形3031，3032，...，303p是在第二组输出延迟抽头113或213(例如，输出延迟抽头D20，D21，...，D2k)处测得并代表来自微调时间延迟电路100或200的信号延迟输出。差时时间延迟307指示第一信号延迟分支1111，2111和第二信号延迟分支1112，2112之间输出的信号时间差，从而图形化地示出了高分辨率时间延迟是如何生成的。例如，在抽头D10(图1)处采样的时钟信号和在抽头D20采样的数据信号将具有50皮秒的延迟(参见图1)。可以通过例如选择多个缓冲器的第一1011和偏移缓冲器103以具有最小差时传播延迟(例如，100和110皮秒相应分别导致10皮秒差时延迟)以实现更短的时间延迟。
此外，即使是更精密的延迟幅度(即小于任何缓冲器组件最短传播延迟的延迟)也可通过从用于数据信号和时钟信号的类似电路的抽头输出来实现。例如，数据信号和时钟信号被分别输入进类似的延迟电路100、数据信号延迟电路100d和时钟信号延迟电路100c(100c和100d未作为特定电路示出)。数据信号延迟电路100d的数据信号延迟分支111d1具有传播延迟为100皮秒的第一偏移缓冲器103d。时钟信号延迟电路100c的时钟信号延迟分支111c2具有传播延迟为110皮秒的第一偏移缓冲器103c。因此，数据信号延迟分支111d1和时钟信号延迟分支111c2之间的输出时间差就是10皮秒。
参见图4，一种用于延迟抽头选择过程400的典型方法通过选择多个输出延迟抽头113、213的至少一个来对变化进行调整(例如上述过程变化、温度变化)。输入信号进入微调时间延迟电路100、200(401)。该信号可以是时钟信号或数据信号。微调时间延迟电路100、200生成多个N时间延迟信号(403)，根据在此描述的为微调时间延迟电路100、200组件所选值来延迟多个时间延迟信号的每一个。将该信号与参考信号或期望值(例如可以是电气生成、计算或从查表中选择的值)相比较(例如，在一个或多个平衡路径延迟解码器中，未示出)(405)。基于比较步骤405做出是否实现所需延迟的判定(407)。如果所需延迟未完成，就重复比较步骤405直到完成407的延迟。一旦完成了所需延迟407，就由一个或多个平衡路径延迟解码器选择与所需延迟相关联的延迟抽头(409)，从而完成延迟抽头选择过程400。
为了便于理解本发明，已经描述了允许信号在指定范围内小幅移动以补偿电路或系统中变化从而实现最优采样的各种典型实施例。虽然没有明确地呈现，但是本领域普通技术人员能够预想出能够实现相同或类似目的的变化电路。例如，可以使用结合了缓冲器和反相器的延迟元件而不是单独使用一种延迟元件或在此示出的其他元件来构造混合微调时间延迟电路。此外，可以使用其他的信号延迟元件来代替缓冲器和/或反相器，而且此代替仍在本发明的范围内。因此，本发明的范围仅由所附权利要求限定。
权利要求
1.一种在采样信号中产生微小延迟的电子设备，所述电子设备包括串联耦合并产生第一电路分支的第一多个延迟装置；串联耦合并产生第二电路分支的第二多个延迟装置；所述第二电路分支与所述第一电路分支并联耦合；与所述第二电路分支串联耦合的偏移延迟装置，选择所述偏移延迟装置以使其具有与所述第一多个延迟装置中每一个都不同的延迟值；以及与所述多个延迟装置的每一个的输出相耦合的多个抽头，配置所述多个抽头以耦合外部电路和所述电子设备。
2.如权利要求1所述的电子设备，其特征在于，所述第一和第二多个延迟装置包括电压跟随器。
3.如权利要求1所述的电子设备，其特征在于，所述第一和第二多个延迟装置包括反相器。
4.如权利要求1所述的电子设备，其特征在于，所述多个延迟装置包括电压跟随器和反相器。
5.如权利要求1所述的电子设备，其特征在于，所述偏移延迟装置包括电压跟随器。
6.如权利要求1所述的电子设备，其特征在于，所述偏移延迟装置包括至少一个反相器。
7.如权利要求1所述的电子设备，其特征在于，还包括一个或多个附加电路分支，其中所述一个或多个附加电路分支的每一个都包括串联耦合的附加的多个延迟装置和一附加的偏移延迟装置，所述一个或多个附加电路分支相互并联耦合并与所述第一电路分支并联耦合。
8.如权利要求7所述的电子设备，其特征在于，所述附加的多个延迟装置和所述附加的偏移延迟装置包括电压跟随器。
9.如权利要求7述的电子设备，其特征在于，所述附加的多个延迟装置和所述附加的偏移延迟装置包括反相器。
10.如权利要求1所述的电子设备，其特征在于，还包括在所述偏移延迟装置输出处的附加延迟抽头。
11.一种在采样信号中产生微小延迟的电子设备，所述电子设备包括串联耦合并产生第一电路分支的第一多个电压跟随器；串联耦合并产生第二电路分支的第二多个电压跟随器；所述第二电路分支与所述第一电路分支并联耦合；与所述第二电路分支串联耦合的偏移电压跟随器，选择所述偏移电压跟随器以使其具有与所述第一多个电压跟随器中每一个都不同的延迟值；以及与所述多个电压跟随器的每一个的输出相耦合的多个抽头，配置所述多个抽头以耦合外部电路和所述电子设备。
12.如权利要求11所述的电子设备，其特征在于，还包括一个或多个附加电路分支，其中所述一个或多个附加电路分支的每一个都包括串联耦合的附加的多个电压跟随器和一附加的偏移电压跟随器，所述一个或多个附加电路分支相互并联耦合并与所述第一电路分支并联耦合。
13.一种在采样信号中产生微小延迟的电子设备，所述电子设备包括串联耦合并产生第一电路分支的第一多个反相器；串联耦合并产生第二电路分支的第二多个反相器；所述第二电路分支与所述第一电路分支并联耦合；与所述第二电路分支串联耦合的至少一个偏移反相器，选择所述至少一个偏移反相器以使其具有与所述第一多个反相器中每一个都不同的延迟值；以及与所述多个反相器的每一个的输出相耦合的多个抽头，配置所述多个抽头以耦合外部电路和所述电子设备。
14.如权利要求12所述的电子设备，其特征在于，还包括一个或多个附加电路分支，其中所述一个或多个附加电路分支的每一个都包括串联耦合的附加的多个反相器和至少一个附加的偏移反相器，所述一个或多个附加电路分支相互并联耦合并与所述第一电路分支并联耦合。
15.如权利要求14所述的电子设备，其特征在于，所述附加的多个反相器和所述附加的偏移反相器耦合成对。
16.一种选择延迟抽头用于补偿电路或系统中变化以实现最优采样的方法，所述方法包括输入信号；基于所述原始输入信号生成多个时间延迟信号；将所述多个时间延迟信号与参考相比较；验证所需延迟的完成；以及基于生成的所述多个时间延迟信号以及所述信号比较来选择延迟抽头。
17.如权利要求16所述的方法，其特征在于，所述多个时间延迟信号的每一个都是根据所述原始输入信号被延迟的，并且被延迟不同的时间量。
18.如权利要求16所述的方法，其特征在于，所述参考是电气生成的信号。
19.如权利要求16所述的方法，其特征在于，所述参考是计算值。
20.如权利要求16所述的方法，其特征在于，所述参考是从查表中选择的。
21.如权利要求16所述的方法，其特征在于，使用平衡路径延迟解码器来比较所述时间延迟信号。
22.如权利要求16所述的方法，其特征在于，还包括重复比较信号和参考直到完成所需延迟的验证。
全文摘要
微调时间延迟电路100用于微调捕获时钟信号和/或数据信号以补偿由系统或芯片中非时间恒定部分中其他变化引起的波动。其他变化包括工艺、温度或电压的差异。微调采样时间移动电路100允许对信号的小幅移动以实现最优采样。时间移动信号的各种延迟量可在多个输出延迟抽头113处提供。
文档编号H03H11/26GK1879301SQ200480033336
公开日2006年12月13日 申请日期2004年10月5日 优先权日2003年10月10日
发明者J·L·法甘, M·A·波萨德, D·S·科恩 申请人:爱特梅尔股份有限公司