空闲时段运用采样保持电路的充、放电电荷泵的校准装置的制作方法

专利名称：空闲时段运用采样保持电路的充、放电电荷泵的校准装置的制作方法
技术领域：
本发明是和锁相环(PLL)电荷泵技术相关，特别是和采样保持电荷泵相关。
背景技术：
数字系统通常依赖与操作定时同步的精确时钟和数据传输。晶体振荡器常用于产生基频时钟，然后根据所需频率，通过分频或倍频产生一个或多个频率。外部时钟经过分频或倍频可以作为内部时钟使用。通常时钟是采用锁相环(以下简称PLL)从振荡器输出产生。PLL是在今天的数字系统中被广泛使用的单元电路。
图1显示的是一个典型的PLL。鉴相器10接收到一个来自外部振荡器或时钟源的参考时钟。参考时钟的相位和频率与由压控振荡器(以下简称VCO)14生成的反馈时钟做相位和频率比较。反馈时钟就是PLL的输出时钟，或者由VCO14的输出时钟再次分频输出。
当某一输出的相位或频率与另一输入的相位和频率并不匹配时，鉴相器10输出充电输入、放电输入(以下分别简称UP，DN)信号。这些UP，DN信号电平的变化可以引起电荷泵(CHARGE PUMP)12对滤波电容20充、放电。对滤波电容20充放电会使VCO 14的输入电压增加或降低。VCO14根据该变化调整输出时钟的频率。反馈到鉴相器10的时钟同样随着VCO14的变化而变化。随着电荷泵(CHARGE PUMP)12对滤波电容20充、放电，改变输入到VCO 14的控制电压VCTL，使反馈时钟的相位和频率得到调整直到反馈时钟得到匹配。鉴相器10停止向电荷泵12提供充电输入和放电输入信号，直到检测到滤波电容20漏电或参考时钟发生变化。
持续时间较短的脉冲通常被用作UP，DN信号。例如，鉴相器10可以是一对简单的D触发器。当检测到有参考时钟输入时，一个D触发器输出UP脉冲。当检测到一个反馈时钟输入结束时，UP脉冲结束。当检测到反馈时钟输入时，另一个D触发器产生DN脉冲。当检测到参考时钟输入时，DN脉冲被清除。相位差越小，脉冲持续时间越短。
通常，当不需要相位调整时，UP和DN信号脉冲同时出现。当同时发生的UP和DN脉冲的持续时间相同时，电荷泵12就既不提供电流，也不提供相同的充放电电流给滤波电容20，由此提供一个零净电荷(net zero charge)。
在系统锁相的大部分时间里，电荷泵12应该输出一个零净电荷到滤波电容20。如果电荷泵(CHARGE PUMP)12 UP和DN不严格的匹配，一些净电荷可能会进入到滤波电容20。这些净电荷会导致一相位误差，因为VCO14会受轻微的反馈时钟的相位和频率改变的影响，这样他将不会准确地匹配参考时钟。来自VCO14的反馈时钟最终与参考时钟相匹配，相位误差和电荷泵(CHARGE PUMP)UP、DN电流失配成比例。
图2是输入到电荷泵的UP和DN信号并产生VCO控制电压的时序图。当一个输入参考时钟超前的差异被鉴相器检测到时，一个UP脉冲产生了。电荷泵通过把正电荷充入滤波电容，并将控制电压VCTL提高到VCO(假定VCO输出频率正比于控制电压)以响应UP脉冲。UP脉冲的宽度决定了电荷泵充到滤波电容的电量。一旦UP脉冲结束，控制电压保持稳定。
当鉴相器检测到相位滞后的差异时，一个DN脉冲产生了。电荷泵的DN脉冲将降低滤波电容的电荷，并将控制电压VCTL减小到VCO，以响应DN脉冲。DN脉冲的宽度决定了电荷泵充到滤波电容的电量。一旦DN脉冲结束，控制电压保持稳定。
最终，根据图2所示，相位匹配时的相位检测器同时输出UP和DN脉冲。控制电压将没有变化，但是电荷泵并不是完美的，电荷泵的晶体管被UP和DN脉冲开关时会产生干扰。一旦UP和DN使晶体管充电时失配，一个净电荷会把控制电压变成如图所示的样子。电荷泵晶体管的不匹配降低了PLL的锁相精度。
电荷泵常常是用CMOS晶体管制作的。CMOS电荷泵总是有误差，因为电子迁移率比空穴电子迁移率更高，P沟道晶体管的宽度需要比N沟道更宽，而更宽的晶体管的寄生电容更高，当开关时会产生更多的注入电荷。P/N求MOS的差异再加上由于工艺，电压和温度变化的反应。当晶体管漏端连接到控制电压和栅极被UP和DN脉冲开关时，P/N失配是很厉害的。因而标准CMOS电荷泵的电荷匹配较差。
根据IBM持有美国专利号5,508,660档案透露的源跟随(SOURCE-FOLLOWER)电荷泵的例子。它使用了一个NMOS晶体管驱动控制电压的高，一个PMOS晶体管驱动控制电压的低。这个设计可以处理相位错误，噪声和工艺，电压，温度跟踪问题。
图3所示一个已有技术采用了源切换电荷泵。P-和N沟道驱动晶体管24，26是共栅晶体管分别偏置在常偏电压BIASP，BIASN。晶体管24，26是通过置高和置低它们的源极电压来开关，这样是被它们的源极或源切换控制。
当DOWN脉冲DN是高电平时，N沟道晶体管28打开。对N沟道驱动晶体管26的源极充电，降低它的源极电压直到栅源电压超越N沟道极限。电流从滤波电容的上部流出，通过N沟道晶体管26，N沟道晶体管28到地到对滤波电容20放电，逐渐减少控制电压VCTL。
当up脉冲UP建立时，它的反相信号UPB是低电平脉冲，打开P沟道晶体管22。P沟道驱动晶体管24的源极充电，提高它的电压直到栅源电压差超过P沟道极限。从电源来的电流，穿过P沟道晶体管22，24对滤波电容20充电，提高控制电压VCTL。
晶体管22，28是被UPB和DN脉冲频繁开关的，对驱动晶体管24，26的源极电压的开关使这些晶体管开关。见专利持有者国家半导体公司的美国专利号5,656,563的例子。
当晶体管22，28被关闭，驱动晶体管24，26的源极浮空。关闭时间取决于gm/C响应速率，这是不想要的，这样就从滤波电容获得附加电荷。这可能导致一个明显的相错。更严重的是，补给晶体管22，28的生成电流是依赖于器件的宽长比和栅源电压。这样电荷泵up/down电流就对工艺，温度和工作电压变化非常敏感。
转移到滤波电容的电荷可能不仅仅依赖于驱动晶体管24、26，BIASP、BIASN的栅源电压，也依赖于漏源电压。栅电压BIASP和BIASN是和驱动晶体管24，26的漏源电压无关的。这导致更大的失配和相差。
图3所示的电荷泵脉冲控制信号UP，DOWN极性相反。一个低有效UPB脉冲总是和一个高有效DN脉冲一起工作。从鉴相器来的UPB，DN在时间上的不匹配造成更大的失配电流。当鉴相器只是输出正逻辑脉冲，从UP反相产生UPB时会有一个额外的延迟。脉冲宽度及上升和下降时间经反相后会被改变。此延时和畸变也会造成额外相差。

发明内容
为了减少相差需要一个充放电电流非常匹配的电荷泵。可以采用采样保持电路给电荷泵提供偏置。
本发明采用如下技术方案，电荷泵的组成电荷泵的充电输入端，和放电输入端；输出端，包括一输出电容，在充电输入时，所述输出电容充电，在放电输入时，所述输出电容放电；固定电流源，提供一个相对恒定的源电流给第一节点；可变电流源，提供一个变化源电流给第二节点，其中变化源电流的电流变化由控制电压控制；第一驱动晶体管，根据充电输入，连接并控制在第一连接节点与输出端之间的电流；第二驱动晶体管，根据放电输入，连接并控制在第二连接节点与输出端之间的电流；第一串联晶体管，根据充电输入或其反相信号，连接并控制在第一连接节点与中间节点之间的电流；第二串联晶体管，根据放电输入或其反相信号，连接并控制在第二连接节点与中间节点之间的电流；采样电容，用于存储采样电荷，为可变电流源提供控制电压；采样开关，当充电输入和放电输入为无效时，连接并控制中间节点和采样电容之间的电流。
本发明还提供了一个电流调整电荷泵，包含一个电流源，连接在电源和一个上连接节点之间；第一驱动晶体管，包括一个由反相的充电信号驱动的栅极，与上连接节点相连的源极，和与中间节点相连的漏极；第一串联晶体管，包括有充电信号驱动的栅极，与上连接节点相连的源极，以及与中间节点相连的漏极；第二驱动晶体管，包括由放电信号驱动的栅极，与下连接节点相连的源极，以及与输出相连的漏极源极；第二串联晶体管，包括由反相的放电信号驱动的栅极，与下连接节点相连的源极，以及与中间节点相连的漏极源极；第一开关晶体管，包括由反相的充电信号驱动的栅极，与中间节点相连的漏极，以及与中间开关节点相连的源极；第二开关晶体管，包括由反相的放电信号驱动的栅极，与中间开关节点相连的漏极，与电荷存储节点相连的源极；一个采样电容，连接在电荷存储节点和固定电压之间；一个固定沉电流晶体管，包括由偏置电压驱动的栅极，与下连接节点相连的漏极，以及与中沉节点(mid-sink)相连的源极；可变沉电流晶体管，包括与电荷存储节点相连的栅极，与中沉节点相连的漏极，以及与地相连的源极。
此外，本发明提供的一个精确电荷泵，当对滤波电容器充放电时，输出节点具有相匹配的充电和放电电流，所述精确电荷泵包括一个充电输入信号为高时，对滤波电容器充电；一个充电输入信号的反相信号为低时，对滤波电容器充电；一个放电输入信号为高时，对滤波电容器放电；一个放电输入信号的反相信号为低时，对滤波电容器放电；固定电流源装置，产生一个固定电流到第一节点；可变电流源装置，根据控制节点的控制电压产生一个可调整电流到第二连接节点；第一驱动晶体管装置，响应栅极的充电输入信号的反相信号，以产生第一连接点到输出节点的电流；第一串联晶体管装置，响应栅极的充电输入信号，以产生第一连接点到中间节点的电流；第二驱动晶体管装置，响应栅极的放电输入信号，以产生第二连接点到输出节点的电流；第二串联晶体管装置，响应栅极的放电输入信号的反相信号，以产生第二连接点到中间节点的电流；采样电容器装置，用来存储电荷以在控制节点产生控制电压；采样开关装置，当充电输入信号的反相信号和放电输入信号的反相信号都为高时，对中间节点和控制节点之间进行控制。


下面，参照附图，对于熟悉本技术领域的人员而言，从对本发明方法的详细描述中，本发明的上述和其他目的、特征和优点将显而易见。
图1典型PLL的示意图。
图2是UP，DOWN输入到电荷泵和用它的结果来控制压控振荡器VCO的时序图。
图3所示一个已有的采用源切换电荷泵。
图4是图示一个电荷泵和采样保持电路的电流匹配。
图5是采样保持电荷泵的波形图。
具体实施例方式
本发明是对电荷泵的改进。以下说明将描述该专利申请细节的前后关系和它的必要需求。很多改进及相关理论将被详细论述。因此，本发明不会有意的限制详细具体的描述，且将会在宽范围内详述相关的原理及展现其新颖的特色。
发明者实现了用采样保持技术使电荷泵有更好电荷匹配。此电荷泵包含了一个电流源和一个电流沉(current sink)。电流从一个电流源流出，被强迫全部通过一个电流沉电流晶体管。沉电流晶体管的栅极和源极连接在一起，其工作在饱和状态，并且具有与超过其阈值电压的栅-源(gate-to--source)电压的平方成比例的电流。调整栅-源电压以接受(sink)与电流源所产生电流相等的电流。
一个采样电容存储栅-源电压。在校准周期内，当沉电流晶体管的栅极和源极相连时，对采样电容充电。在下一个时间周期，栅极和源极断开。存储在采样电容中的栅-源电压驱动电流沉电流晶体管接受同校准周期中一样的电流。在下一个校准周期中，源极电流被再采样，且栅-源电压和电流池被再调整。加到采样电容上的电压逼近一个目标值，该目标值与环路滤波器送出的UP，DOWN电流相匹配。
在电荷泵空闲时段进行校准和采样。通常电荷泵可以加以或去除脉冲以响应鉴相器。两两脉冲之间的空闲时段可以用来向源电流采样并调整沉电流。
图4是一个电荷泵和采样保持电路匹配电流示意图。电荷泵140接收到从鉴相器来的控制信号UP，UPB，DN，DNB，该鉴相器将PLL或类似装置，例如调整电荷泵电流的频率合成器，延迟锁定环、扩频时钟发生器。电荷泵140的输出信号V+，驱动环路滤波器138。环路滤波器138包括从V+通过被串联电阻134分离的电容器130、136，以及电容器128和电阻132接地。环路滤波器138的输出VTUNE，是设定输出和反馈频率的VCO感应的电压。另一个环路滤波器可以被替代，例如用同节点的VTUNE和V+替代单个电容器到接地。
鉴相器产生较高的UP脉冲和较低的UPB脉冲对环路滤波器138充电，提高VTUNE电压，增加VCO的振荡频率。鉴相器的较高的DN脉冲和较低的DNB脉冲对环路滤波器138放电，降低VTUNE电压并减慢VCO的振荡频率。当空闲时段，例如在参考时钟的两个沿之间，UP，DN是低，UPB，DNB是高。在该空闲时段进行校准，通过连接中间节点与采样电容122进行源电流采样，通过存储需要的栅极电压以使沉电流与源电流相匹配。在采样电容122上的电压是VSTORE，该电压反馈到N沟道沉电流晶体管126的栅极来调整到地的电流。
电流源由串联在电源和节点V1中间的P沟道晶体管102，106构成。电流沉由N沟道晶体管124，126构成，它们串联在节点V2和地之间。
电流参考108与地之间形成一个参考电流，该参考电流使得电流流经串联到电源的P沟道晶体管100，104。P沟道晶体管104的漏端连结P沟道晶体管100，102的栅极，偏压VBIAS1加在P沟道晶体管104，106的栅极。流经晶体管102，106的电流相对恒定，且与输出电压V+无关。
电流沉N沟道晶体管124的栅极被VBIAS2偏置。采样电压VSTORE加在N沟道晶体管126的栅极，相当于一个可调整电流沉。节点V2到地的电流就由VSTORE控制。校准期间调整该电压，从而提高通过P沟道晶体管102，106的电流。
电流是在两个节点V1和V2之间被P沟道晶体管110，112和N沟道晶体管114，116切换。在UPB为较低脉冲时，输出节点V+被充电电流穿过P沟道晶体管112驱动到高电平，当DN为较高脉冲时，放电电流穿过N沟道晶体管116，输出节点V+则被驱动到低电平。
当UP是低时，电流从电流源晶体管102，106被转向通过P沟道晶体管110到中间节点V-。当DNB为高时，电流穿过N沟道晶体管114。
当进行校准时，UP为低，同时DNB为高。在空闲时段，晶体管112，116关闭晶体管110，114打开。电流由P沟道晶体管102，106构成的电流源流到节点V1，然后通过空闲晶体管110，114到节点V2，然后再通过N沟道晶体管124，126构成的电流沉。被采样电容122保持的栅极电压VSTORE调整通过晶体管126的向下的电流。
感测晶体管118，120的功能在电路中起开关作用。当感测晶体管118，120打开时，它们采用二极管连接模式连接N沟道晶体管126，N沟道晶体管126的栅极VSTORE和漏端被连接在一起穿过晶体管118，120，114，124，相当于一个理想电流源。采样电容122的采样电压VSTORE对应N沟道晶体管126流入采样电流源的栅-源电压。一个置于饱和区的CMOS晶体管的电流由它的栅源电压和器件宽长比决定。通过保持晶体管的栅源电压，该晶体管提供采样电流。
当通过空闲晶体管110，114的电流流经中间节点V-时，在空闲时段对流经中间节点V-的P沟道晶体管106的电流进行采样。在空闲时段，同时打开感测晶体管118，120，对节点V-的电流进行采样，晶体管118，120连接V-与采样电容122。当中间节点电压V-高于VSTORE时，V-就向VSTORE充电，当中间节点电压V-低于VSTORE时，VSTORE就向V-放电。
N沟道感测晶体管118的栅极为UPB，在空闲时段该信号为高，信号DNB连接N沟道感测晶体管120的栅极，在空闲时段也为高。在上述空闲时段，采样电容122的上方节点VSTORE被调准到使流经晶体管126的沉电流与进入中间节点V-的电流一致。当沉电流小于源电流，V-超过VSTORE，采样电容122被充电使VSTORE提高，提高流经晶体管126的电流，最终VSTORE低于中间节点电压V-。当沉电流比源电流大得多时，V-低于VSTORE，采样电容122放电且VSTORE降低，穿过晶体管126的电流减少，最后中间节点电压V-升高。由此采样电容122的电压VSTORE变化以配合反馈环路的电流。
图5是一个采样保持电荷泵工作的波形图。参考时钟REFCK和反馈时钟FBCK通过一个鉴相器作比较。当反馈时钟太慢，FBCK的上升沿滞后于REFCK的上升沿。UP脉冲为高且UPB脉冲为低。这使电荷泵让环路滤波器充电，升高VTUNE和增加VCO频率，加快反馈时钟。这是一个充电周期。
当反馈时钟太快时，FBCK的上升沿领先于REFCK的上升沿。DN脉冲为高且DNB脉冲为低。这引起电荷泵环路滤波器放电，VTUNE电压降低且VCO频率降低，反馈时钟变慢。这是一个放电周期。
当FBCK和REFCK的上升沿靠得很近时，UP和DN会是高脉冲。这是一个锁相周期。相位校准后充、放电流抵消。
当UP和DN脉冲都不是高时，出现了一个空闲周期。这些空闲周期发生在参考时钟上升沿之间，可用来进行校准。
在校准周期，感测晶体管118，120都打开，中间节点V-到采样电容122连通。这导致晶体管126的栅极，漏极通过其他的晶体管连接。存储电压VSTORE是通过调整晶体管126的栅源电压被调整以更好地使电流匹配。一旦UPB或DNB电压下降，采样就结束，电荷保留在采样电容122中。这样在空闲期间，P沟道晶体管102提供的采样电流实现了电流沉的调整，以及所需匹配电流的VSTORE电压向栅源电压的收敛。
从波形上看所形成的UP或DN脉冲的时间长度有不同，且没有同样的超前和滞后的周期，但该时间长度可能是一个固定的时间。脉宽也可能和超前滞后时间成比例。例如在REFCLK的各个其它上升沿以后，或一个定时器或计数器到预计值之后，校准频率可以减小。这都可以编程实现。
业内人士可以用其他变通方法实现本发明。例如，用相应修改的UP/DOWN校准控制可以对P和N沟道器件进行倒换。电容器的另外一端连接到电源或者一个中间电压或者一些其他电压。电容可能是沉电流晶体管自身的寄生电容。UP和DOWN脉冲极性倒换作为输入。也可以采用信号的倒置。器件的尺寸可变，随工艺和电路革新。MOS晶体管以外的器件也可能被使用。还可以加入其它器件例如晶体管，电容器，或者电阻。例如，通过在采样电容122旁加入一个串联电阻器能够调整R-C时间常数和反馈通路的响应时间。
多种滤波器可以和电荷泵配合使用。一个采样电容可能代替滤波器，或者更复杂的滤波器。所示的环路滤波器仅是用于驱动VCO输入的多种可用的滤波器之一。
实施例中并未给出电荷泵的所有工作模式。除了同时的空闲模式和锁定模式，也可以使用单独的空闲模式或者单独的锁定模式。除了使用两个串联晶体管采样P沟道晶体管106的参考电流，也可以采用一个晶体管或者一个传输门。用一个与门产生一个门控制信号，或者，使用DeMorgan’s法则，把UPB，DNB作为输入，用一个或非门产生另一个门控制信号。
当输出电压稍做改变时，晶体管的级连(串联)帮助减少沟道长度调制效应，维持恒定电流。级连晶体管可以工作在饱和态在短时内可以工作在线性区域。除了级连晶体管，也可采用单个晶体管。其他的技术也可以用于缩小沟道长度调制效果。电流可能流向另一方向，因此源与沉(sink)的术语也可以倒换。
权利要求
1.电荷泵的组成电荷泵的充电输入端，和放电输入端；输出端，包括一输出电容，在充电输入时，所述输出电容充电，在放电输入时，所述输出电容放电；固定电流源，提供一个相对恒定的源电流给第一节点；可变电流源，提供一个变化源电流给第二节点，其中变化源电流的电流变化由控制电压控制；第一驱动晶体管，根据充电输入，连接并控制在第一连接节点与输出端之间的电流；第二驱动晶体管，根据放电输入，连接并控制在第二连接节点与输出端之间的电流；第一串联晶体管，根据充电输入或其反相信号，连接并控制在第一连接节点与中间节点之间的电流；第二串联晶体管，根据放电输入或其反相信号，连接并控制在第二连接节点与中间节点之间的电流；采样电容，用于存储采样电荷，为可变电流源提供控制电压；采样开关，当充电输入和放电输入为无效时，连接并控制中间节点和采样电容之间的电流。
2.根据权利要求1所述的电荷泵，其特征在于所述采样开关包含采样晶体管和控制逻辑门；采样晶体管在栅极接收逻辑输出信号；所述逻辑门接收充电输入信号和放电输入信号或充电输入信号和放电输入信号的反相信号，并形成逻辑输出信号。
3.根据权利要求1所述的电荷泵，其特征在于所述采样开关管包含串联在中间节点和采样电容控制节点之间的第一采样晶体管和第二采样晶体管；第一采样晶体管在栅极接收充电输入信号的反相信号；第二采样晶体管在栅极接收放电输入信号的反相信号。
4.根据权利要求3所述的电荷泵，其特征在于所述第一采样晶体管是N沟道晶体管；第二采样晶体管也是N沟道晶体管。
5.根据权利要求4所述的电荷泵，其特征在于所述第一驱动晶体管是一个P沟道晶体管；所述第一串联晶体管也是一个P沟道晶体管；第二驱动晶体管是一个N沟道晶体管；第二串联晶体管是一个N沟道晶体管。
6.根据权利要求5所述的电荷泵，其特征在于所述充电输入端施以低脉冲，以使输出电容器充电；所述放电输入端施以高脉冲，以使输出电容器放电。
7.根据权利要求6所述的电荷泵，其特征在于，进一步包括一个环路滤波器，包括由电荷泵实现充、放电的输出电容；一个鉴相器，接收反馈时钟和参考时钟，根据鉴相结果，产生充电输入和放电输入信号；一个压控振荡器，感应输出电容的输出电压，并产生频率与输出电压相关的反馈时钟。
8.根据权利要求7所述的电荷泵，其特征在于锁相环内鉴相器的鉴相结果之间的空闲时段内，充电输入信号为高，放电输入信号为低；在空闲时段内，对中间节点进行采样。
9.根据权利要求8所述的电荷泵，其特征在于当锁相环处于稳态且反馈时钟与参考时钟的相位之间无相位差时的锁相时段内，充电输入信号为低，放电输入信号为高；在该锁相时段，第一和第二驱动晶体管均打开。
10.根据权利要求3所述的电荷泵，其特征在于可变电流源包括第一沉电流晶体管，在其栅极接收第一偏置电压；第二沉电流晶体管，在其栅极接收控制电压；第一沉电流晶体管和第二沉电流晶体管串联在第二连接节点和地之间。
11.根据权利要求10所述的电荷泵，其特征在于第一和第二沉电流晶体管是N沟道晶体管。
12.根据权利要求11所述的电荷泵，其特征在于，固定电流源包含第一源晶体管，在其栅极接收第二偏置电压；第二源晶体管，在其栅极接收第三偏置电压；第一源晶体管和第二源晶体管串联在第一连接节点和电源之间。
13.根据权利要求12所述的电荷泵，其特征在于第一和第二源晶体管是P沟道晶体管。
14.根据权利要求13所述的电荷泵，其特征在于，所述电荷泵进一步包括偏置产生器，产生第二偏置电压，所述偏置产生器包括一个第一偏置晶体管，一个第二偏置晶体管，和一个参考电流源串联在电源和地之间；第一偏置晶体管的栅极接收第二偏置电压；第二偏置晶体管的栅极接收第三偏置电压；第二偏置晶体管和参考电流源之间的节点产生第二偏置电压。
15.根据权利要求14所述的电荷泵，其特征在于采样电容连结在具有控制电压的控制节点和地之间。
16.根据权利要求15所述的电荷泵，其特征在于第一驱动晶体管和第一串联晶体管具有相同的栅尺寸；第二驱动晶体管和第二串联晶体管具有相同的栅尺寸；由此串联晶体管与驱动晶体管匹配。
17.一个电流调整电荷泵，包含一个电流源，连接在电源和一个上连接节点之间；第一驱动晶体管，包括一个由反相的充电信号驱动的栅极，与上连接节点相连的源极，和与中间节点相连的漏极；第一串联晶体管，包括有充电信号驱动的栅极，与上连接节点相连的源极，以及与中间节点相连的漏极；第二驱动晶体管，包括由放电信号驱动的栅极，与下连接节点相连的源极，以及与输出相连的漏极；第二串联晶体管，包括由反相的放电信号驱动的栅极，与下连接节点相连的源极，以及与中间节点相连的漏极；第一开关晶体管，包括由反相的充电信号驱动的栅极，与中间节点相连的漏极，以及与中间开关节点相连的源极；第二开关晶体管，包括由反相的放电信号驱动的栅极，与中间开关节点相连的漏极，与电荷存储节点相连的源极；一个采样电容，连接在电荷存储节点和固定电压之间；一个固定沉电流晶体管，包括由偏置电压驱动的栅极，与下连接节点相连的漏极，以及与中沉节点(mid-sink)相连的源极；可变沉电流晶体管，包括与电荷存储节点相连的栅极，与中沉节点相连的漏极，以及与地相连的源极。
18.根据权利要求17所述的电流调整电荷泵，其特征在于第一串联晶体管和第一驱动晶体管是P沟道晶体管；第二串联晶体管，第二驱动晶体管，第一开关晶体管，第二开关晶体管，固定沉电流晶体管，和可变沉电流晶体管是N沟道晶体管。
19.一个精确电荷泵，当对滤波电容器充放电时，输出节点具有相匹配的充电和放电电流，所述精确电荷泵包括一个充电输入信号为高时，对滤波电容器充电；一个充电输入信号的反相信号为低时，对滤波电容器充电；一个放电输入信号为高时，对滤波电容器放电；一个放电输入信号的反相信号为低时，对滤波电容器放电；固定电流源装置，产生一个固定电流到第一节点；可变电流源装置，根据控制节点的控制电压产生一个可调整电流到第二连接节点；第一驱动晶体管装置，响应栅极的充电输入信号的反相信号，以产生第一连接点到输出节点的电流；第一串联晶体管装置，响应栅极的充电输入信号，以产生第一连接点到中间节点的电流；第二驱动晶体管装置，响应栅极的放电输入信号，以产生第二连接点到输出节点的电流；第二串联晶体管装置，响应栅极的放电输入信号的反相信号，以产生第二连接点到中间节点的电流；采样电容器装置，用来存储电荷以在控制节点产生控制电压；采样开关装置，当充电输入信号的反相信号和放电输入信号的反相信号都为高时，对中间节点和控制节点之间进行控制。
20.根据权利要求19所述的精确电荷泵，其特征在于所述采样开关装置包括第一开关晶体管装置，响应栅极的充电输入信号的反相信号，以控制第一通道的电流；第二开关晶体管装置，响应栅极的放电输入信号的反相信号，以控制第二通道的电流；第一开关晶体管和第二开关晶体管串联在中间节点和控制节点之间。
全文摘要
本电荷泵可产生精确匹配的充放电电流可用于锁相环驱动环路滤波器。一个可变电流沉电流晶体管通过它的栅源电压调整来匹配从一个固定电流源来的一个源电流。一个中间节点在两个串联晶体管之间在电流源和沉之间被一个采样晶体管采样，连结中间节点到一个采样电容器。采样电容器的电压就是可变电流沉电流晶体管的栅源电压。当电荷泵在校准周期时可变电流沉电流晶体管的栅和漏通过采样晶体管连通。当沉电流与源电流匹配，存储在采样电容器中栅源电压达到稳态。驱动晶体管中的充放电电流就与串联晶体管一样，电流完全相同。
文档编号H03L7/06GK1747297SQ20051006889
公开日2006年3月15日 申请日期2005年5月13日 优先权日2004年8月27日
发明者张善銮, 黄永基 申请人:百利通电子(上海)有限公司