专利名称：数字式时间继电器的制作方法
技术领域：
本实用新型涉及采用数字电路原理的动作延时数字式时间继电器，具体为用于电力系统继电保护或自动控制回路中用的数字式时间继电器。
背景技术：
目前国内电力系统应用老的电磁型、晶体管型的时间继电器，因电力系统要求时间级差缩短且继电器维护工作量大，已不能满足电力系统广大用户新的需要，而被大量的数字式时间继电器所替代，而数字式时间继电器被广泛采用后，因抗干扰能力均较弱，在与电磁式电流、电压继电器配合时由于启动时因电流、电压继电器触点的抖动有时造成时间继电器的无延时出口、在系统存在残压峰值达15V情况时也有可能造成无延时出口，在电磁干扰较大的环境下也易出现无延时出口现象，这些问题已在近几年电力系统中多次发生无延时出口误动事故，给电力系统造成很大的损失。
发明内容
本实用新型的目的是提供一种结构简单、高精度、高抗干扰能力数字拨盘开关整定的动作延时数字式时间继电器。本实用新型的目的是这样实现的它包含电源电路的换相整流电路(10)-1、高频滤波电路(1)-4、直流瞬时出口(11)-1、直流单路延时出口(12)-1、直流双路延时出口(12)-2、降压稳压电路(13)-1、电感滤波电路(1)-3、电磁兼容滤波电路(1)-5，变压器T、整流电路(10)-2，交流瞬时出口(11)-2、交流单路延时出口(12)-3、交流双路延时出口(12)-4、稳压电路(13)-2，低频滤波电路(1)-6，延时电路由耦合电容滤波电路(1)-1、晶体振荡器(3)、补偿电路(4)、清零电路(6)、闭锁电路(5)、2n分频电路(2)-1、÷10分频电路(2)-2、÷10÷10分频电路(2)-3、个位计数电路(7)-1、十位、百位计数电路(7)-2、单路符合整定电路(8)-1、双路符合整定电路(8)-2、积分电路(1)-2、锁存电路(9)、电容器C、电阻R、集成电路D、晶体管V、电感L。晶体振荡器(3)连接2n分频电路(2)-1，补偿电路(4)连接÷10分频电路(2)-2，闭锁电路(5)连接清零电路(6)，清零电路(6)连接÷10分频电路(2)-2、÷10÷10分频电路(2)-3、个位计数电路(7)-1、十位、百位计数电路(7)-2、锁存电路(9)，2n分频电路(2)-1连接÷10分频电路(2)-2，÷10分频电路(2)-2连接÷10÷10分频电路(2)-3，÷10÷10分频电路(2)-3连接个位计数电路(7)-1，个位计数电路(7)-1连接十位、百位计数电路(7)-2，个位计数电路(7)-1和十位、百位计数电路(7)-2连接单路符合整定电路(8)-1、双路符合整定电路(8)-2，整定电路(8)-1连接积分电路(1)-2、锁存电路(9)，锁存电路(9)输出t1连接直流电源电路的直流单路延时出口(12)-1、双延时时锁存电路(9)输出t2连接直流电源电路的直流双路延时出口(12)-2，锁存电路(9)输出t1连接交流电源电路的交流单路延时出口(12)-3、双延时时锁存电路(9)输出t2连接交流电源电路的交流双路延时出口(12)-4，直流电路直流规格的耦合电容滤波电路(1)-1。延时电路由耦合电容滤波电路(1)-1由C1、C2、C4、C6、C7、C10组成，C1、C2、C4、C6、C7、C10相并联在12V稳压电源间，一端接+12V，另一端接地，晶体振荡器(3)由电阻R1和晶体G组成，R1和G的一端相连再与D1的11连接，R1的另一端与D1的10连接，G的另一端与D1的9连接，2n分频电路(2)-1由D1组成，D1的16接+12V，D1的8、D1的12接地，D1的15与D2的15连接，÷10分频电路(2)-2由D2组成，D2的16、D2的10接+12V，D2的8、D2的9、D2的5接地，补偿电路(4)由R2、R3、R4、M1、M2、M3组成，R2、R3、R4的一端接地，M1、M2、M3的一端与+12V连接，R2的另一端与M1的另一端和D2的4连接，R3的另一端与M2的另一端和D2的12连接，R4的另一端与M3的另一端和D2的13连接，D2的3与+12V连接，闭锁电路(5)由瞬时中间的一副动断触点组成，其动断触点K1-1的一端接+12V电源，另一端与D2的1、D3的7、D3的15、D4的7、D4的15、、D5的7、D5的11、R7的一端、C5的一端，清零电路(6)由C5、R7组成，C5的另一端与+12V连接，R7的另一端接地，÷10÷10分频电路(2)-3由D3B组成，D2的2与D3B的10及A连接，D3B的16接+12V，D3B的9接地，D3B的14接B，个位计数电路(7)-1、十位、百位计数电路(7)-2由D3A和D4组成，D4的16与+12V连接，D3A的1、D4的9、D4的1接地，D3A的2接CL，D3A的3与V1、V13的一端连接，D3A的4与V2、V14的一端连接，D3A的5与V3、V15的一端连接，D3A的6与V4、V16的一端、D4的2连接，D4的3与V5、V17的一端连接，D4的4与V6、V18的一端连接，D4的5与V7、V19的一端连接，D4的6与V8、V20的一端、D4的10连接，D4的11与V9、V21的一端连接，D4的12与V10、V22的一端连接，D4的13与V11、V23的一端连接，D4的14与V12、V24的一端连接，单路符合整定电路(8)-1、由V1-V12，S1、S2、S3、R8组成，V1的另一端与S1的1连接，V2的另一端与S1的2连接，V3的另一端与S4的1连接，V4的另一端与S1的8连接，V5的另一端与S2的1连接，V6的另一端与S2的2连接，V7的另一端与S2的4连接，V8的另一端与S2的8连接，V9的另一端与S3的1连接，V10的另一端与S3的2连接，V11的另一端与S3的4连接，V12的另一端与S3的8连接，双延时V13的另一端与S4的1连接，V14的另一端与S4的2连接，V15的另一端与S4的4连接，V16的另一端与S4的8连接，V17的另一端与S5的1连接，V18的另一端与S5的2连接，V19的另一端与S5的4连接，V20的另一端与S5的8连接，V21的另一端与S6的1连接，V22的另一端与S6的2连接，V23的另一端与S6的4连接，V24的另一端与S6的8连接，S1的A、S2的A、S3的A与R8、C8的一端、D5的6连接，双延时电路S4的A、S5的A、S6的A与R9、C9的一端、D5的12连接，R8的另一端接+12V，双延时电路R9的另一端接+12V，积分电路(1)-2由C8构成，双延时电路C8、C9的另一端接地，锁存电路(9)由D5构成，D5的16、5、3、15与+12V连接，D5的8、14、4接地。电磁兼容滤波电路(1)-5、电感滤波电路(1)-3、低频滤波电路(1)-6，电感滤波电路(1)-3由L1，L2组成，L1、L2串入激励量输入端，电磁兼容滤波电路(1)-5由L3、L4、C15、C1构成，L3、L4串入稳定电压12V和延时电路地的输入端，C15、C1并在L3、L4的输出端既12V稳压电源的输入端，低频滤波电路(1)-6，由1L1、112、1C11、1C16组成，111、1L2串入整流电路后的电源间，1C11、1C16并入1L1、112输出端。本实用新型优点是抗干扰能力强，可有效防止因输入启动触点抖动造成继电器误动和防止系统残压使继电器零秒出口。能够满足JB/T 9568-2000《电力系统继电器、保护及自动化装置通用技术条件》5.18.1.4中规定的承受快速瞬变干扰能力最高严酷等级IV级要求。5.18.1.3中规定的承受辐射电磁场干扰能力最高严酷等级III级要求。5.18.1.2中规定的承受静电干扰能力严酷等级III级要求。延时精度高、一致性好、整定方便。
图1是本实用新型数字式时间继电器的直流规格电源方框图。图2是本实用新型数字式时间继电器的交流规格电源方框图。图3是本实用新型数字式时间继电器的延时电路方框图。图4是本实用新型数字式时间继电器的延时电路原理图。图5是本实用新型数字式时间继电器的直流规格的电源原理图。图6是本实用新型数字式时间继电器的交流规格的电源原理图。
具体实施方式
它包含电源电路的换相整流电路(10)-1、高频滤波电路(1)-4、直流瞬时出口(11)-1、直流单路延时出口(12)-1、直流双路延时出口(12)-2、降压稳压电路(13)-1、电感滤波电路(1)-3、电磁兼容滤波电路(1)-5，变压器T、整流电路(10)-2，交流瞬时出口(11)-2、交流单路延时出口(12)-3、交流双路延时出口(12)-4、稳压电路(13)-2，低频滤波电路(1)-6，延时电路由耦合电容滤波电路(1)-1、晶体振荡器(3)、补偿电路(4)、清零电路(6)、闭锁电路(5)、2n分频电路(2)-1、÷10分频电路(2)-2、÷10÷10分频电路(2)-3、个位计数电路(7)-1、十位、百位计数电路(7)-2、单路符合整定电路(8)-1、双路符合整定电路(8)-2、积分电路(1)-2、锁存电路(9)、电容器C、电阻R、集成电路D、晶体管V、电感L。晶体振荡器(3)连接2n分频电路(2)-1，补偿电路(4)连接÷10分频电路(2)-2，闭锁电路(5)连接清零电路(6)，清零电路(6)连接÷10分频电路(2)-2、÷10÷10分频电路(2)-3、个位计数电路(7)-1、十位、百位计数电路(7)-2、锁存电路(9)，2n分频电路(2)-1连接÷10分频电路(2)-2，÷10分频电路(2)-2连接÷10÷10分频电路(2)-3，÷10÷10分频电路(2)-3连接个位计数电路(7)-1，个位计数电路(7)-1连接十位、百位计数电路(7)-2，个位计数电路(7)-1和十位、百位计数电路(7)-2连接单路符合整定电路(8)-1、双路符合整定电路(8)-2，整定电路(8)-1连接积分电路(1)-2、锁存电路(9)，锁存电路(9)输出t1连接直流电源电路的直流单路延时出口(12)-1、双延时时锁存电路(9)输出t2连接直流电源电路的直流双路延时出口(12)-2，锁存电路(9)输出t1连接交流电源电路的交流单路延时出口(12)-3、双延时时锁存电路(9)输出t2连接交流电源电路的交流双路延时出口(12)-4。延时电路的耦合电容滤波电路(1)-1由C1、C2、C4、C6、C7、C10组成，C1、C2、C4、C6、C7、C10相并联在12V稳压电源间，一端接+12V，另一端接地，晶体振荡器(3)由电阻R1和晶体G组成，R1和G的一端相连再与D1的11连接，R1的另一端与D1的10连接，G的另一端与D1的9连接，2n分频电路(2)-1由D1组成，D1的16接+12V，D1的8、D1的12接地，D1的15与D2的15连接，÷10分频电路(2)-2由D2组成，D2的16、D2的10接+12V，D2的8、D2的9、D2的5接地，补偿电路(4)由R2、R3、R4、M1、M2、M3组成，R2、R3、R4的一端接地，M1、M2、M3的一端与+12V连接，R2的另一端与M1的另一端和D2的4连接，R3的另一端与M2的另一端和D2的12连接，R4的另一端与M3的另一端和D2的13连接，D2的3与+12V连接，闭锁电路(5)由瞬时中间的一副动断触点组成，其动断触点K1-1的一端接+12V电源，另一端与D2的1、D3的7、D3的15、D4的7、D4的15、、D5的7、D5的11、R7的一端、C5的一端，清零电路(6)由C5、R7组成，C5的另一端与+12V连接，R7的另一端接地，÷10÷10分频电路(2)-3由D3B组成，D2的2与D3B的10及A连接，D3B的16接+12V，D3B的9接地，D3B的14接B，个位计数电路(7)-1、十位、百位计数电路(7)-2由D3A和D4组成，D4的16与+12V连接，D3A的1、D4的9、D4的1接地，D3A的2接CL，D3A的3与V1、V13的一端连接，D3A的4与V2、V14的一端连接，D3A的5与V3、V15的一端连接，D3A的6与V4、V16的一端、D4的2连接，D4的3与V5、V17的一端连接，D4的4与V6、V18的一端连接，D4的5与V7、V19的一端连接，D4的6与V8、V20的一端、D4的10连接，D4的11与V9、V21的一端连接，D4的12与V10、V22的一端连接，D4的13与V11、V23的一端连接，D4的14与V12、V24的一端连接，单路符合整定电路(8)-1、由V1-V12，S1、S2、S3、R8组成，V1的另一端与S1的1连接，V2的另一端与S1的2连接，V3的另一端与S4的1连接，V4的另一端与S1的8连接，V5的另一端与S2的1连接，V6的另一端与S2的2连接，V7的另一端与S2的4连接，V8的另一端与S2的8连接，V9的另一端与S3的1连接，V10的另一端与S3的2连接，V11的另一端与S3的4连接，V12的另一端与S3的8连接，双延时V13的另一端与S4的1连接，V14的另一端与S4的2连接，V15的另一端与S4的4连接，V16的另一端与S4的8连接，V17的另一端与S5的1连接，V18的另一端与S5的2连接，V19的另一端与S5的4连接，V20的另一端与S5的8连接，V21的另一端与S6的1连接，V22的另一端与S6的2连接，V23的另一端与S6的4连接，V24的另一端与S6的8连接，S1的A、S2的A、S3的A与R8、C8的一端、D5的6连接，双延时电路S4的A、S5的A、S6的A与R9、C9的一端、D5的12连接，R8的另一端接+12V，双延时电路R9的另一端接+12V，积分电路(1)-2由C8构成，双延时电路C8、C9的另一端接地，锁存电路(9)由D5构成，D5的16、5、3、15与+12V连接，D5的8、14、4接地。电磁兼容滤波电路(1)-5、电感滤波电路(1)-3、低频滤波电路(1)-6，电感滤波电路(1)-3由L1，L2组成，L1、L2串入激励量输入端，电磁兼容滤波电路(1)-5由L3、L4、C15、C1构成，L3、L4串入稳定电压12V和延时电路地的输入端，C15、C1并在L3、L4的输出端既12V稳压电源的输入端，低频滤波电路(1)-6，由1L1、1L2、1C11、1C16组成，1L1、1L2串入整流电路后的电源间，1C11、1C16并入1L1、1L2输出端。
本实用新型包括整流电路、降压稳压电路、晶体振荡器、符合整定电路、计数电路、分频电路、清零电路、锁存电路、瞬时出口、延时出口并增设闭锁电路、补偿电路、多种形式的滤波电路构成，直流输入激励量经过滤波电路可提高抗快速瞬变干扰能力，滤波电路连接整流电路，整流电路输出连接滤波电路，滤波电路连接瞬时出口、延时出口、降压稳压电路，降压稳压电路连接滤波电路，滤波电路输出12V稳定电压供给延时电路。交流输入激励量经过变压器，变压器输出连接整流电路，整流电路连接滤波电路，滤波电路连接瞬时出口、延时出口、稳压电路，稳压电路连接滤波电路，滤波后输出12V稳定电压供给延时电路。晶体振荡器连接分频电路，补偿电路用于提高继电器的延时精度，补偿电路连接分频电路，清零电路连接分频电路、计数电路、锁存电路，分频电路连接计数电路，计数电路连接符合整定电路，符合整定电路连接滤波电路和锁存电路，闭锁电路连接清零电路，闭锁电路可防止输入启动触点抖动造成继电器误动和防止系统残压使继电器零秒出口。锁存电路输出连接延时出口电路。
图1，本实用新型直流规格电源方框图由换相整流电路(10)-1、高频滤波电路(1)-4、直流瞬时出口(11)-1、直流单路延时出口(12)-1、双延时为直流双路延时出口(12)-2、降压稳压电路(13)-1并增加电感滤波电路(1)-3、电磁兼容滤波电路(1)-5构成，直流输入激励量经过电感滤波电路(1)-3，电感滤波电路(1)-3连接换相整流电路(10)-1，换相整流电路(10)-1输出连接高频滤波电路(1)-4，高频滤波电路(1)-4连接直流瞬时出口(11)-1、直流单路延时出口(12)-1、双延时为直流双路延时出口(12)-2、降压稳压电路(13)-1，降压稳压电路(13)-1连接电磁兼容滤波电路(1)-5，电磁兼容滤波电路(1)-5输出12V稳定电压供给延时电路。
图2，本实用新型由变压器T，整流电路(10)-2，交流瞬时出口(11)-2、交流单路延时出口(12)-3、双延时为交流双路延时出口(12)-4、稳压电路(13)-2，并增加低频滤波电路(1)-6构成。交流输入激励量经过变压器T，变压器T输出连接整流电路(10)-2，整流电路(10)-2连接低频滤波电路(1)-6，滤波电路(1)-6连接交流瞬时出口(11)-2、交流单路延时出口(12)-3、双延时为交流双路延时出口(12)-4、稳压电路(13)-2，稳压电路(13)-2输出12V稳定电压供给延时电路。
图3，本实用新型由耦合电容滤波电路(1)-1、晶体振荡器(3)、补偿电路(4)、清零电路(6)、闭锁电路(5)、2n分频电路(2)-1、÷10分频电路(2)-2、÷10÷10分频电路(2)-3、个位计数电路(7)-1、十位、百位计数电路(7)-2、单路符合整定电路(8)-1、双路符合整定电路(8)-2、积分电路(1)-2、锁存电路(9)构成，晶体振荡器(3)连接2n分频电路(2)-1，补偿电路(4)连接÷10分频电路(2)-2，闭锁电路(5)连接清零电路(6)，清零电路(6)连接÷10分频电路(2)-2、÷10÷10分频电路(2)-3、个位计数电路(7)-1、十位、百位计数电路(7)-2、锁存电路(9)，2n分频电路(2)-1连接÷10分频电路(2)-2，÷10分频电路(2)-2连接÷10÷10分频电路(2)-3，÷10÷10分频电路(2)-3连接个位计数电路(7)-1，个位计数电路(7)-1连接十位、百位计数电路(7)-2，个位计数电路(7)-1和十位、百位计数电路(7)-2连接单路符合整定电路(8)-1、双延时为双路符合整定电路(8)-2)，整定电路(8)-1连接积分电路(1)-2、锁存电路(9)，锁存电路(9)输出t1连接直流电源电路的直流单路延时出口(12)-1、双延时锁存电路(9)输出t2连接直流电源电路的直流双路延时出口(12)-2，锁存电路(9)输出t1连接交流电源电路的交流单路延时出口(12)-3、双延时锁存电路(9)输出t2连接交流电源电路的交流双路延时出口(12)-4。
图4，耦合电容滤波电路(1)-1由C1、C2、C4、C6、C7、C10组成，C1、C2、C4、C6、C7、C10相并联在12V稳压电源间，一端接+12V，另一端接地，晶体振荡器(3)由电阻R1和晶体G组成，R1和G的一端相连再与D1的11连接，R1的另一端与D1的10连接，G的另一端与D1的9连接，2n分频电路(2)-1由D1组成，D1的16接+12V，D1的8、D1的12接地，D1的15与D2的15连接，÷10分频电路(2)-2由D2组成，D2的16、D2的10接+12V，D2的8、D2的9、D2的5接地，补偿电路(4)由R2、R3、R4、M1、M2、M3组成，R2、R3、R4的一端接地，M1、M2、M3的一端与+12V连接，R2的另一端与M1的另一端和D2的4连接，R3的另一端与M2的另一端和D2的12连接，R4的另一端与M3的另一端和D2的13连接，D2的3与+12V连接，闭锁电路(5)由瞬时中间的一副动断触点组成，其动断触点K1-1的一端接+12V电源，另一端与D2的1、D3的7、D3的15、D4的7、D4的15、、D5的7、D5的11、R7的一端、C5的一端，清零电路(6)由C5、R7组成，C5的另一端与+12V连接，R7的另一端接地，÷10÷10分频电路(2)-3由D3B组成，D2的2与D3B的10及A连接，D3B的16接+12V，D3B的9接地，D3B的14接B，个位计数电路(7)-1、十位、百位计数电路(7)-2由D3A和D4组成，D4的16与+12V连接，D3A的1、D4的9、D4的1接地，D3A的2接CL，D3A的3与V1、V13的一端连接，D3A的4与V2、V14的一端连接，D3A的5与V3、V15的一端连接，D3A的6与V4、V16的一端、D4的2连接，D4的3与V5、V17的一端连接，D4的4与V6、V18的一端连接，D4的5与V7、V19的一端连接，D4的6与V8、V20的一端、D4的10连接，D4的11与V9、V21的一端连接，D4的12与V10、V22的一端连接，D4的13与V11、V23的一端连接，D4的14与V12、V24的一端连接，单路符合整定电路(8)-1、双延时为双路符合整定电路(8)-2由V1~V12，S1、S2、S3、R8组成，双延时为V13~V24，S4、S5、S6、R9，V1的另一端与S1的1连接，V2的另一端与S1的2连接，V3的另一端与S4的1连接，V4的另一端与S1的8连接，V5的另一端与S2的1连接，V6的另一端与S2的2连接，V7的另一端与S2的4连接，V8的另一端与S2的8连接，V9的另一端与S3的1连接，V10的另一端与S3的2连接，V11的另一端与S3的4连接，V12的另一端与S3的8连接，对于双延时为V13的另一端与S4的1连接，V14的另一端与S4的2连接，V15的另一端与S4的4连接，V16的另一端与S4的8连接，V17的另一端与S5的1连接，V18的另一端与S5的2连接，V19的另一端与S5的4连接，V20的另一端与S5的8连接，V21的另一端与S6的1连接，V22的另一端与S6的2连接，V23的另一端与S6的4连接，V24的另一端与S6的8连接，S1的A、S2的A、S3的A与R8、C8的一端、D5的6连接，双延时为S4的A、S5的A、S6的A与R9、C9的一端、D5的12连接，R8的另一端接+12V，双延时为R9的另一端接+12V，积分电路(1)-2由C8构成，双延时为C9，C8、C9的另一端接地，锁存电路(9)由D5构成，D5的16、5、3、15与+12V连接，D5的8、14、4接地，D5的9接直流规格电源的延时出口V32的一端，双延时为D5的10接直流规格电源的延时出口V36的一端，交流规格时D5的9接交流规格电源的延时出口1V32的一端，双延时为D5的10接交流规格电源的延时出口1V36的一端。
图5，电感滤波电路(1)-3由L1和L2构成，X1接L1的一端，X2接L2的一端，换相整流电路(10)-1由V25、V26、V27、V28构成，L1的另一端接V25、V26的一端，L2的另一端接V27、V28的一端，V25的另一端与V27的另一端、C11的一端、R10的一端、R14的一端、R19的一端、R22的一端连接，V26的另一端与V28的另一端、C11的另一端、K1的一端、K2输出转换触点的动合触点的静触点、V31的发射极、R16的一端、C12的一端、R20的一端、C13的一端、C14的一端、V41的一端连接，高频滤波电路(1)-4由C11构成，直流瞬时出口(11)-1由R10、K1构成，R10的另一端与K1的另一端连接，直流单路延时出口电路(12)-1由R14、R12、V30、K2、V29、R13、V31、R16、R15、C12、V32及K2的转换触点K2-1构成，R14的另一端与R12、V30的一端连接，R12、V30的另一端与K2、V29的一端连接，K2、V29的另一端与R13的一端、K2输出的K2-1转换触点动断静触点连接，R13的另一端与V31的集电极、K2输出的K2-1转换触点动触点连接，V31的基极与R16的另一端、R15的一端连接，R15的另一端与C12的另一端、V32的另一端连接，双延时为直流双路延时出口电路(12)-2由R19、R17、V34、K3、V33、R18、V35、R20、R21、C13、V36及K3的转换触点K3-1构成，R19的另一端与R17、V34的一端连接，R17、V34的另一端与K3、V33的一端连接，K3、V33的另一端与R18的一端、K3输出的K3-1转换触点动断静触点连接，R18的另一端与V35的集电极、K3输出的K3-1转换触点动触点连接，V35的基极与R20的另一端、R21的一端连接，R21的另一端与C13的另一端、V36的另一端连接，降压稳压电路(13)-1由R22、R23、V37、V38、V39、V41、C14构成，R22的另一端与C14的另一端、R23的一端连接，R23的另一端与V37的一端连接，V37的另一端与V38的一端连接，V38的另一端与V39的一端、L3的一端连接，V39的另一端与V41的另一端、L4的另一端连接，电磁兼容滤波电路(1)-5由L3、L4、C15构成，L3的另一端与C15的一端连接并输出稳定的+12V电压，L4的另一端与C15的另一端连接并输出作为延时电路的地。
图6，变压器T，X10、X11连接变压器的一次输入端，整流电路(10)-2由1V25、1V26、1V27、1V28组成，变压器输出的一端连接1V25、1V26，变压器输出的另一端连接1V27、1V28，1V25、1V27的另一端连接1L1的一端，1V26、1V27的另一端连接1L2的一端，低频滤波电路(1)-6由1L1、1L2、1C16、1C11组成，1L1的另一端与1C16、1C17、1K1、1K2、1V29、1K3、1V33、1C14的一端、V40的输入端连接，1L2的另一端与1C16、1C11、1K1的另一端、1V31的发射极、1R16、1C12、1R20、1C13、1C14、1C15的另一端、V40的接地端、1V35的发射极连接并输出作为延时电路的地，交流瞬时出口(11)-2由1K1组成，交流单路延时出口(12)-3由1K2、1V29、1R12、1V30、1V31、1V32、1R16、1R15、1C12组成，1K2、1V29的另一端与1R12、1V30的一端连接，1R12、1V30的另一端与1V31的集电极连接，1V31的基极与1R16的另一端、1R15的一端连接，1R15的另一端与1C12的另一端、1V32的另一端连接，双延时为交流双路延时出口(12)-4，交流双路延时出口(12)-4由1K3、1V33、1R17、1V34、1V35、1V36、1R20、1R21、1C13组成，1K3、1V33的另一端与1R17、1V34的一端连接，1R17、1V34的另一端与1V35的集电极连接，1V35的基极与1R20的另一端、1R21的一端连接，1R21的另一端与1C13的另一端、1V36的另一端连接，稳压电路(13)-2由1C14、1C15、V40组成，V40的输出端与1C15的另一端连接并输出稳定的+12V电压。
工作过程继电器为通电动作延时继电器，对于直流规格，当输入激励量施加于继电器的输入端X1、X2后，经L1、L2磁环电感滤波进入换相整流电路、滤波电路可滤除输入激励量中的干扰电压，整流电路可使直流规格继电器与电源正、负极性无关，激励量电压经R22、R23降压，V37、V38、V39的稳压，在V39稳压管输出12V稳压电源，12V稳压电源又经L3、L4磁环电感和C15滤波输出稳定无高频干扰的12V电源供给延时电路，同时瞬时出口K1动作，动断触点K1-1打开，延时电路的闭锁电路解除闭锁，并输出一副瞬时转换触点。延时电路延时开始。对于交流规格，当输入激励量施加于继电器的输入端X10、X11后，经变压器T降压、1V25、1V26、1V27、1V28整流、1L1、1L2磁环电感滤波、1C16、1C11电容滤波后由交流变为直流，在经V40集成稳压器7812稳压输出稳定无高频干扰的12V电压供给延时电路，同时瞬时出口1K1动作，动断触点K1-1打开，延时电路的闭锁电路解除闭锁，并输出一副瞬时转换触点。延时电路延时开始。
延时电路的清零电路输出高脉冲，分频电路D2、计数电路D3、D4、锁存电路D5全部清零，晶体振荡器产生标准时钟脉冲，经D1分频电路后变为1000Hz时钟脉冲，在经D2分频电路变为100Hz时钟脉冲，经D3分频电路变为10Hz时钟脉冲，为了满足高精度的要求，增加了补偿电路，通过改变R2、R3、R4输入D2可预置计数器的电平，即可实现1~15ms的时间补偿，根据不同的规格可选用100Hz和10Hz时钟脉冲输入计数器D3的2，计数器D3、D4输出BCD码的时钟脉冲，符合整定电路通过8、4、2、1码数字拨盘开关S1、S2、S3及R8和V1~V12二极管组成与门电路比较器，当计数器的计数值达到整定值时，S1、S2、S3输出高电平，D5锁存电路输出高电平并保持到直至断电为止，锁存器输出的高电平经稳压管V32、R15驱动三极管V31导通，K2动作，V30发光二极管燃亮，K2输出动合延时触点。L1、L2、L3、L4、1L1、1L2采用JSH-245磁环，绕6-8圈导线。
权利要求1.一种数字式时间继电器，它包含电源电路的换相整流电路(10)-1、高频滤波电路(1)-4、直流瞬时出口(11)-1、直流单路延时出口(12)-1、直流双路延时出口(12)-2、降压稳压电路(13)-1、电感滤波电路(1)-3、电磁兼容滤波电路(1)-5，变压器T、整流电路(10)-2，交流瞬时出口(11)-2、交流单路延时出口(12)-3、交流双路延时出口(12)-4、稳压电路(13)-2，低频滤波电路(1)-6，延时电路由耦合电容滤波电路(1)-1、晶体振荡器(3)、补偿电路(4)、清零电路(6)、闭锁电路(5)、2n分频电路(2)-1、÷10分频电路(2)-2、÷10÷10分频电路(2)-3、个位计数电路(7)-1、十位、百位计数电路(7)-2、单路符合整定电路(8)-1、双路符合整定电路(8)-2、积分电路(1)-2、锁存电路(9)、电容器C、电阻R、集成电路D、晶体管V、电感L，其特征在于晶体振荡器(3)连接2n分频电路(2)-1，补偿电路(4)连接÷10分频电路(2)-2，闭锁电路(5)连接清零电路(6)，清零电路(6)连接÷10分频电路(2)-2、÷10÷10分频电路(2)-3、个位计数电路(7)-1、十位、百位计数电路(7)-2、锁存电路(9)，2n分频电路(2)-1连接÷10分频电路(2)-2，÷10分频电路(2)-2连接÷10÷10分频电路(2)-3，÷10÷10分频电路(2)-3连接个位计数电路(7)-1，个位计数电路(7)-1连接十位、百位计数电路(7)-2，个位计数电路(7)-1和十位、百位计数电路(7)-2连接单路符合整定电路(8)-1、双路符合整定电路(8)-2，整定电路(8)-1连接积分电路(1)-2、锁存电路(9)，锁存电路(9)输出t1连接直流电源电路的直流单路延时出口(12)-1、双延时时锁存电路(9)输出t2连接直流电源电路的直流双路延时出口(12)-2，锁存电路(9)输出t1连接交流电源电路的交流单路延时出口(12)-3、双延时时锁存电路(9)输出t2连接交流电源电路的交流双路延时出口(12)-4。
2.根据权利要求1所述的一种数字式时间继电器，其特征在于延时电路由耦合电容滤波电路(1)-1由C1、C2、C4、C6、C7、C10组成，C1、C2、C4、C6、C7、C10相并联在12V稳压电源间，一端接+12V，另一端接地，晶体振荡器(3)由电阻R1和晶体G组成，R1和G的一端相连再与D1的11连接，R1的另一端与D1的10连接，G的另一端与D1的9连接，2n分频电路(2)-1由D1组成，D1的16接+12V，D1的8、D1的12接地，D1的15与D2的15连接，÷10分频电路(2)-2由D2组成，D2的16、D2的10接+12V，D2的8、D2的9、D2的5接地，补偿电路(4)由R2、R3、R4、M1、M2、M3组成，R2、R3、R4的一端接地，M1、M2、M3的一端与+12V连接，R2的另一端与M1的另一端和D2的4连接，R3的另一端与M2的另一端和D2的12连接，R4的另一端与M3的另一端和D2的13连接，D2的3与+12V连接，闭锁电路(5)由瞬时中间的一副动断触点组成，其动断触点K1-1的一端接+12V电源，另一端与D2的1、D3的7、D3的15、D4的7、D4的15、、D5的7、D5的11、R7的一端、C5的一端，清零电路(6)由C5、R7组成，C5的另一端与+12V连接，R7的另一端与接地，÷10÷10分频电路(2)-3由D3B组成，D2的2与D3B的10及A连接，D3B的16接+12V，D3B的9接地，D3B的14接B，个位计数电路(7)-1、十位、百位计数电路(7)-2由D3A和D4组成，D4的16与+12V连接，D3A的1、D4的9、D4的1接地，D3A的2接CL，D3A的3与V1、V13的一端连接，D3A的4与V2、V14的一端连接，D3A的5与V3、V15的一端连接，D3A的6与V4、V16的一端、D4的2连接，D4的3与V5、V17的一端连接，D4的4与V6、V18的一端连接，D4的5与V7、V19的一端连接，D4的6与V8、V20的一端、D4的10连接，D4的11与V9、V21的一端连接，D4的12与V10、V22的一端连接，D4的13与V11、V23的一端连接，D4的14与V12、V24的一端连接，单路符合整定电路(8)-1、由V1~V12，S1、S2、S3、R8组成，V1的另一端与S1的1连接，V2的另一端与S1的2连接，V3的另一端与S4的1连接，V4的另一端与S1的8连接，V5的另一端与S2的1连接，V6的另一端与S2的2连接，V7的另一端与S2的4连接，V8的另一端与S2的8连接，V9的另一端与S3的1连接，V10的另一端与S3的2连接，V11的另一端与S3的4连接，V12的另一端与S3的8连接，双延时V13的另一端与S4的1连接，V14的另一端与S4的2连接，V15的另一端与S4的4连接，V16的另一端与S4的8连接，V17的另一端与S5的1连接，V18的另一端与S5的2连接，V19的另一端与S5的4连接，V20的另一端与S5的8连接，V21的另一端与S6的1连接，V22的另一端与S6的2连接，V23的另一端与S6的4连接，V24的另一端与S6的8连接，S1的A、S2的A、S3的A与R8、C8的一端、D5的6连接，双延时电路S4的A、S5的A、S6的A与R9、C9的一端、D5的12连接，R8的另一端接+12V，双延时电路R9的另一端接+12V，积分电路(1)-2由C8构成，双延时电路C8、C9的另一端接地，锁存电路(9)由D5构成，D5的16、5、3、15与+12V连接，D5的8、14、4接地。
3.根据权利要求1所述的一种数字式时间继电器，其特征在于电磁兼容滤波电路(1)-5、电感滤波电路(1)-3、低频滤波电路(1)-6，电感滤波电路(1)-3由L1，L2组成，L1、L2串入激励量输入端，电磁兼容滤波电路(1)-5由L3、L4、C15、C1构成，L3、L4串入稳定电压12V和延时电路地的输入端，C15、C1并在L3、L4的输出端，低频滤波电路(1)-6，由1L1、112、1C11、1C16组成，1L1、1L2串入整流电路后的电源间，1C11、1C16并入1L1、1L2输出端。
专利摘要本实用新型涉及采用数字电路原理的动作延时数字式时间继电器，具体为用于电力系统继电保护或自动控制回路中用的数字式时间继电器。其特点是晶体振荡器(3)连接2n分频电路(2)－1，补偿电路(4)连接÷10分频电路(2)－2，闭锁电路(5)连接清零电路(6)，清零电路(6)连接÷10分频电路(2)－2、÷10÷10分频电路(2)－3、个位计数电路(7)－1、十位、百位计数电路(7)－2、锁存电路(9)，2n分频电路(2)－1连接÷10分频电路(2)－2，÷10分频电路(2)－2连接÷10÷10分频电路(2)－3，÷10÷10分频电路(2)－3连接个位计数电路(7)－1，个位计数电路(7)－1连接十位、百位计数电路(7)－2。抗干扰能力强，可有效防止因输入启动触点抖动造成继电器误动和防止系统残压使继电器零秒出口。能够满足JB/T 9568－2000《电力系统继电器、保护及自动化装置通用技术条件》。
文档编号H03K23/00GK2786868SQ200520020720
公开日2006年6月7日 申请日期2005年4月27日 优先权日2005年4月27日
发明者刘连岐, 王桂荣, 王振荣, 赵艳玲, 贺世云, 熊若燕, 李俐, 王燕飞, 程力 申请人:阿城继电器股份有限公司