专利名称：爆音消除电路的制作方法
技术领域：
本实用新型是有关于一爆音消除电路，且特别是有关于一种可消除系统主机开关机时，音讯编码与译码(Audio code-decode，简称Audio Codec)电路所产生的爆音的电路。
背景技术：
目前一般Audio Codec电路中，于开机或关机时，由于电源的迅速供给与消失，因此，在Audio Codec电路中的音讯放大器部分，会产生一突波脉冲经过其运算放大器(op amplifier)，并透过其对外输出之喇叭输出，即产生一极大之噪音噪声，也就是所谓的爆音(pop)现象。此为Audio Codec电路在设计上的一扰人缺点。
请先参考图1，图1为已知的音讯编码与译码电路的电路方块图，此音讯编码与译码电路100由音讯编码与译码器101与音讯放大器103所构成，其中，音讯放大器103更包括分别在第一声道输出端的电容105、运算放大器109与第二声道输出端上的电容107、运算放大器111。
当音讯编码与译码电路100在系统主机(如个人电脑、笔记本电脑或是个人数字助理(Personal Digital Assistant)等)的一般操作时，对电容105而言，运算放大器109会送出一直流电压给电容105的+端，而在电容105的+端产生一直流电压准位，此时电容105为储存电荷的状态。
而当音讯编码与译码电路100在系统主机的关机操作时，因系统主机电源停止对音讯编码与译码器101供电，音讯编码与译码电路100会产生一个突波脉冲，运算放大器109输出此突波脉冲后停止动作。但电容105因其接收的直流电压迅速消失，而开始有放电的动作。此时，电容105并没有接地之放电回路，且由于运算放大器109停止动作，因此电容105的+端为虚拟接地的状态，也就是电容105的+端的直流电压准位为零直流电压准位。根据电容原理Q(电荷)＝C(电容值)·V(电容的跨电压)，在电容105中的电荷没有被放掉，且电容值C不变之情况下(假设一般操作时的电容105的+端为正直流电压准位，容105的一端为零直流电压准位)，电容105的+端却由正直流电压准位变为零直流电压准位，因此，电容105的一端立即变为负直流电压准位的状态。
同理，电容105在系统主机的开机操作时，电容105的一端亦立即由负直流电压准位拉至零直流电压准位。此电容105的+一端的直流电压准位于系统主机开关机时的迅速改变，即是音讯编码与译码电路100产生脉冲的原因，亦是音讯编码与译码电路100中，爆音现象的来源。同样地，此情况亦会发生在电容107上。
因此，当音讯编码与译码电路100于开关机时，无法通过其音讯输出端上的电容，将其所产生的突波脉冲滤除。故，如何使电容105、107仅于系统主机开关机时，具有一放电回路，即为本实用新型设计的重点。
发明内容
本实用新型提出一种爆音消除电路，用以消除主机上的音讯编码与译码电路中的爆音现象，此电路包括第一晶体管、第二晶体管、第三晶体管以及电阻。其中，第一晶体管具有集极端、基极端以及射极端，而第一晶体管的集极端耦接音讯编码与译码电路的音讯输出端上的电容的第一连接端，第一晶体管的射极端耦接地。第二晶体管具有集极端、基极端以及射极端，而第二晶体管的集极端耦接电容的第二连接端，第二晶体管的射极端耦接地。电阻具有第一连接端以及第二连接端，而电阻的第一连接端耦接主机的待机预备电压。第三晶体管具有集极端、基极端以及射极端，而第三晶体管的射极端耦接电阻的第二连接端，第三晶体管的基极端耦接主机的电源重置电压，第三晶体管的集极端耦接第一晶体管的基极端与第二晶体管的基极端。
本实用新型另外提出一种爆音消除电路，用以消除主机上的音讯编码与译码电路中的爆音现象，此电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管以及电阻。其中，第一晶体管具有集极端、基极端以及射极端，而第一晶体管的集极端耦接音讯编码与译码电路的第一音讯输出端上的第一电容的第一连接端，第一晶体管的射极端耦接地。第二晶体管具有集极端、基极端以及射极端，而第二晶体管的集极端耦接此第一电容的第二连接端，第二晶体管的射极端耦接地。第三晶体管具有集极端、基极端以及射极端，而第三晶体管的集极端耦接音讯编码与译码电路的第二音讯输出端上的第二电容的第一连接端，第一晶体管的射极端耦接地。第四晶体管具有集极端、基极端以及射极端，而第四晶体管的集极端耦接此第二电容的第二连接端，第四晶体管的射极端耦接地。电阻具有第一连接端以及第二连接端，而电阻的第一连接端耦接主机的一待机预备电压。第五晶体管具有集极端、基极端以及射极端，而第五晶体管的射极端耦接电阻的第二连接端，第五晶体管的基极端耦接主机的电源重置电压，第五晶体管的集极端耦接第一晶体管的基极端、第二晶体管的基极端、第三晶体管的基极端以及第四晶体管的基极端。
本实用新型另外又提出一种爆音消除电路，用以消除主机上的音讯编码与译码电路中的爆音现象，此电路包括第一电子开关、第二电子开关以及一控制器。其中，第一电子开关具有输入端、输出端以及致能端，而第一电子开关的输入端耦接音讯编码与译码电路的音讯输出端上的电容的第一连接端，第一电子开关的输出端耦接地。第二电子开关具有输入端、输出端以及致能端，而第二电子开关的输入端耦接电容的第二连接端，第二电子开关的输出端耦接地。控制器具有第一输入端、第二输入端以及输出端，第三电子开关之第一输入端耦接主机的待机预备电压，第三电子开关之第二输入端耦接主机的电源重置电压，第三电子开关的输出端耦接第一电子开关之致能接端与第二电子开关之致能端，且控制器当电源重置电压为一低准位电压时，致能第一电子开关以及第二电子开关。
综上所述，本实用新型提供一种爆音消除电路，通过一控制器控制位于音讯编码与译码电路的音讯输出端电容的两连接端上的一组电子开关，使其在音讯编码与译码电路产生脉冲时，将脉冲导通至地，以避免爆音现象产生。
图1为是已知的音讯编码与译码电路的电路方块图。
图2为本实用新型较佳实施例中的爆音消除电路的电路方块图。
具体实施方式
请参考图2，图2绘示的是根据本实用新型较佳实施例中的爆音消除电路的电路方块图。
在此较佳实施例中，此爆音消除电路具有NPN接面的晶体管209-215、PNP接面的晶体管217与电阻223，其中，晶体管209、211分别耦于第一声道输出端上的电容205的+一端，以作为电容205于系统主机开关机时之接地开关。晶体管213、215分别耦接于第二声道输出端上的电容207的+一端，以作为电容207于系统主机开关机时之接地开关。晶体管217的射极端E经由电阻223耦接系统主机的待机预备电压3V-SB，PNP接面的晶体管217的基极耦接系统主机的电源重置电压AC REST#，以根据电源重置电压AC REST#作为晶体管209-215于系统主机开关机时的开关控制。
此爆音消除电路的工作原理如下首先要了解的是，待机预备电压3V-SB通常为系统主机的待机电源所提供，而此待机电源通常于系统主机关机时仍存在，故待机预备电压3V-SB不论在系统主机开机或关机时均存在，且一般为3伏特。另外要了解的是，电源重置电压AC REST#为系统主机的供应电源所提供，且于系统开机时，被系统主机重置于零直流电压准位。
当系统主机关机时，待机预备电压3V-SB为正直流电压准位，电源重置电压AC REST#为零直流电压准位，即晶体管217的射极端E为正直流电压准位，晶体管217的基极端B为零直流电压准位，熟悉此技艺者可知，晶体管217操作在主动模式，即晶体管217导通(ON)，因此晶体管217的集极端C的输出信号DE POP为正直流电压准位，且信号DE POP的正直流电压准位因电阻223消耗待机预备电压3V-SB的关系，其直流电压准位小于待机预备电压3V-SB。熟悉此技艺者可知，此时晶体管209-215的基极端B的直电压准位为正，但分别小于电容205，207+一端的直流电压准位。换句话说，此时晶体管209-215的集极端C的直流电压准位为正且大于晶体管209-215的基极端B的直流电压准位，加上晶体管209-215的射极端E均接地，故，此时的晶体管209-215为操作在主动模式，即晶体管209-215导通，而电容205，207得以将其所储存的电荷由晶体管209，211以及晶体管213，215导入至地。此外，音讯编码与译码电路200产生的突波脉冲亦可通过此导入至地。
同样地，当系统主机开机时，待机预备电压3V-SB仍为正直流电压准位，而电源重置电压AC REST#会先重置为零直流电压准位，即晶体管217的射极端E为正直流电压准位，晶体管217的基极端B为零直流电压准位。此时，晶体管217导通，晶体管209-215导通，而电容205，207得以将其所储存的电荷以及音讯编码与译码电路200产生的突波脉冲由晶体管209，211以及晶体管213，215导入至地。
故，此爆音消除电路可有效于系统主机开关机时，消除音讯编码与译码电路的爆音现象。
至于当系统主机开机后，待机预备电压3V-SB仍为正直流电压准位，而电源重置电压AC REST#由零直流电压准位转为正直流电压准位，即晶体管217的射极端E为正直流电压准位，晶体管217的基极端B为正直流电压准位，熟悉此技艺者可知，晶体管217操作在截止模式，即晶体管217关闭(OFF)，因此晶体管217的集极端C的输出信号DE POP为零直流电压准位。此时，晶体管209-215的基极端B的直电压准位为零直流电压准位，晶体管209-215的集极端C的直电压准位为正直流电压准位。虽晶体管209-215的集极端C的直流电压准位大于晶体管209-215的基极端B的直流电压准位，但因晶体管209-215的射极端E均接地，即晶体管209-215的基极端B与射极端E的直流电压准位均为零，故，此时的晶体管209-215为操作在截止模式，即晶体管209-215关闭，且晶体管209-215不影响音讯编码与译码电路200的正常操作。
综合上述，本实用新型提供一种爆音消除电路，通过一PNP晶体管分别控制位于音讯编码与译码电路的多音讯输出端电容的两连接端上的各组NPN晶体管，使得此各组NPN晶体管仅于系统主机开关机时导通，而将系统主机于电源迅速消失或产生时，在音讯编码与译码电路上所造成的脉冲导通至地，以避免爆音现象产生。
权利要求1.一种爆音消除电路，用以消除一主机上的一音讯编码与译码电路中的一爆音现象，其特征在于该电路包括一第一晶体管，具有集极端、基极端以及射极端，该第一晶体管的集极端耦接该音讯编码与译码电路的一音讯输出端上的一电容的第一连接端，该第一晶体管的射极端耦接地；一第二晶体管，具有集极端、基极端以及射极端，该第二晶体管的集极端耦接该电容的第二连接端，该第二晶体管的射极端耦接地；一电阻，具有第一连接端以及第二连接端，该电阻的第一连接端耦接该主机的一待机预备电压；以及一第三晶体管，具有集极端、基极端以及射极端，该第三晶体管的射极端耦接该电阻的第二连接端，该第三晶体管的基极端耦接该主机的一电源重置电压，该第三晶体管的集极端耦接该第一晶体管的基极端与该第二晶体管的基极端。
2.如权利要求1所述的爆音消除电路，其特征在于该第一晶体管为一NPN晶体管。
3.如权利要求1所述的爆音消除电路，其特征在于该第二晶体管为一NPN晶体管。
4.如权利要求1所述的爆音消除电路，其特征在于该第三晶体管为一PNP晶体管。
5.一种爆音消除电路，用以消除一主机上的一音讯编码与译码电路中的一爆音现象，其特征在于该电路包括一第一晶体管，具有集极端、基极端以及射极端，该第一晶体管的集极端耦接该音讯编码与译码电路的一第一音讯输出端上的一第一电容的第一连接端，该第一晶体管的射极端耦接地；一第二晶体管，具有集极端、基极端以及射极端，该第二晶体管的集极端耦接该第一电容的第二连接端，该第一晶体管的射极端耦接地；一第三晶体管，具有集极端、基极端以及射极端，该第三晶体管的集极端耦接该音讯编码与译码电路的一第二音讯输出端上的一第二电容的第一连接端，该第三晶体管的射极端耦接地；一第四晶体管，具有集极端、基极端以及射极端，该第四晶体管的集极端耦接该第二电容的第二连接端，该第四晶体管的射极端耦接地；一电阻，具有第一连接端以及第二连接端，该电阻的第一连接端耦接该主机的一待机预备电压；以及一第五晶体管，具有集极端、基极端以及射极端，该第五晶体管的射极端耦接该电阻的第二连接端，该第五晶体管的基极端耦接该主机的一电源重置电压，该第五晶体管的集极端耦接该第一晶体管的基极端、该第二晶体管的基极端、该第三晶体管的基极端以及该第四晶体管的基极端。
6.如权利要求5所述的爆音消除电路，其特征在于该第一晶体管为一NPN晶体管。
7.如权利要求5所述的爆音消除电路，其特征在于该第二晶体管为一NPN晶体管。
8.如权利要求5所述的爆音消除电路，其特征在于该第三晶体管为一NPN晶体管。
9.如权利要求5所述的爆音消除电路，其特征在于该第四晶体管为一NPN晶体管。
10.如权利要求5所述的爆音消除电路，其特征在于该第五晶体管为一PNP晶体管。
11.一种爆音消除电路，用以消除一主机上的一音讯编码与译码电路中的一爆音现象，其特征在于该电路包括一第一电子开关，具有输入端、输出端以及致能端，该第一电子开关的输入端耦接该音讯编码与译码电路的一音讯输出端上的一电容的第一连接端，该第一电子开关的输出端耦接地；一第二电子开关，具有输入端、输出端以及致能端，该第二电子开关的输入端耦接该电容的第二连接端，该第二电子开关的输出端耦接地；以及一控制器，具有第一输入端、第二输入端以及输出端，该第三电子开关之第一输入端耦接该主机的一待机预备电压，该第三电子开关之第二输入端耦接该主机的一电源重置电压，该第三电子开关的输出端耦接该第一电子开关之致能接端与该第二电子开关之致能端，其中该控制器当该电源重置电压为一低准位电压时，致能该第一电子开关以及该第二电子开关。
12.如权利要求11所述的爆音消除电路，其特征在于该控制器包括一电阻，具有第一连接端以及第二连接端，该电阻的第一连接端耦接该待机预备电压；以及一PNP晶体管，具有集极端、基极端以及射极端，该PNP晶体管的射极端耦接该电阻的第二连接端，该PNP晶体管的基极端耦接该电源重置电压，该PNP晶体管的集极端耦接该第一晶体管的基极端与该第二晶体管的基极端。
13.如权利要求12所述的爆音消除电路，其特征在于该第一晶体管为一NPN晶体管。
14.如权利要求12所述的爆音消除电路，其特征在于该第二晶体管为一NPN晶体管。
15.如权利要求11所述的爆音消除电路，其特征在于该主机为一桌上型个人电脑。
16.如权利要求11所述的爆音消除电路，其特征在于该主机为一笔记本电脑。
17.如权利要求11所述的爆音消除电路，其特征在于该主机为一个人数字助理。
18.如权利要求15所述的爆音消除电路，其特征在于该音讯编码与译码电路为内置于该桌上型个人电脑的主板上。
19.如权利要求15所述的爆音消除电路，其特征在于该音讯编码与译码电路为内置于该桌上型个人电脑中的一声卡上。
专利摘要本实用新型揭示了一种爆音消除电路，用以消除主机上的音讯编码与译码电路中的爆音现象，此电路具有第一晶体管、第二晶体管、第三晶体管以及电阻。其中，第一晶体管、第二晶体管以及第三晶体管均具有集极端、基极端以及射极端，电阻则具有第一连接端与第二连接端。其中，第一晶体管的集极端耦接音讯编码与译码电路的音讯输出端上的电容的第一连接端，第一晶体管的射极端耦接地。第二晶体管的集极端耦接电容的第二连接端，第二晶体管的射极端耦接地。电阻的第一连接端耦接主机的待机预备电压。第三晶体管的射极端耦接电阻的第二连接端，第三晶体管的基极端耦接主机的电源重置电压，第三晶体管的集极端耦接第一与第二晶体管的基极端。
文档编号H03K17/60GK2792025SQ200520042109
公开日2006年6月28日 申请日期2005年6月2日 优先权日2005年6月2日
发明者连德立 申请人:上海环达计算机科技有限公司, 神达电脑股份有限公司