专利名称：奇偶校验误差检测电路和方法
奇4禺才交马^i吴差^^则电路和方法相关申请的交叉引用本申请要求在35 U. S. C. §119之下的、于2007年l月9日才是交的韩国专利申 请No. 10-2007-0002312的优先权，其中将^^开通过引用的方式合并在此。技术领域^^开涉及奇4財交马^i吴差检测电路，尤其涉及缩M^奇偶校验误差检测期间所 产生的等待时间(latency)的奇偶校-^i吴差检测电路和4&则奇偶误差的方法。
背景技术：
从传输终端传输的数据信号在由接^^冬端^J'j之前，可能由于噪音而失真。数 据信号可以^^]奇偶校验位来传输，以保证数据信号已经被正确地传输。然后奇偶 校马^i吴差检测电路可以^^l来评估数据信号，以确定信号是否已经^Aib失真^y妾收。图1是传统的并行奇偶校-^i吴差检测电路100的方框图。图2是如图1中所示 的传统并行奇偶校马封吴差检测电路100的时序图。参考图1和图2，传统的并行奇偶 校马封吴差检测电路100包括数据转换单元110、逻辑运算单元120和触发器130。数据转换单元110响应于第一时钟信号DCLK来采样所接^]t^的串行数据信号 SDATA,并转换^^样的串行数据信号成为并行数据信号Pre—Data〈N:0〉，其中N是 自然数。同时，数据转换单元110响应于第二时钟信号CLK来输出并行数据信号 Pre—Data〈N: 0〉。遲辑运^元120包括多个彼此并联的异或(XOR)门，对所接"U'j的并行数据 信号Pre—Data〈N: 0>分级(in stage )才W亍XOR运算，并输出XOR运算的结果。触发 器130接收由逻辑运算单元120输出的XOR运算的结果，并响应于第二时钟信号CLK 输出相同结果。如在图2的时序图中所示，传统的奇偶校马^i吴差冲^则电路100需要第二时钟信 号CLK来将串行数据信号转:f^Uf行数据信号，并对并行数据信号的奇偶校-险M^亍 逻辑运算来输出逻辑运算的结果。如图1所示，要求用于计算并行数据信号的奇偶校验的逻辑运算单元120的逻辑电^lt目(例如，XOR电路)根据所接j]tJiJ的串行数据信号的位数而增力口。因jtbi^辑 电路引入了传播延迟。因此，需要奇偶校!^i吴差;^则电路和/或方法，使得缩4錄所 接4t^的串行数据信号的奇偶校马^i吴差才^则期间所产生的等待时间。图3是传统的串行奇偶校^i吴差4&则电路200的电路图。图4是在图3中所示 的传统串行奇偶校马封吴差检测电路200的时序图。参考图3和图4，通常的串行奇 偶校马封吴差检测电路200包括XOR门210、第一触发器220和第二触发器230。XOR门210接收串行数据信号SDATA和反馈信号Qn，对串行数据信号SDATA和反 馈信号Q^W亍XOR运算，并输出XOR运算结果。第一触发器220响应于第一时钟信 号DCLK来输出XOR门210的输出信号。输出信号可以响应于第一时钟信号DCLK的 上升沿而被输出。第二触发器230接收第一触发器220的输出信号Qn,并响应于第 二时钟信号CLK来输出与奇偶校—^i吴差称则信号相同的输出信号。第一时钟信号DCLK可以通过第二时钟信号CLK除以N获得，其中N是自然数。 第一时钟信号DCLK具有1牟f立时间(unit interval, UI)的周期。第二时钟信号 CLK的周期与串行数据信号(如数据流)的时间周期相同。每个数据流可以由N^i且 成，例如8位。 一个UI可以是数据流的一位。当串行奇偶校-弓^i吴差检测电路200接收与一个周期对应的串行数据信号，检查 所接^Ri"的串行数据信号的奇偶校验，并输出结果时，需要初始化^^在第一触发 器220中的信息以检查与一个周期对应的下一个所接"ti'j的串行数据信号的奇偶校 验。参考图4的时序图，必须在第一时钟信号DCLK的半个周期(也就是，0. 5UI)期 间使能第一触发器220的复位信号RESET。然而当串行数据的一个单元位以高速传输时，例如以2ns， ^b啦在0. 5 UI (即 lns)内#1^亍复位才剩乍。此外，需要附力口设备来产生复位信号RESET。因此，需要一 种不需要复位信号RESET的奇偶校^i吴差检测电路。发明内容根据本发明的示例性实施例，提供奇偶校^i吴差冲^则电路，所述奇偶校马b吴差 斗企测电路包括第一运#元、移位寄存器和第^^元。第一运算单^U妄收串行 数据信号和第"H言号，对所接4t^的两个信号扭軒逻辑运算，并响应于第一时钟信 号输出逻辑运算的结果作为第一信号。移位寄存器响应于第一时钟信号对第-H言号 进行移位，并输出第二信号。第^鮮iU妄收第一信号和第二信号，对所接^:^的两W言号扭軒逻辑运算，并响应于第二时钟信号输出逻辑运算的结果。第一运，元可以包括第一异或(XOR)门，用于对串行数据信号和第一信号^l^亍X0R运算；和第一触发器，响应于第一时钟信号输出第一XOR门的输出信号作为第一 信号。第1算单元可以包括第二X0R门，对第-H言号和第二信号^^亍XOR运算； 和第二触发器，响应于第二时钟信号输出由第二 XOR门^W亍的XOR运算的结果。根据本发明的示例性实施例，提供奇偶校马^i吴差^i则电路，所述奇偶校马^i吴差 检测电路包括第一运算单元、第^料元和第^:料元。第一运料iU妾收串 行数据信号和第一信号，对所接^^的两个信号扭行逻辑运算，并响应于第一时钟 信号输出逻辑运算的结果作为第叫言号。第^，元响应于第二时钟信号来输出 第一f言号作为第二信号。第^1^tU姿收第—言号和第二信号，对第—言号和第 二信号扭Z亍逻辑运算，并响应于第三时钟信号输出逻辑运算的结果。奇偶校^i吴差一&则电路可以进一步包括时钟发生器，所述时钟发生器用于产生 基于第一时钟信号的第二时钟信号和第三时钟信号。第一运，元可以包括第一XOR门，用于对串行数据信号和第一信号^^亍XOR 运算；和第一触发器，响应于第一时钟信号来输出第一XOR门的输出信号作为第一 信号。第^算单元可以是触发器。第^:算单元可以包括第二XOR门，用于对第 叫言号和第三信号:^亍XOR运算；和第二触发器，响应于第三时钟信号来输出由第 二 XOR门^Vf亍的XOR运算的结果。才艮据本发明的示例性实施例，提供用于4^则奇偶校验i吴差的方法。所述方法包 括接收串行数据信号和第"H言号，响应于第 一时钟信号对串行数据信号和第H言号 #^亍第一逻辑运算来产生第二信号，响应于第一时钟信号移位第二信号来产生第三 信号，以及响应于第二时钟信号对第二信号和第三信号批行第二逻辑运算来产生输 出信号。第一和第二逻辑运算可以是XOR运算。
参考附图，通过详细描述本发明的示例性实施例，本发明的上述及其它特征将 变得更加明显，其中图1是传统的并行奇偶校马^i吴差检测电路的电路图；图2是在图1中所示的传统并行奇偶校—^i吴差检测电路的时序图；图3是传统的串行奇偶校^i吴差检测电路的电路图；图4是在图3中所示的传统串行的奇偶校马^i吴差检测电路的时序图；图5是根据本发明的示例性实施例的奇偶校马^i吴差;^则电路的电路图；图6是在图5中所示的奇偶校-^i吴差检测电路的时序图；图7是根据本发明的示例性实施例的奇偶校—^i吴差检测电路的电路图；和图8是在图7中所示的奇偶校^i吴差检测电路的时序图。
具体实施方式
以下，参考附图，将通，释本发明的示例性实施例来详细描^1^发明。相同 的附图标i化附图中表示相同的元件。图5是根据本发明的示例性实施例的奇^f交马M吴差检测电路300的电路图。图6 是在图5中所示的奇偶校—3封吴差检测电路300的时序图。参考图5和图6，奇偶校验 误差^r测电路300包括第一运算单元310、移位寄存器320和第^斜元330。第一运斜元310包括第一异或(XOR)门311和第一触发器312。第一XOR门311接收来自外部源的串行数据信号^和经反馈的第叫言号Qn,对数据信号a和第"H言号Qn才W亍XOR运算，并输出XOR运算结果。串行数据信号Dn包括一位奇偶校验位，例如'0，或T,用于检测串行数据信 号的误差。第一触发器312响应于第一时钟信号DCLK的上升沿，来输出由第一 XOR 门311 #^亍的XOR运算的结果作为第一信号Qn。因此，第一触发器312响应于第一时钟信号DCLK输出XOR运算的结果。XOR运 算结果根据以下等式l计算移位寄存器320包括多个彼此串联的触发器321，...和322。移位寄存器320 从第一运算单元310接收第一信号Q。并响应于第一时钟信号DCLK的上升沿知顷序地移位第一信号Qn以产生第二信号Qnt!。当第一运絲元310接收串行数据信号Dn的;l^一位时，响应于第一时钟信号 DCLK的上升沿，第一触发器312输出最后的XOR运算结果Qn,并且移位寄存器320 输出第一XOR运算结果Q『n。第一时钟信号DCLK通过第二时钟信号CLK除以N获得，其中N是自然数。第一 时钟信号DCLK具有1牟f立时间(UI)的周期。第二时钟信号CLK的周期与串行数据 信号"(如数据流)的周期相同。每个数据流可以由N位组成，例如8位。第j^:料元330包括第二XOR门331和第二触发器332。第二XOR门331接收 第一运算单元310的输出信号Q,'和移位寄存器320的输出信号Q屮，对两个信号执 行XOR运算，并输出运算结果B。第二触发器332接收由第二XOR门331执行的XOR运算的结果B,并响应于第时钟信号CLK的上升沿输出所接纟tij的X0R运算结果B。如在等式2中所示，第二触发器332的输出信号P-out与在由奇偶校4b吴差检 测电路300所接jR^的串行数据信号a的位上执行的XOR运算的结勤目同a一, = " 一 a—22" =
l ￡) _3④￡> —4 ... 在下面的示例中，布汰传ll^f端(未示出)根据偶校验方法传输串行数据信号，并且接*^冬端( 示)中所包括的、奇偶校-^i吴差检测电路3OO所接40'j的串行 数据信号值为'01101101'。偶校验意味着在所接^Jll的串行数据信号中将有偶数个 T。因为"01101101"包含奇数个T,即5个T,因it雖串行数据信号的传 输期间已经出现误差并由此使得串行数才刷言号已经发生变化。这个误差通#所接"1^的串行数才刷言号的数据位上"t^f亍XOR运算所产生的结 果T来指示。所iii吉果与奇偶校马^i吴差^^则电路300的输出信号P-Out相对应。因此，奇偶校-弓&吴差检测电路300的输出信号P-Out和传统的奇偶校马^i吴差检 测电路一致。可选地，如果传^Ti冬端根据奇校验方法传输串行数据信号，则奇偶校 马封吴差4&则电路300输出与^j ]偶校验方法获得的值相反的值，例如0。图7是根据本发明的示例性实施例的奇偶校3ii吴差检测电路400的电路图。图8 是在图7中所示的奇偶校马^i吴差检测电路400的时序图。参考图7和图8,奇偶校验 误差冲&则电路400包括第一运算单元410、第1絲元420和第^算单元430。第一运料元410包括第一XOR门411和第一触发器412。第一XOR门411接收 串行数据信号a和经反馈的第^f言号Qn,对串行数据信号D。和第叫言号Qj^亍XOR 运算，并输出XOR运算结果。串行数据信号Dn包括一位奇偶校验位，例如'0，或T , 用于检测串行数据信号的误差。第一触发器412响应于第一时钟信号DCLK的上升沿，输出从第一XOR门411输 出的XOR运算的结果作为第一信号Qn。如以上参考图5所示的那样，第一触发器412响应于第一时钟信号DCLK，输出根据等式1进行X0R运算所计算出的结果作为第一 信号Qn。第料元420响应于第二时钟信号CLK-D的上升沿，输出从第一运算单元 410输出的X0R运算的结果。第^:，元420可以被实现为触发器。奇偶校验误差 检测电路400可以进一步地包括时钟发生器440，用于产生第二时钟信号CLLD。第二时钟信号CLK-D通过将串行数据信号的Dn的第三时钟信号CLK延迟一位(即 1 UI)而获得。因此，第^算单元420响应于第二时钟信号CLK—D的上升沿，输 出第一运算单元410所vf亍的XOR运算的结果Qn-x—,。因此，第一触发器412的输出 信号值没有变化直到下一个第二时钟信号CI1_D的上升沿为止。第三运鮮元430包括第二 XOR门431和第二触发器432。第二 XOR门431接收 从第一运算单元410输出的XOR运算结果Qn和从第1，元420输出的XOR运算 结果(W!,对所'j的两个信号亍XOR运算，并输出XOR运算结果B。第二触发器432响应于第三时钟信号CLK的上升沿，输出第二XOR门431的输 出信号B。结果，如在图8中时序图所示的，第二触发器432输出对第二XOR门431 的输出信号B Vf于:l^逻辑运算所得到的结果。奇偶校—i吴差则电路400能够通it由第一XOR门411第一次和^一次执 行的XOR运算的结果和QjA^于XOR运算，来^r^则所接iR^的数据信号D 的奇偶 校验误差。奇i吴差检测电路400不需要复位信号，并且可以缩小奇偶校—3M吴 差检测电路400的尺寸。根据本发明的至少一个实施例的奇偶校马i吴差检测电路可以缩短串行数据通信 装置4&则奇偶校验误差所需要的时间周期，并且与传统的奇偶校l"吴差检测电路相 比较可以缩小尺寸。虽然参考本发明的示例性实施例已经特别地示出并描述了本发明，但是本领域 "fit技术人员将理解，在不脱离以下权利要求所限定的本发明的精神和范围内可以 在形式和细节方面产生多种变化。
权利要求
1、一种奇偶校验误差检测电路，包括第一运算单元，用于接收串行数据信号和第一信号，对所接收到的两个信号执行逻辑运算，并响应于第一时钟信号输出所述逻辑运算的结果作为第一信号；移位寄存器，响应于所述第一时钟信号来移位所述第一信号并输出第二信号。第二运算单元，接收所述第一信号和所述第二信号，对所接收到的两个信号执行逻辑运算，并响应于第二时钟信号来输出所述逻辑运算的结果。
2、 如权利要求1所述的奇偶校马封吴差检测电路，其中所述第一运絲元包括 第一X0R门，对串行数据信号和第"^言号^^亍XOR运算；和 第一触发器，响应于第一时钟信号输出第一XOR门的输出信号作为第""j言号。
3、 如权利要求l所述的奇偶校马封吴差检测电路，其中所述第二运算单元包括 第二XOR门，对第一信号和第二信号^^亍XOR运算；和第二触发器，响应于第二时钟信号输出第二XOR门所^e的XOR运算的结果。
4、 一种奇偶校^i吴差检测电路，包括-.第一运#元，接收串行数据信号和第叫言号，对所述串行数据信号和所述第 一信号^^亍逻辑运算，并响应于第一时钟信号输出所述逻辑运算的结果作为所述第一信号；第_^#^元，响应于第二时钟信号输出所述第叫言号作为第二信号；和 第^鮮元，接/^斤述第-^言号和所述第二信号，对所述第一和第二信号执 行逻辑运算，并响应于第三时钟信号输出所述逻辑运算的结果。
5、 如权利要求4所述的奇偶校^i吴差才&则电路，进一步包括时钟发生器，用于产生基于第一时钟信号的第二时钟信号和第三时钟信号。
6、 如权利要求4所述的奇偶校马^i吴差检测电路，其中所述第一运M元包括 第一 XOR门，对串行数据信号和第"H言号^Vf亍XOR运算；和 第一触发器，响应于第一时钟信号输出第一XOR门的输出信号作为第—言号。
7、 如权利要求4所述的奇偶校^i吴差^i则电路，其中所述第^:^4元^i虫发器。
8、 如权利要求4所述的奇偶校4^i吴差;^则电路，其中所述第^:料元包括 第二XOR门，对第^^言号和第二信号拟亍XOR运算；和第二触发器，响应于第三时钟信号输出由第二 XOR门执行的XOR运算的结果。
9、 一种4全测奇卩^4劲^i吴差的方法，包括 接收串行数据信号和第H言号；响应于第一时钟信号，对所述串行数据信号和所述第—言号#1^亍第一逻辑运算 来产生第二信号；响应于所述第一时钟信号，移位所述第二信号来产生第三信号；和 响应于第二时钟信号，对所述第二信号和所述第三信号扭軒第二逻辑运算来产 生输出信号。
10、 如权利要求9所述的方法，其中所述第一和第二逻辑运算是XOR运算。
全文摘要
奇偶校验误差检测电路包括第一运算单元、第二运算单元和移位寄存器。第一运算单元接收串行数据信号和第一信号，对所接收到的两个信号执行逻辑运算，并响应于第一时钟信号输出逻辑运算的结果作为第一信号。移位寄存器响应于第一时钟信号移位第一信号并输出第二信号。第二运算单元接收第一信号和第二信号，对所接收到的两个信号执行逻辑运算，并响应于第二时钟信号输出逻辑运算的结果。
文档编号H03M13/11GK101232350SQ20071030354
公开日2008年7月30日 申请日期2007年12月29日 优先权日2007年1月9日
发明者李在烈, 李龙勋, 罗炅硕, 金钟善 申请人:三星电子株式会社