专利名称：一种具上升下降时间调整功能的mos电流模式逻辑电路的制作方法
技术领域：
本实用新型涉及MOS电流模式逻辑电路，尤其涉及一种具上升下降时间调 整功能的M0S电流模式逻辑电路。
背景技术：
在传统的低速电流源逻辑电i 各中，上升时间和下降时间的不匹配对电i 各的 最终性能造成的影响不大，但是对于高速或超高速的电路，这种情况就不能忽 视了，尤其对于电流源逻辑电路输出信号，其上升时间和下降时间之间的匹配 对眼图特性影响非常大。而眼图测试作为评判高速电路抗噪声干扰的重要方法， 故在高速电路中需保持上升时间和下降时间的匹配，即上升时间和下降时间均 需与设计值一致或两者比值恒定。参见图1,其显示了现有技术中一预设计的M0S电流模式逻辑电路(MOS Current Mode Logic;简称MCML)电3各的结构，如图所示，该预i殳计的MCML电 路主要包括由N沟道场效应管MG和Ml构成的输入差分对、电性连接在输入差 分对M0和Ml的漏纟及和一电压源VDD间的漏才及电阻对RO和Rl 、电性连4妻在输 入差分对M0和M1的漏极与地间的接地电容对CO、 CI和电性连接在输入差分对 MO和Ml的源极与地间的且由N沟道场效应管M2构成的恒流源，该输入差分对 MO和Ml的栅极分别为正负极输入信号INP和INN的输入端，其漏极分别为正负 极输出信号OUTP和OUTN的输出端。但是，上述结构的预设计的MCML电路会出现上升时间和下降时间不匹配的 状况，经上升时间和下降时间测试4义器(例如为示波器)的测试图1所示的电 路的上升时间和下降时间分别为274和221皮秒，与两者均为280皮秒的设计 值相比，在容许的误差范围(例如为10皮秒)内可认为该上升时间与设计值相 同，但该下降时间明显小于设计值。如此将会影响通过眼图测试测量电路的抗 噪特性。因此，如何提供一种具上升下降时间调整功能的M0S电流模式逻辑电路以将预设计的MOS电流模式逻辑电路其中一个小于设计值，另一个等于设计值的上升和下降时间均调整为设计值，已成为业界亟待解决的技术问题。 实用新型内容本实用新型的目的在于提供一种具上升下降时间调整功能的MOS电流模式 逻辑电路，通过所迷电路可将上升时间和下降时间均调整为设计值。本实用新型的目的是这样实现的 一种具上升下降时间调整功能的MOS电 流模式逻辑电路，用于在预设计的MOS电流模式逻辑电路的上升和下降时间中 一个小于设计值，另一个等于设计值时将两者均调整至设计值，该具上升下降 时间调整功能的MOS电流模式逻辑电路包括该预设计的MOS电流模式逻辑电路， 该预设计的MOS电流模式逻辑电路具有一输入差分对，该具上升下降时间调整 功能的MOS电流模式逻辑电路还包括串联连接在该输入差分对两源极的源极电 阻对。在上述的具上升下降时间调整功能的MOS电流模式逻辑电路中，该预设计 的MOS电流模式逻辑电路还具有漏极电阻对、 一接地电容对和一电性连接在该 源极电阻对与地间的恒流源，该输入差分对的两漏极分别通过该漏极电阻对电 性连接至一电压源，该输入差分对的两漏极还分别通过该接地电容对电性连接 至地。在上述的具上升下降时间调整功能的MOS电流模式逻辑电路中，该恒流源 为N型场效应管，该N型场效应管的漏极串联连接在该源极电阻对上，源极连 接在地上。 在上述的具上升下降时间调整功能的MOS电流模式逻辑电路中，该具上升 下降时间调整功能的MOS电流模式逻辑电路的信号输入、输出端分别设置在该 输入差分对的栅极和漏极。在上述的具上升下降时间调整功能的MOS电流模式逻辑电路中，该输入差 分对由N型场效应管构成。与现有技术中预设计的MOS电流模式逻辑电路的上升和下降时间其中任一 个小于设计值相比，本实用新型的具上升下降时间调整功能的MOS电流模式逻 辑电路在预设计的MOS电流模式逻辑电路中的输入差分对的两源极上串联连接了源极电阻对，如此可将电路的上升时间和下降时间均调整为设计值。
本实用新型的具上升下降时间调整功能的M0S电流模式逻辑电路由以下的 实施例及附图给出。图1为现有技术的预设计的M0S电流模式逻辑电路的电路图；图2为本实用新型的具上升下降时间调整功能的MOS电流模式逻辑电路的电路图。
具体实施方式
以下将对本实用新型的具上升下降时间调整功能的MOS电流模式逻辑电路 作进一步的详细描述。本实用新型的具上升下降时间调整功能的MOS电流模式逻辑电路，用于在 预设计的MOS电流模式逻辑电路的上升和下降时间中一个小于设计值，另一个 等于设计值时将两者均调整至设计值。在本实施例中，所述预设计的MOS电流 模式逻辑电路如图l所示，在其他实施例中，所述预设计的MOS电流模式逻辑 电路可由多个如图1所示的电路串联或并联而成。参见图2,本实用新型的具上升下降时间调整功能的MOS电流才莫式逻辑电路 包括如图1所示的预设计的MOS电流才莫式逻辑电^各和源极电阻对R2和R3;所述 预设计的MOS电流模式逻辑电路包括N沟道场效应管MO和Ml构成的输入差分 对、漏4及电阻对R0和R1、接地电容对CQ和C1、电性连4妄在源4及电阻对R2和 R3与地间的且由N沟道场效应管M2构成的恒流源，所述输入差分对MO和M1的 两漏纟及上分别通过所述漏纟及电阻对RO和Rl电性连4妻至电压源VDD,所述输入差 分对MG和Ml的两漏极还分别通过所述4妻i也电容对CO和CI电性连接至地；源 极电阻对R2和R3电性连j妄在所述差分对MO和Ml的两源极与所述恒流源M2的 漏才及间。本实用新型的具上升下降时间调整功能的MOS电谅j莫式逻辑电路的正负极 输入信号INP和INN的输入端分别为输入差分对MQ和Ml的栅极，正负极输出 信号OUTP和OUTN的输出端分别为输入差分对Ml和MO的漏极。经上升时间和下降时间测试仪器(例如为示波器)测试本实用新型的具上升下降时间调整功能的M0S电流模式逻辑电路，测出所述上升和下降时间分别 为281和280皮秒，在容许的误差范围(例如为10皮秒)内所述上升和下降时 间均达到了设计值。综上所述，本实用新型的具上升下降时间调整功能的MOS电流模式逻辑电 路在所述差分对的两漏极与所述恒流源间电性连接了源极电阻对，实验数据证 明可将电路的上升时间和下降时间均调整为设计值。
权利要求1、一种具上升下降时间调整功能的MOS电流模式逻辑电路，用于在预设计的MOS电流模式逻辑电路的上升和下降时间中一个小于设计值，另一个等于设计值时将两者均调整至设计值，该具上升下降时间调整功能的MOS电流模式逻辑电路包括该预设计的MOS电流模式逻辑电路，该预设计的MOS电流模式逻辑电路具有一输入差分对，其特征在于，该具上升下降时间调整功能的MOS电流模式逻辑电路还包括串联连接在该输入差分对两源极的源极电阻对。
2、 如权利要求1所述的具上升下降时间调整功能的MOS电流模式逻辑电路， 其特征在于，该预设计的MOS电流模式逻辑电路还具有漏极电阻对、 一接地电 容对和一电性连接在该源极电阻对与地间的恒流源，该输入差分对的两漏极分别通过该漏极电阻对电性连接至一 电压源，该输入差分对的两漏极还分别通过 该接地电容对电性连接至地。
3、 如权利要求2所述的具上升下降时间调整功能的MOS电流模式逻辑电路， 其特征在于，该恒流源为N型场效应管，该N型场效应管的漏极串联连接在该 源极电阻对上，源极连接在地上。
4、 如权利要求1所述的具上升下降时间调整功能的MOS电流模式逻辑电路， 其特征在于，该具上升下降时间调整功能的MOS电流模式逻辑电路的信号输入、 输出端分别设置在该输入差分对的栅极和漏极。
5、 如权利要求1所述的具上升下降时间调整功能的MOS电流模式逻辑电路， 其特征在于，该输入差分对由N型场效应管构成。
专利摘要本实用新型提供了一种具上升下降时间调整功能的MOS电流模式逻辑电路，用于在预设计的MOS电流模式逻辑电路的上升和下降时间中一个小于设计值，另一个等于设计值时将两者均调整至设计值。现有技术中预设计的MOS电流模式逻辑电路的上升和下降时间中有一个不满足设计要求且小于设计值，会严重影响电路的抗噪测试。本实用新型的电路包括具有一输入差分对的预设计的MOS电流模式逻辑电路和串联连接在该输入差分对两源极的源极电阻对。本实用新型的具上升下降时间调整功能的MOS电流模式逻辑电路可将预设计的MOS电流模式逻辑电路的上升和下降时间均调整为设计值。
文档编号H03K19/01GK201113975SQ200720076620
公开日2008年9月10日 申请日期2007年10月24日 优先权日2007年10月24日
发明者皓 刘, 喻骞宇, 杨家奇, 沈志远, 邓志兵 申请人:中芯国际集成电路制造(上海)有限公司