专利名称：尖峰噪声消除电路及使用该尖峰噪声消除电路的数字系统、iic总线的制作方法
技术领域：
本发明涉及将输入信号中的尖峰噪声消除的尖峰噪声消除电路、以及
将其用于输入信号的尖峰噪声的消除中的数字系统及iic总线。
背景技术：
作为在数字系统的输入接口部中使用、将在输入信号中产生的尖峰噪
声消除的电路，以往使用图9所示那样的CR延迟电路。在该以往的CR延 迟电路50中，从输入端子51输入的信号经由变换器(inverter)元件52由 电阻53、电容54延迟，经过施密特触发电路55输出到输出端子56。但是， 在该电路中，由于使用电阻(R)和电容(C)，所以具有集成化较困难、并 且设定的延迟量的精度不够等的问题。
另一方面，提出了一种尖峰噪声消除电路，解决该问题，作为数字电 路，将在输入信号为"0 ("Lo:低")"时产生的正方向的尖峰噪声、和在 输入信号为"1 ("Hi:高")"时产生的负方向的尖峰噪声两者消除(专利 文献1)。
该尖峰噪声消除电路60如图10所示，由两个延迟门62、 63， 3个与 门64、 65、 66，以及1个或门67构成。从输入端子61输入的输入信号a 由延迟门62延迟应该消除的尖峰噪声的脉冲宽度△ T量而成为延迟信号b， 延迟信号b由另一个延迟门63再延迟AT量而成为延迟信号c。
与门64被输入输入信号a和延迟信号b,对或门67的1个输入端子给 予输出信号d。与门65被输入输入信号a和延迟信号c，对或门67的第2 个输入端子给予输出信号e。并且，与门66被输入延迟信号b和延迟信号 c，对或门67的最后的输入端子给予输出信号f。被输入了3个输入信号时 的或门67的输出信号g被输出给输出端子68。该输出信号g是从输入信号 a中消除了规定脉冲宽度以下的尖峰噪声的尖峰噪声消除电路60的输出信 号，成为数字系统及IIC总线控制系统的输入信号。另夕卜，所谓的IIC总线，是"内部集成电路总线(Inter IC BUS)"的简 称，表示IC间及装置内部的通信用的串行总线，IIC总线由数据和时钟两 条双向控制线构成。
接着，在该以往的尖峰噪声消除电路60中，利用图11及图12所示的 时间图说明能够消除尖峰噪声的情况。
首先，图11表示输入信号是"0"的情况，图11 (a)表示输入了尖峰 噪声的情况。如图11 (a)所示，在输入信号a中在时刻t5产生了尖峰噪声 的情况下，该噪声被延迟门62及63延迟AT而表现为延迟信号b，另外被 延迟2AT而表现为延迟信号c。但是，由于与门64、 65、 66的输出信号d、 e、 f都是"O"，所以以这3个信号为输入的或门67的输出信号g也成为"O"。 这样，能够得到消除了输入信号a的尖峰噪声的输出信号g。
另一方面，表示对输入信号a施加标准的信号、电平从"0"变换为"1" 的情况的是图11 (b)。如图11 (b)所示，在输入信号a在时刻t8变化为 "1"的情况下，其在延迟信号b中延迟AT量、此外在延迟信号c中延迟 2AT量而传播。并且，与门64的输出信号d在从t8延迟了AT的时刻t9， 信号电平变化为"1"，另外与门65、 66的输出信号e、 f在延迟了2AT的 时刻t10，信号电平变化为"1"。因此，或门67的输出信号g在t9时变化 为"1"并被这样维持。这样，可知标准的输入信号a延迟AT而成为输出 信号g。
接着，表示输入信号a是"1"的情况下的、负的尖峰脉冲的消除，和 输入了 "1"变化为"0"的标准信号的情况下的时间图的是图12。如图12 (a)所示，在对输入信号a在时刻t5加上了负的尖峰噪声的情况下，来自 两个延迟门62、 63的延迟信号b、 c及3个与门64、 65、 66的输出信号d、 e、 f成为图中那样。被输入这3个信号的或门67的输出信号g被作为消除 了尖峰噪声的信号给出。此外，在输入信号a在时刻t8从"l"变化为"0" 的情况下，如图12 (b)所示，输出信号g延迟规定时间AT，在时刻t9从 "1"变化为"0"，输入信号a的变化得以传递。 专利文献1:日本特开平5 — 191226号公报
这里，考虑对上述以往的尖峰噪声消除电路60输入比AT长、比2厶T 短的脉冲状的信号的情况。
4图13 (a)表示当输入信号a是"0"时、在时刻tll输入了脉冲宽度比 "AT"宽、比AT的2倍即"2AT"窄的正信号的情况。信号为"1"的 期间具有从tll到tl2的宽度，所以厶丁<信号宽度(tl2—tl1) 〈2AT的关 系成立。
在此情况下，由于对与门64的输出信号d输入了输入信号a和由延迟 门62延迟了AT的延迟信号b，所以作为其输出信号d，在时刻(tll+AT) 到tl2之间输出"l"。此外，作为与门66的输出信号f，延迟信号b与来自 延迟门63的延迟信号c的"1"的重叠期间在(tll+2AT)至IJ (tl2+AT) 之间输出。另外，被输入了输入信号a和延迟信号c的与门65的输出信号 e仍然是"0"。因此，或门67的输出信号g在从时刻(tll+AT)至[Jtl2之 间、和时刻"11+2 AT)到(tl2+AT)之间作为两次较短的脉冲而输出"1"。
同样，表示当输入信号a是"l"时、在时刻tll输入了脉冲宽度比"A T"宽比"2AT"窄的负的信号的情况的是图13 (b)。在图13 (b)的情况 下，也与图13 (a)的情况同样，作为输出信号g，在从时刻(tll+AT)到 tl2之间、和时刻(tll+2AT)到(tl2+AT)之间作为两次较短的脉冲而输 出"0"。
这样，在以往的尖峰噪声消除电路中，在输入了比作为应该消除的尖 峰噪声宽度的A T宽、比其2倍的脉冲宽度即2 A T窄的脉冲宽度的信号的 情况下，不能输出标准的信号，而发生将两个脉冲信号作为输出信号的误 动作。
不言而喻，作为数字系统中的尖峰噪声消除电路，要求较高的精度和 动作的稳定性。因而，在将规定为应该消除的尖峰脉冲宽度的脉冲宽度以 下的噪声正确地消除的同时，在输入了不应该消除的标准的信号脉冲的情 况下，不允许发生误动作。
发明内容
本发明是为了解决上述以往的问题而做出的，目的是提供一种能够将 规定的脉冲宽度以下的尖峰噪声可靠地消除、并且对于比规定宽度宽的信 号脉冲、能够将其正确地传递输出的尖峰噪声消除电路。
为了解决上述问题，本发明的尖峰噪声消除电路的特征在于，对输入
5信号和以应该消除的噪声的最大脉冲宽度作为延迟量使上述输入信号延迟 的第1延迟信号进行电平一致检测，用上述电平一致检测的结果所得到的
信号，对上述输入信号或使上述输入信号延迟一定时间的第2延迟信号的 某一个进行取样，从而消除上述输入信号的尖峰噪声。
通过这样，能够将规定宽度以下的尖峰噪声可靠地消除，并使应该消 除的噪声宽度以上的信号正确地成为输出信号。
图1是表示有关本发明的实施方式的尖峰噪声消除电路的电路结构的 框图。
图2是用来说明本发明的尖峰噪声消除电路的动作的时间图。
图3是用来说明本发明的尖峰噪声消除电路的动作的时间图。
图4是表示本发明的尖峰噪声消除电路的噪声消除方法的流程图。
图5是表示有关本发明的实施方式的尖峰噪声消除电路的第1应用例
的电路结构的框图。
图6是表示有关本发明的实施方式的尖峰噪声消除电路的第2应用例
的电路结构的框图。
图7是表示使用了本发明的尖峰噪声消除电路的数字系统结构的框图。
图8是表示使用本发明的尖峰噪声消除电路的IIC总线的结构的框图。
图9是表示以往的CR延迟电路的结构的电路图。
图IO是表示以往的尖峰噪声消除电路的结构的电路图。
图11是用来说明以往的尖峰噪声消除电路的动作的时间图。
图12是用来说明以往的尖峰噪声消除电路的动作的时间图。
图13是用来说明以往的尖峰噪声消除电路的动作的时间图。
符号说明
1尖峰噪声消除电路
2输入端子
3延迟门
4 一致检测门
5延迟门
66双稳态多谐振荡器 7输出端子
8延迟电路
10同步信号(水平或垂直)
11输出同步信号
12影像显示用输出信号组
50CR延迟电路
51输入端子
52变换器元件
53电阻
54电容
55施密特触发电路
56输出端子
60尖峰噪声消除电路
61输入端子
62延迟门
63延迟门
64与门
65与门
66与门
67或门
68输出端子
100数字系统
110输入接口 (I/F)部
120数字模块
200 IIC总线
201串行数据输入输出端子(SDA) 202串行时钟输入端子(SCL) 203浪涌保护元件 204施密特缓冲器205串行数据输出信号斜率控制部
206开漏(open drain) n—MOSFET 207浪涌保护元件 208施密特缓冲器 210输入接口部 220收发控制部
具体实施例方式
在上述尖峰噪声消除电路中，作为使上述输入信号延迟一定时间的第2 延迟信号，可以使用上述电平一致检测中使用的上述第1延迟信号，或者 使用被使上述输入信号通过延迟规定时间的延迟电路进行了延迟的信号。
此外，优选通过在时钟输入端子输入使进行上述电平一致检测的一致 门的输出信号延迟的信号、并在数据输入端子输入上述输入信号或使上述 输入信号延迟一定时间的第2延迟信号的双稳态多谐振荡器，进行上述输 入信号、或者使上述输入信号延迟一定时间的第2延迟信号的取样。
此外，优选在输入接口部进行尖峰噪声消除的结构的数字系统或IIC总 线控制中的串行时钟输入或串行数据输入部中，通过有关本发明的尖峰噪 声消除电路进行上述尖峰噪声的消除。
以下，参照附图对本发明的实施方式进行说明。 (第1实施方式)
图1是表示有关本发明的实施方式的尖峰噪声消除电路1的电路结构 的框图。本实施方式的尖峰噪声消除电路1由将从输入端子2输入的信号 进行延迟的延迟门3、 一致检测门4、还有另一个延迟门5和双稳态多谐振 荡器(FF) 6构成。
输入信号A由第1延迟门3赋予与应该消除的噪声的最大脉冲宽度相 同的规定的延迟量，作为第1延迟信号B输入到一致检测门4。在一致检 测门4中，检测第1延迟信号B与输入信号A的一致，作为输出信号C。 该输出信号C由第2个延迟门5极少地延迟，成为延迟信号D，输入到双 稳态多谐振荡器6的时钟输入端子(CK)中。此外，输入信号A被输入到 双稳态多谐振荡器6的数据输入端子(D)中，双稳态多谐振荡器6的非反转输出信号成为尖峰噪声消除电路1的输出信号E。通过这样，能够进行输 入信号A与对该输入信号A以应该消除的噪声的最大脉冲宽度为延迟量进 行了延迟的信号即第1延迟信号B的电平一致检测，并通过电平一致检测 的结果所得到的信号C对输入信号A进行取样。
接着，利用表示本实施方式的尖峰噪声消除电路1的动作的时间图即 图2及图3说明信号的处理。
首先，图2表示输入信号为"0"时，图2 (a)是表示在以往的尖峰噪 声消除电路中发生了误动作的、使应该消除的噪声的最大脉冲宽度为延迟 量AT时、输入了比"AT"宽、比"2AT"窄的宽度的信号的情况下的时 间图。
在时刻tl，输入具有比应该消除的噪声的最大脉冲宽度即AT宽、比"2 △ T"窄的脉冲宽度的正极性的信号。由于该信号的脉冲宽度是t2—tl，所 以AT〈信号宽度(t2—tl) 〈2AT的关系成立。
延迟门3输出的第1延迟信号B是使输入信号A延迟了 A T量的信号， 对输入信号A与第1延迟信号B的一致进行观察的一致检测门4的输出信 号C如图所示，仅在从时刻tl开始AT的期间、和从时刻t2开始AT的期 间中为"0"。换言之，信号C在时刻tl+AT和时刻t2+AT产生上升沿。 通过使该信号C由第2个延迟门5延迟了极小的延迟量(延迟时间a)的 信号D，由双稳态多谐振荡器6对输入信号A取样。因而，取样的定时是 时刻tl+ △ T+ a和时刻t2+ △ T+ a ，从双稳态多谐振荡器6得到的信号为在 时刻tl+AT+d上升、在时刻t2+AT+ci下降的信号。结果，脉冲宽度(t2 一tl)的信号延迟AT+a而被输出，正确地传递输入信号A。
另一方面，表示输入了比规定的脉冲宽度A T窄的脉冲宽度的尖峰噪声 的情况下的时间图的是图2 (b)。
在时刻t3输入了脉冲宽度为(t4一t3) 〈AT的尖峰噪声的情况下，由 于由延迟门3延迟了 AT的延迟信号B与输入信号A在因噪声而某一个变 为"1"的情况下两者变为不同，所以一致检测门4的输出信号c仅在该期 间为"0"。换言之，在时刻t4和时刻t4+AT产生上升沿。
通过将使该信号C延迟了较少的延迟量a的信号D输入到双稳态多谐 振荡器6的时钟输入端子中，如果对输入信号A取样，则在时刻t4+a和时刻t4 + AT+ci的取样时，由于输入信号A的电平都是"0"，所以输出信号 E维持"0"，可知尖峰噪声被消除了。
接着，图3表示输入信号为"1"的时候，图3 (a)是输入了比"AT" 宽、比"2AT"窄的信号的情况下的时间图，图3 (b)是输入了比规定的 脉冲宽度AT窄的脉冲宽度的尖峰噪声的情况下的时间图。
如图3 (a)所示，即使在时刻tl输入了脉冲宽度(t2—tl)的负的信 号的情况下，由于在一致检测中没有其方向性，所以一致门4的输出信号C 变得与图2 (a)的情况相同。如果使该输出信号C延迟较少的延迟量而取 样，则由于输入信号A在时刻tl+AT+a时是"0"、此外在时刻12+AT+ a时是"l",所以从双稳态多谐振荡器6得到的输出信号￡在时刻0+^丁+ a下降，在时刻t2+AT+a上升。结果，脉冲宽度(t2—tl)的负的信号被 延迟AT+a而输出，将输入信号A正确地传递。
另一方面，在输入了比规定的脉冲宽度A T窄的脉冲宽度的尖峰噪声的 情况下，是图3 (b)所示那样， 一致门4的输出信号C还是与图3 (b)的 情况相同。由于在时刻t4+ a和时刻t4+ A T+ a取样的输入信号A都是"1 "， 所以输出信号E维持"1"，可知尖峰噪声被消除了。
为了说明在上述图2及图3的时间图中表示的、通过有关本实施方式 的尖峰噪声消除电路中的方法，将信号处理的流程作为流程图表示的是图 4。
如图4所示，在本实施方式中的尖峰噪声消除电路1中，由一致检测 门4检测从输入端子2输入的输入信号A和对其由延迟门3附加了作为应 该消除的噪声的脉冲宽度的规定量的延迟的第l延迟信号B这两者的一致， 作为信号C输出。得到对该信号C通过延迟门5附加了极少量的取样边际 用延迟的信号D，通过在其上升定时对输入信号取样，由双稳态多谐振荡 器6得到输出信号E作为非反转输出。
这样，在有关本实施方式的尖峰噪声消除电路中，由于仅进行一次由 应该消除的脉冲宽度决定的规定量的延迟来制作信号，所以不会如以往的 尖峰噪声消除电路那样发生"2AT"的延迟，不会有"AT"与"2 AT"之
间的脉冲宽度的信号作为特殊情形而引起误动作的情况。此外，在脉冲宽 度是AT以上的信号的情况下，在延迟了 AT的信号的两沿的定时对原信号
10取样，在脉冲宽度为AT以下的应该消除的尖峰噪声的情况下，在尖峰噪声 信号和延迟了 A T的信号的后沿的定时对原信号取样，所以能够判别脉冲宽 度比A T小的尖峰噪声和比A T大的标准信号而进行处理。
另外，在上述本实施方式中，表示了使用输入信号A作为取样的信号 的例子，但本发明并不限于此，例如作为取样的信号，可以使用使输入信 号A延迟△ T以下的一定时间的第2延迟信号。
这里，第2延迟信号的延迟时间(e)只要是AT以下就可以，所以例 如可以将使输入信号A延迟了应该消除的噪声的脉冲宽度AT量的第1延 迟信号B原样作为第2延迟信号使用。
图5是表示作为有关本实施方式的尖峰消除电路的第1应用例的电路 结构的框图。该第1应用例是使用第1延迟信号B作为取样信号的第2延 迟信号的例子。
图5所示的、本实施方式的尖峰消除电路1的第1应用例与图1所示 的本实施方式的尖峰噪声消除电路1的构成的电路部件相同，在将延迟了 从输入端子2输入的信号的延迟门3的输出即第1延迟信号B输入到双稳 态多谐振荡器(FF) 6的数据输入端子(D)中这一点上，与图1的电路结 构不同。
由图2及图3所示的时间图可知，在图5所示的、作为取样信号即第2 延迟信号而使用第1延迟信号B的、有关本实施方式的尖峰消除电路的第 1应用例中，也与图1所示的有关本实施方式的尖峰噪声消除电路的情况同 样地动作。g卩，在有关本实施方式的尖峰消除电路中，通过信号D进行输 入到双稳态多谐振荡器6中的信号的取样，双稳态多谐振荡器6的非反转 输出信号为尖峰噪声消除电路1的输出信号E。并且，由图2 (a)、图2 (b)、 图3 (a)、图3 (b)可知，即使在使由双稳态多谐振荡器6取样的对象的 信号从输入信号A变更为第1延迟信号B的情况下，输出信号E也相同。
在如该第1应用例的情况那样、在作为取样的信号不原样使用输入信 号A、而使用第1延迟信号B的情况下，与使用总是有可能混杂极短时间 的脉冲(须状)噪声的输入信号A的情况相比较，通过经由AT的延迟门3， 可以期待该脉冲噪声消失。
如上所述，作为具有AT以下的延迟时间(P)的第2延迟信号，可以
ii使用对输入信号A附加了任意的延迟量P的信号。图6是作为本实施方式 的尖峰噪声消除电路1的第2应用例而表示使用对输入信号A附加了 AT 以下的任意的延迟量P的信号的情况的电路结构的框图。
在图6所示的、有关本实施方式的尖峰噪声消除电路的第2应用中， 具有对输入信号A附加规定的延迟量3的延迟电路8。并且，是将使输入 信号A延迟了延迟时间P量的信号F输入到双稳态多谐振荡器6的数据输 入端子(D)中的结构。在该第2应用例的情况下，也与使用第l延迟信号 B作为第2延迟信号的第1应用例的情况相同，可以得到尖峰噪声消除电 路l的输出信号E。
此外，作为在该第2应用例中使用的延迟电路8，当然可以与其他延迟 元件同样地使用一般的延迟门。此外，由于作为取样的信号而使用延迟的 信号，所以与上述第1应用例的情况相同，可以期待通过延迟电路8将有 可能混杂在输入信号A中的脉冲噪声消除的效果。
另外，在作为本实施方式表示的、原样使用输入信号A作为取样的信 号的情况下，与使用使输入信号A延迟了规定时间P的第2延迟信号作为 取样的信号的第1应用例及第2应用例的情况相比，具有能够将电路的动 作边际取得较大的优点。因而，作为有关本实施方式的尖峰噪声消除电路， 是使用图1所示的电路、还是使用作为应用例的图5或图6所示的电路， 只要结合是否期待混杂在输入信号中的脉冲噪声消除的效果、考虑电路的 动作边际而适当地选择就可以。 (第2实施方式)
图7是表示将有关本发明的尖峰噪声消除电路1用在输入接口 (I/F) 部110中的数字系统100的模块结构的图。
如图所示，输入到数字模块120中的输入信号例如在影像显示用LSI (大规模集成电路)等中，是与影像信号同步的水平同步信号和垂直同步 信号。数字模块120中的显示控制中的水平显示、垂直显示的基准定时信 号即水平/垂直的同步信号10分别被输入到有关本发明的尖峰噪声消除电 路1的输入端子2中。在数字模块120中，具备以水平显示的控制和制作 显示用输出信号作为主要的处理的水平PLL、以及以垂直显示的控制和制 作影像显示用输出信号组12为主的处理部即通常称作垂直同步脉冲分频
12(vertical countdown)的处理。
因此，实施方式2的结构是在有关本发明的尖峰噪声消除电路l中， 作为将混杂在基准输入信号的电平同步信号和垂直同步信号中的尖峰噪声 消除后的输出同步信号11输出，从而进行稳定的影像显示。
此外，图8是将有关本发明的尖峰噪声消除电路i用在nc总线的输入
输出级结构200中的情况下的框图。
nc总线的收发控制在串行时钟和串行数据的两条总线中进行。在输入
接口部210中，在串行数据的接收时，串行数据的输入输出端子201成为 输入端子而输入串行数据的信号，串行时钟输入端子202输入串行时钟信 号而负责串行数据的接收。在从这些输入信号消除了尖峰噪声后，将输入 信号传送给IIC总线的收发控制部220。图中205和206是串行数据发送时 的模块和开漏输出的n—MOSFET。 205通常被称作串行数据输出信号斜率 控制部。
实施方式构成为串行数据输入信号和串行时钟输入信号都分别经由 204、 208的施密特电路而成为有关本发明的尖峰噪声消餘电路1的输入信 号A，能够将无法通过这些施密特电路消除的尖峰性的规定的一定宽度的 噪声消除。特别是，在IIC总线控制中，作为总线的规格而规定了尖峰噪声 被允许的规定的宽度。另外，203和207是浪涌保护元件。
工业实用性
以上，根据本发明，能够提供比规定的脉冲宽度小的信号作为尖峰噪 声消除、比其大的脉冲宽度的信号能够作为标准的信号传递的、精度和稳 定性较高的尖峰噪声消除电路。
因此，能够应用到影像显示用控制器等的数字系统或IIC总线控制的输 入接口部中，进行误动作的防止及可靠性较高的动作保证。
权利要求
1、一种尖峰噪声消除电路，其特征在于，对输入信号和以应该消除的噪声的最大脉冲宽度作为延迟量使上述输入信号延迟的第1延迟信号进行电平一致检测，用上述电平一致检测的结果所得到的信号，对上述输入信号或使上述输入信号延迟一定时间的第2延迟信号的某一个进行取样，从而消除上述输入信号的尖峰噪声。
2、 如权利要求l所述的尖峰噪声消除电路，其特征在于，作为使上述输入信号延迟一定时间的第2延迟信号，使用上述电平一致检测中所使用的上述第1延迟信号。
3、 如权利要求1所述的尖峰噪声消除电路，其特征在于，作为使上述输入信号延迟一定时间的第2延迟信号，使用通过延迟电路进行了延迟的信号，该延迟电路使上述输入信号延迟规定时间。
4、 如权利要求1 3中任一项所述的尖峰噪声消除电路，其特征在于，通过双稳态多谐振荡器对上述输入信号或使上述输入信号延迟一定时间的第2延迟信号进行取样，在该双稳态多谐振荡器的时钟输入端子输入使一致门的输出信号延迟的信号，并在该双稳态多谐振荡器的数据输入端子输入上述输入信号或使上述输入信号延迟一定时间的第2延迟信号，该一致门进行上述电平一致检测。
5、 一种数字系统，是在输入接口部迸行尖峰噪声消除的结构的数字系统，其特征在于，通过权利要求1 4中任一项所述的尖峰噪声消除电路进行上述尖峰噪声的消除。
6、 一种IIC总线，是在输入接口部进行尖峰噪声消除的结构的IIC总线，其特征在于，通过权利要求1 4中任一项所述的尖峰噪声消除电路进行上述尖峰噪声的消除。
全文摘要
提供一种尖峰噪声消除电路，能够将规定的脉冲宽度以下的尖峰噪声可靠地消除，并且对于比规定宽度宽的信号脉冲，能够将其正确地传递输出。对输入信号与以应该消除的噪声的最大脉冲宽度为延迟量使上述输入信号延迟的第1延迟信号进行电平一致检测，通过用上述电平一致检测的结果所得到的信号，对上述输入信号或使上述输入信号延迟一定时间的第2延迟信号的某一个进行取样，从而将上述输入信号的尖峰噪声消除。
文档编号H03K5/125GK101523722SQ20078003781
公开日2009年9月2日 申请日期2007年10月5日 优先权日2006年10月10日
发明者太田幸, 衣笠教英 申请人:松下电器产业株式会社