专利名称：一种适用于pie编码的解码器的制作方法
技术领域：
本发明涉及射频识别(RFID)技术领域，特别是适用于PIE编码的解码器。
背景技术：
射频识别技术(Radio Frequency Identification, RFID)是一种非接触式自动识 别技术，利用射频信号和空间耦合传输特性，实现对被识别目标的自动识别。RFID系统通常 由读卡器、射频标签和数据管理系统组成。 在射频识别应用、各种无线传感器等低速近距离通讯系统中，基带信号编码通常 使用曼彻斯特编码、FMO编码或者PIE编码等。在射频识别协议IS018000-6(B)中从读卡 器到标签的前向链路通讯使用曼彻斯特编码。而在IS018000-6(C)协议中从读卡器到标签 的前向链路通讯使用PIE编码。 PIE编码有利于提高识别效率。PIE编码通过不同的脉冲宽度来表示逻辑数据
'0'、逻辑数据'1'以及前向链路和后向链路的其它通讯参数，如比特率校准信号，解码校准
信号等。对于无源射频识别标签，由于PIE编码很大的占空比使得一个比特中调制时间的
比例减小，这样，有利于标签恢复出片上电源，从而提高射频标签的识别效率。 现有技术中，对于PIE编码的解码方法是先对PIE编码码元的PW(PIE编码码元的
低电平)进行计数，然后使用另外一个计数器对PIE编码码元的高电平进行计数，最后再将
这两个计数器所计数值加起来，根据该数值大小来进行解码。这种解码方法需要使用加法
器，由于加法器的面积一般都不小，所以，使用这种方法的芯片面积都较大。 对于PIE编码的同步方法，简单的方法是使用一个高频时钟进行同步接收。 一方
面，该方法要求同步时钟为过采样(即时钟频率需要至少是PIE编码比特率的2倍)才可
以保证成功接收PIE编码信号。另一方面，由于使用了高频时钟，增大了后续处理电路的功
耗，这不利于提高无源射频识别标签的识别距离和识别效率。而且，如果接收PIE编码的同
步时钟的频率接近奈奎斯特采样频率(2倍于所采样信号的频率)时，该方法的同步性能会
受到接收时钟的抖动和频率随温度、电压等漂移的影响，可能产生同步丢失的问题。
发明内容
为了解决上述现有技术中存在的问题，本发明的目的是提供一种适用于PIE编码 的解码器。它能克服接收时钟的抖动和频率随温度、电压等漂移的影响，保证PIE编码的稳 定同步接收，降低PIE编码处理电路的功耗，具有体积小、经济、简便的特点。
为了实现上述发明目的，本发明技术方案以如下方式实现 —种适用于PIE编码的解码器，其结构特点是，所述它包括Cnt—RTcal计数器、 Cnt_even计数器、Cnt_odd计数器、Cnt_ctrl计数器、Mux多路选择器、比较器、三个D触发 器。计数使能信号Is_RTcal连接到Cnt_RTcal计数器的输入端。帧结束信号Frame_rst和 复位信号Por都分别连接到Cnt—RTcal计数器和与门一、与门二的输入端。PIE编码数据输 入Rx分别连接到Cnt_RTcal计数器的输入端、Cnt—ctrl计数器的时钟输入端和D触发器二的数据输入端D。时钟Clk分别连接到Cnt_RTcal计数器、Cnt_eVen计数器和Cnt_odd计 数器的输入端以及D触发器二和D触发器一的时钟输入端。Cnt_RTCal计数器输出值的一 半(输出数据右移一位后的数值)连接到比较器的一个输入端。Cnt—ctrl计数器的输出端 Q输出Cnt_ctrl分别连接到Mux多路选择器的选择控制端以及与门二和Cnt—odd计数器的 输入端。D触发器二的输出端Q输出的同步信号Clk_bit分别连接到D触发器一的数据输 入端D和D触发器三的时钟输入端，D触发器一的输出端Q输出的Rx_d分别连接到与门一 和与门二的输入端。Cnt_ctrl计数器的输出端QB分别连接到Cnt_ctrl计数器的数据输入 端D以及与门一和Cnt_even计数器的输入端。与门一的输出端连接到Cnt_even计数器的 输入端，与门二的输出端连接到Cnt_odd计数器的输入端。Cnt_eVen计数器和Cnt_odd计 数器的输出分别连接到Mux多路选择器的输入端，Mux多路选择器的的输出连接到比较器 的另一个输入端。比较器的输出连接到D触发器三的数据输入端D，D触发器三的输出端Q 输出为PIE编码的解码输出信号Rx—bit，解码输出信号Rx_bit和同步信号Clk_bit同步。 所述Cnt_RTcal计数器对前向链路(读卡器到标签)校准码RTcal的时长进行计数，Cnt_ ctrl计数器对标签所接收到的PIE编码数据帧中下降沿的个数进行计数。Cnt_ctrl计数器 的计数输出Cnt_ctrl控制Cnt_odd计数器和Cnt_eVen计数器分别对PIE编码信号的两个 相邻下降沿之间的信号宽度进行交替计数，两次计数均提前所解PIE编码比特一个PW(PIE 编码的下脉冲)脉宽的时间。 在上述解码器中，所述Mux多路选择器输出值比Cnt_RTcal计数器输出数据右移 一位后的数值大时，比较器输出高电平。Mux多路选择器输出值比Cnt_RTcal计数器输出数 据右移一位后的数值小时，比较器输出低电平。 在上述解码器中，所述Cnt_RTCal计数器的复位方式为异步复位，当复位信号Por 或者帧结束信号Frame_rSt为高电平时，Cnt_RTcal计数器复位为零。 在上述解码器中，所述Cnt_even计数器的异步复位信号为Cnt_even_rst， Cnt_ even_rst为高电平时，计数器Cnt_eVen复位为全零；所述Cnt_odd计数器的异步复位信号 为Cnt_odd_rst， Cnt_odd_rst为高电平时，计数器Cnt_odd复位为全零；所述Cnt_odd计数 器和Cnt_even计数器的计数使能方式为如下两种形式 1)当Cnt_ctrl计数器的输出Cnt_ctrl为高电平时，Cnt_odd计数器计数，Cnt_ even计数器停止计数；当Cnt_ctrl计数器的输出Cnt_ctrl为低电平时，Cnt_odd计数器停 止计数，Cnt_even计数器计数； 2)当Cnt_ctrl计数器的输出Cnt_ctrl为高电平时，Cnt_odd计数器停止计数， Cnt_even计数器计数；当Cnt_ctrl计数器的输出Cnt_ctrl为低电平时，Cnt_odd计数器计 数，Cnt_even计数器停止计数。 在上述解码器中，所述Mux多路选择器分为如下两种形式 l)Cnt_ctrl计数器的输出Cnt_ctrl为高电平时，Cnt_odd计数器计数，Cnt_even 计数器停止计数的方式，Cnt—ctrl为高电平时Mux多路选择器选择Cnt_odd计数器作为输 出，Cnt_ctrl为低电平时Mux多路选择器选择Cnt_eVen计数器作为输出；
2)Cnt_ctrl计数器的输出Cnt_ctrl为高电平时，Cnt_odd计数器停止计数，Cnt_ even计数器计数的方式，Cnt_ctrl为高电平时Mux多路选择器选择Cnt_even作为输出， Cnt_ctrl为低电平时Mux多路选择器选择Cnt_odd作为输出。
5
本发明的技术特点及效果 1)本发明利用PIE编码的特点，提前一个PW时间进行解码，利用两个分时工作的
计数器对接收到的PIE编码码元进行计数，将计数器的输出通过数据选择器输出给判决电
路，避免了使用加法器，节省了 PIE编码解码电路的面积和逻辑复杂度。 2)本发明所使用的两个解码计数器分时工作，在任意时刻只有一个解码计数器工
作，节省了解码功耗。 3)本发明利用标签接收到的PIE编码信号进行自同步，避免了产生额外的同步信 号，进一步节省了 PIE编码解码电路的面积。 4)本发明是使用标签接收到的PIE编码信号进行自同步，不会受到芯片内部时钟 频率的抖动或者偏移对同步的影响，避免了由于内部时钟频率的漂移造成芯片额外产生同 步信号时很容易出现的同步丢失问题 。 5)本发明使用标签接收到的PIE编码信号进行自同步，PIE编码的同步时钟的频
率和PIE编码的比特率相同，为理论上对信号进行同步接收的最低频率，将此同步信号作
为后续处理电路的同步时钟，大大降低了后续处理电路的功耗。 6)本发明具有经济、可靠、简便、易于实现的特点。 7)本发明没有使用特殊的集成电路器件，便于进行工艺移植和集成。 下面结合附图和具体实施方式
对本发明做进一步说明。
图1为本发明的电路结构图； 图2为本发明与芯片中其它器件的连接示意图；
图3为本发明中各信号的输入输出波形图。
具体实施例方式
参看图1，本发明解码器包括Cnt_RTcal计数器、Cnt_even计数器、Cnt_odd计数 器、Cnt_ctrl计数器、Mux多路选择器、比较器、三个D触发器。计数使能信号Is_RTcal连 接到Cnt_RTcal计数器的输入端。帧结束信号Frame_rst和复位信号Por都分别连接到 Cnt_RTcal计数器和与门一、与门二的输入端。PIE编码数据输入Rx分别连接到Cnt_RTcal 计数器的输入端、Cnt_ctrl计数器的时钟输入端和D触发器二的数据输入端D。时钟Clk 分别连接到Cnt_RTcal计数器、Cnt—even计数器和Cnt_odd计数器的输入端以及D触发器 二和D触发器一的时钟输入端。Cnt_RTCal计数器输出值的一半连接到比较器的一个输入 端。Cnt_ctrl计数器的输出端Q输出Cnt_ctrl分别连接到Mux多路选择器的选择控制端 以及与门二和Cnt_odd计数器的输入端。D触发器二的输出端Q输出的同步信号Clk_bit 分别连接到D触发器一的数据输入端D和D触发器三的时钟输入端，D触发器一的输出端Q 输出的Rx_d分别连接到与门一和与门二的输入端。Cnt_ctrl计数器的输出端QB分别连接 到Cnt_ctrl计数器的数据输入端D以及与门一和Cnt_even计数器的输入端。与门一的输 出端连接到Cnt_even计数器的输入端，与门二的输出端连接到Cnt_odd计数器的输入端。 Cnt_eVen计数器和Cnt_odd计数器的输出分别连接到Mux多路选择器的输入端，Mux多路 选择器的的输出连接到比较器的另一个输入端。比较器的输出连接到D触发器三的数据输入端D， D触发器三的输出端Q输出为PIE编码的解码输出信号Rx_bit，解码输出信号Rx_ bit和同步信号Clk_bit同步。所述Cnt_RTcal计数器对前向链路(读卡器到标签)校准 码RTcal的时长进行计数，Cnt—ctrl计数器对标签所接收到的PIE编码数据帧中下降沿的 个数进行计数。Cnt_ctrl计数器的计数输出Cnt_ctrl控制Cnt_odd计数器和Cnt_even计 数器分别对PIE编码信号的两个相邻下降沿之间的信号宽度进行交替计数，两次计数均提 前所解PIE编码比特一个PW(PIE编码的下脉冲)脉宽的时间。 参看图2，本PIE解码器的输入信号Por由标签芯片的上电复位信号发生器提供， 解调信号Rx由标签芯片的解调器提供，解码器工作的时钟信号Clk由振荡器提供，标签数 字基带处理器为解码器提供控制信号Is_RTcal， Frame—rst。解码器输出的解码信号Rx_ bit及其同步时钟Clk_bit输出给标签数字基带处理器，以供其进行协议层的处理。数字 基带处理器输出的发送数据TX_data输出给FMO/Miller编码器，该编码器对发送数据进行 FMO或者Miller编码，并将编码后的信号Tx输出给调制器。 参看图3，芯片中的标签数字基带处理器输出的计数使能信号Is_RTcal和帧结束 信号Frame—rst、上电复位信号发生器输出的复位信号Por、解调器输出的PIE编码数据输 入Rx、振荡器输出的时钟Clk都输出到解码器，解码器输出解码输出信号Rx_bit和同步信 号Clk_bit到标签数字基带处理器。本发明工作时，当标签检测到接收到的通信帧中的校 准码RTcal时，将计数使能信号Is_TRcal置为高电平，否则，将计数使能信号Is_TRcal置 为低电平。当计数使能信号Is_TRcal为高电平时，Cnt_RTcal计数器进行计数，当计数使 能信号Is_TRcal为低电平时，Cnt_RTcal计数器停止计数，处于数据保持状态。
Cnt_even计数器的异步复位信号为Cnt_even_rst，当Cnt_even_rst为高电平 时，计数器Cnt_eVen复位为全零；Cnt_odd计数器的异步复位信号为Cnt_0dd_rst，当Cnt_ odd_rst为高电平时，计数器Cnt_odd复位为全零；按照Cnt_odd计数器和Cnt_even计数 器的计数使能方式，可以分为如下两种形式 1)当Cnt_ctrl计数器的输出Cnt_ctrl为高电平时，Cnt_odd计数器计数，Cnt_ even计数器停止计数。当Cnt_ctrl计数器的输出Cnt_ctrl为低电平时，Cnt_odd计数器 停止计数，Cnt_even计数器计数。 2)当Cnt_ctrl计数器的输出Cnt_ctrl为高电平时，Cnt_odd计数器停止计数， Cnt_even计数器计数。当Cnt_ctrl计数器的输出Cnt_ctrl为低电平时，Cnt_odd计数器 计数，Cnt_even计数器停止计数。 Mux多路选择器为二输入选择器，按照Cnt_odd计数器和Cnt_eVen计数器计数使 能方式的不同Mux多路选择器分为如下两种形式 l)Cnt_ctrl计数器的输出Cnt_ctrl为高电平时，Cnt_odd计数器计数，Cnt_even
计数器停止计数的方式，Cnt—ctrl为高电平时Mux多路选择器选择Cnt_odd计数器作为输
出，Cnt_ctrl为低电平时Mux多路选择器选择Cnt_eVen计数器作为输出。 2)Cnt_ctrl计数器的输出Cnt_ctrl为高电平时，Cnt_odd计数器停止计数，Cnt_
even计数器计数的方式，Cnt_ctrl为高电平时Mux多路选择器选择Cnt_even计数器作为
输出，Cnt_ctrl为低电平时Mux多路选择器选择Cnt_odd计数器作为输出。 当Mux多路选择器的输出比Cnt_RTcal计数器输出数值的一半小时，比较器输出
为逻辑低电平；当Mux多路选择器的输出比Cnt—RTcal计数器输出数值的一半大时，比较器输出为逻辑高电平。 参看图3，标签数字基带处理器根据IS018000-6(C)协议对所接收的数据帧的规 定来判断当前所接收的码元是否为PIE编码的判决信号RTcal 。当所接收PIE编码为RTcal 时，计数使能信号Is_RTcal输出为逻辑高电平，Cnt_RTcal计数器对信号RTcal的脉宽时 间长度进行计数；否则，计数使能信号Is_RTcal输出为逻辑低电平，Cnt—RTcal计数器停止 计数，进入数据保持状态。在接收完数据帧头(包含信号RTcal)后，就开始接收PIE编码 的基带数据。 Cnt—odd计数器随着时钟Clk对PIE编码的码元的高电平和该码元前一个PW脉宽 的总时长进行计数，计数输出为Cnt_odd。当Cnt_ctrl为高电平时，Cnt_odd计数器进行计 数，Cnt_even计数器处于保持状态，提取PIE编码的上升沿，将该上升沿作为Cnt_even计 数器的复位信号Cnt_even_rst， Cnt_even计数器复位到零，准备在Cnt_ctrl为低电平时开 始计数。当Cnt_ctrl为高电平时，Mux多路选择器选择输出Cnt_odd计数器的计数值。在 Cnt_ctrl的下降沿到来时，将Cnt_odd计数器的计数输出和Cnt_RTcal计数器所计数值的 一半进行比较，当Cnt—odd计数器的计数输出比Cnt_RTcal计数器所计数值的一半小时，比 较器的输出为逻辑低电平，在同步信号Clk_bit的下一个上升沿时，将比较器输出的低电 平经过D触发器三锁存，D触发器三的输出为解码输出信号Rx_bit。类似的，当Cnt_ctrl 为低电平时，Cnt_eVen计数器进行计数，Cnt_odd计数器处于保持状态，提取PIE编码的上 升沿，将该上升沿作为Cnt_odd计数器的复位信号Cnt_0dd_rst， Cnt_odd计数器复位到零， 准备在Cnt_ctrl为高电平时开始计数。当Cnt_ctrl为低电平时，Mux多路选择器选择输 出Cnt_even计数器的计数值。在Cnt_ctrl的下降沿到来时，将Cnt_even计数器的计数输 出和Cnt_RTcal计数器所计数值的一半进行比较，当Cnt_even计数器的计数输出比Cnt_ RTcal计数器所计数值的一半大时，比较器的输出为逻辑高电平，否则，比较器的输出为逻 辑低电平。在Clk—bit的下一个上升沿时，将比较器的输出经过D触发器三锁存，D触发器 三的输出为解码输出信号Rx_bit。
权利要求
一种适用于PIE编码的解码器，其特征在于，所述它包括Cnt_RTcal计数器、Cnt_even计数器、Cnt_odd计数器、Cnt_ctrl计数器、Mux多路选择器、比较器和三个D触发器，计数使能信号Is_RTcal连接到Cnt_RTcal计数器的输入端，帧结束信号Frame_rst和复位信号Por都分别连接到Cnt_RTcal计数器和与门一、与门二的输入端，PIE编码数据输入Rx分别连接到Cnt_RTcal计数器的输入端、Cnt_ctrl计数器的时钟输入端和D触发器二的数据输入端D，时钟Clk分别连接到Cnt_RTcal计数器、Cnt_even计数器和Cnt_odd计数器的输入端以及D触发器二和D触发器一的时钟输入端，Cnt_RTcal计数器输出值的一半连接到比较器的一个输入端，Cnt_ctrl计数器的输出端Q输出Cnt_ctrl分别连接到Mux多路选择器的选择控制端以及与门二和Cnt_odd计数器的输入端，D触发器二的输出端Q输出的同步信号Clk_bit分别连接到D触发器一的数据输入端D和D触发器三的时钟输入端，D触发器一的输出端Q输出的Rx_d分别连接到与门一和与门二的输入端，Cnt_ctrl计数器的输出端QB分别连接到Cnt_ctrl计数器的数据输入端D以及与门一和Cnt_even计数器的输入端，与门一的输出端Cnt_even_rst连接到Cnt_even计数器的输入端，与门二的输出端Cnt_odd_rst连接到Cnt_odd计数器的输入端，Cnt_even计数器和Cnt_odd计数器的输出分别连接到Mux多路选择器的输入端，Mux多路选择器的的输出连接到比较器的另一个输入端，比较器的输出连接到D触发器三的数据输入端D，D触发器三的输出端Q输出为PIE编码的解码输出信号Rx_bit，解码输出信号Rx_bit和同步信号Clk_bit同步，所述Cnt_RTcal计数器对前向链路(读卡器到标签)校准码RTcal的时长进行计数，Cnt_ctrl计数器对标签所接收到的PIE编码数据帧中下降沿的个数进行计数，Cnt_ctrl计数器的计数输出Cnt_ctrl控制Cnt_odd计数器和Cnt_even计数器分别对PIE编码信号的两个相邻下降沿之间的信号宽度进行交替计数，两次计数均提前所解PIE编码比特一个PW(PIE编码的下脉冲)脉宽的时间。
2. 如权利要求1所述的适用于PIE编码的解码器，其特征在于，所述Mux多路选择器输 出值比Cnt_RTcal计数器输出数据右移一位后的数值大时，比较器输出高电平；Mux多路选 择器输出值比Cnt_RTcal计数器输出数据右移一位后的数值小时，比较器输出低电平。
3. 如权利要求1或2所述的适用于PIE编码的解码器，其特征在于，所述Cnt_RTcal计 数器的复位方式为异步复位，当复位信号Por或者帧结束信号Frame—rst为高电平时，Cnt_ RTcal计数器复位为零。
4. 如权利要求3所述的适用于PIE编码的解码器，其特征在于，Cnt_even_rst为Cnt_ even计数器的异步复位信号，Cnt_even_rst为高电平时，计数器Cnt_even复位为全零； Cnt_odd_rst为Cnt—odd计数器的异步复位信号，Cnt_odd_rst为高电平时，计数器Cnt—odd 复位为全零；所述Cnt_odd计数器和Cnt_eVen计数器的计数使能方式为如下两种形式1) 当Cnt_ctrl计数器的输出Cnt_ctrl为高电平时，Cnt_odd计数器计数，Cnt_even 计数器停止计数；当Cnt_ctrl计数器的输出Cnt_ctrl为低电平时，Cnt_odd计数器停止计 数，Cnt_even计数器计数；2) 当Cnt_ctrl计数器的输出Cnt_ctrl为高电平时，Cnt_odd计数器停止计数，Cnt_ even计数器计数；当Cnt_ctrl计数器的输出Cnt_ctrl为低电平时，Cnt_odd计数器计数， Cnt-even计数器停止计数。
5. 如权利要求4所述的适用于PIE编码的解码器，其特征在于，所述Mux多路选择器分为如下两种形式1) Cnt_ctrl计数器的输出Cnt_ctrl为高电平时，Cnt_odd计数器计数，Cnt_even计数 器停止计数的方式，Cnt_ctrl为高电平时Mux多路选择器选择Cnt_odd计数器作为输出， Cnt_ctrl为低电平时Mux多路选择器选择Cnt_eVen计数器作为输出；2) Cnt_ctrl计数器的输出Cnt_ctrl为高电平时，Cnt_odd计数器停止计数，Cnt_even 计数器计数的方式，Cnt_ctrl为高电平时Mux多路选择器选择Cnt_even作为输出，Cnt_ ctrl为低电平时Mux多路选择器选择Cnt_odd作为输出。
全文摘要
一种适用于PIE编码的解码器，涉及射频识别(RFID)技术领域。本发明包括Cnt_RTcal计数器、Cnt_even计数器、Cnt_odd计数器、Cnt_ctrl计数器、Mux多路选择器、比较器和三个D触发器。Cnt_RTcal计数器对前向链路校准码RTcal的时长进行计数，Cnt_ctrl计数器对标签所接收到的PIE编码数据帧中下降沿的个数进行计数。Cnt_ctrl计数器的计数输出Cnt_ctrl控制Cnt_odd计数器和Cnt_even计数器分别对PIE编码信号的两个相邻下降沿之间的信号宽度进行交替计数。本发明能克服接收时钟的抖动和频率随温度、电压等漂移的影响，保证PIE编码的稳定同步接收，降低PIE编码处理电路的功耗，具有体积小、经济、简便的特点。
文档编号H03M5/08GK101739541SQ200810226289
公开日2010年6月16日 申请日期2008年11月12日 优先权日2008年11月12日
发明者吴行军, 郝先人, 马长明 申请人:北京同方微电子有限公司