Google专利

专利名称： Google 专利
方法
技术领域：
本发明总体上涉及半导体继电器，更具体地说，涉及这样的半导体继电器，其包括 用于形成或中断第一和第二信号端子之间的连接的半导体开关，和被配置成控制该半导体 开关的控制IC。
背景技术：
2005年1月6日公布的日本专利申请公布第2005-5779号公开了一种半导体继电 器。例如，在无栅极线的架构(其第三实施例)中，继电器包括第一和第二信号端子(输出 端子)、基板(印刷版)、第一和第二半导体开关(用于输出的金属氧化物半导体场效应管 (MOSFET))以及控制电路(充电和放电控制电路)。以下，这种继电器被称为“现有技术的 继电器”。基板包括第一和第二信号图案(输出线)以及在基板的表面上形成的连接盘 (land)(源极线)。第一和第二信号图案位于第一和第二信号端子之间以形成信号线。控 制电路包括安装在连接盘上的光接收芯片(控制IC)。第一半导体开关用于形成或中断第一信号图案和连接盘之间的连接。第二半导体 开关用于形成或中断第二信号图案和连接盘之间的连接。具体来说，第一和第二半导体开 关的栅极相互连接并且还连接到光接收芯片。第一和第二半导体开关的源极相互连接并且 还连接到连接盘(源极线)。第一和第二半导体开关的漏极分别连接到第一和第二信号图 案。因此，第一和第二半导体开关同时接通或断开。当第一和第二半导体开关接通时，第一 半导体开关形成第一信号图案和连接盘之间的连接，第二半导体开关还形成第二信号图案 和连接盘之间的连接。由此，第一和第二信号端子相互连接。但是，在现有技术的继电器中，存在一个问题，即包括信号线的电路的阻抗匹配被 干扰。也就是说，由于第一和第二信号端子通过连接盘相互连接，因此该连接盘用作第三信 号图案(源极线)。从而，连接盘的全部变为关于信号线(即，第一和第二信号图案)的短 截线。

发明内容
本发明的目的是防止安装有控制电路的控制IC的连接盘的全部变为短截线。本发明的半导体继电器包括第一和第二信号端子、基板、第一开关电路和控制电 路。该基板包括用于形成信号线的多个信号图案以及连接盘。该多个信号图案位于第一和 第二信号端子之间并彼此分离。第一开关电路包括半导体开关，其用于形成或中断信号图 案之间的连接，以及由此形成或中断第一和第二信号端子之间的连接。控制电路包括控制 IC，控制IC被配置成控制第一开关电路以形成或中断第一和第二信号端子之间的连接。在 本发明的一方面，控制IC安装在连接盘上。该连接盘具有与控制IC对应的尺寸。连接盘 的部分或全部被包含在多个信号图案的一部分中。在该架构中(以下称为“第一架构”)，由于连接盘的部分或全部被包含在多个信号图案的一部分中，所以能够防止安装有控制IC的连接盘的全部变为短截线。在第一架构中，多个信号图案可以包括第一到第三信号图案。第一信号图案连接 到第一信号端子。第二信号图案连接到第二信号端子。第三信号图案位于在信号线中部的 第一和第二信号图案的末端之间，并与第一和第二图案中的每个分离。优选地，第一开关电 路包括第一和第二半导体开关。第一半导体开关用于形成或中断第一和第三信号图案之间 的连接。第二半导体开关用于形成或中断第二和第三信号图案之间的连接。优选地，控制 IC被配置成控制第一和第二半导体开关以形成或中断第一和第二信号端子之间的连接。优 选地，连接盘的部分被包含在第三信号图案中，而连接盘的其余部分从第三信号图案的侧 部伸出。在该架构中(以下称为“第二架构”)，可以防止安装有控制IC的连接盘的全部变 为短截线。在第二架构中，控制IC可以包括第一和第二控制输出端子。第二控制输出端子通 过导线连接到第三信号图案。优选地，第一和第二半导体开关分别安装在第一和第二信号 图案的所述末端。第一和第二半导体开关中的每个可以是具有漏极、源极和栅极的表面安 装N沟道M0SFET。第一和第二半导体开关的漏极可以分别直接连接到第一和第二信号图案 的所述末端。第一和第二半导体开关的源极可以通过多个导线连接到第三信号图案。第一 和第二半导体开关的栅极可以通过多个导线连接到第一控制输出端子。 在第二架构中，半导体继电器还可以包括第一和第二控制输入端子、光发射元件， 以及第一和第二低通滤波器。光发射元件被配置成响应于来自第一和第二控制输入端子的 输入信号而发光。第一低通滤波器连接在第一控制输入端子和光发射元件的一端之间。第 二低通滤波器连接在第二控制输入端子和光发射元件的另一端之间。优选地，控制IC包括 用于通过从光发射元件接收光来获得输入信号的光接收元件，光接收元件被配置成响应于 输入信号来控制第一和第二半导体开关。这里，如果杂散电容存在于光发射元件和分别连 接到光发射元件的图案之间，则可能通过C耦合而发生谐振。在这种情况下，在谐振频率附 近插入损耗增加，因此半导体继电器的频带减小。在本发明中，第一和第二低通滤波器可以 避免产生谐振，因此可以防止半导体继电器的频带减小。在第一架构中，信号图案可以包括第一到第三信号图案。第一信号图案连接到第 一信号端子。第二信号图案连接到第二信号端子。第三信号图案位于在信号线中部的第一 和第二信号图案的末端之间，并与第一和第二图案中的每个分离。优选地，第一开关电路包 括第一和第二半导体开关。第一半导体开关用于形成或中断第一和第三信号图案之间的连 接。第二半导体开关用于形成或中断第二和第三信号图案之间的连接。优选地，控制电路 包括第一和第二控制IC，并被配置成控制第一和第二半导体开关以形成或中断第一和第二 信号端子之间的连接。第一控制IC被配置成控制第一半导体开关以形成或中断第一和第 三信号图案之间的连接。第二控制IC被配置成控制第二半导体开关以形成或中断第二和 第三信号图案之间的连接。优选地，基板包括第一连接盘，第一控制IC安装在其上；以及 第二连接盘，第二控制IC安装在其上。第一连接盘的一部分被包含在第一信号图案中，而 第一连接盘的其余部分从第一信号图案的侧部伸出。第二连接盘的一部分被包含在第二信 号图案中，而第二连接盘的其余部分从第二信号图案的侧部伸出。在这种架构(以下称为 “第三架构”)中，可以防止安装有控制IC的连接盘的全部变为短截线。在第三架构中，第一和第二控制IC中的每个可以包括第一和第二控制输出端子。优选地，第一和第二控制IC的第二控制输出端子分别通过多个导线连接到第一和第二信 号图案。优选地，第一和第二半导体开关安装在第三信号图案的两端。第一和第二半导体 开关中的每个可以是具有漏极、源极和栅极的表面安装N沟道M0SFET。第一和第二半导体 开关的漏极可以直接连接到第三信号图案。第一和第二半导体开关的源极可以分别通过导 线连接到第一和第二信号图案。第一和第二半导体开关的栅极可以分别通过导线连接到第 一和第二控制IC的第一控制输出端子。在第三架构中，半导体继电器还可以包括第一、第二、第三和第四控制输入端子， 第一和第二光发射元件，以及第一、第二、第三和第四低通滤波器。第一光发射元件被配置 成响应于来自第一和第二控制输入端子的第一输入信号而发光。第二光发射元件被配置成 响应于来自第三和第四控制输入端子的第二输入信号而发光。第一低通滤波器连接在第一 控制输入端子和第一光发射元件的一端之间。第二低通滤波器连接在第二控制输入端子和 第一光发射元件的另一端之间。第三低通滤波器连接在第三控制输入端子和第二光发射元 件的一端之间。第四低通滤波器连接在第四控制输入端子和第二光发射元件的另一端之 间。优选地，第一控制IC包括用于通过从第一光发射元件接收光来获得第一输入信号的第 一光接收元件，第一控制IC被配置成响应于第一输入信号来控制第一半导体开关。类似 地，第二控制IC包括用于通过从第二光发射元件接收光来获得第二输入信号的第二光接 收元件，第二控制IC被配置成响应于第二输入信号来控制第二半导体开关。在该架构中， 不能防止半导体继电器的频带减小。在第二和第三架构中的一种架构中，半导体继电器还可以包括第三信号端子、分 歧(diverging)电路和第二开关电路。分歧电路包括低通滤波器，该低通滤波器连接到第 一和第二信号图案之一中的分歧点。第二开关电路包括半导体开关，用于形成或中断分歧 电路的低通滤波器和第三信号端子之间的连接，由此形成或中断第三信号端子和分歧点之 间的连接。在该架构中(以下称为“第四架构”)，可以从第三信号端子向分歧点提供直流 电力，还可以从分歧点检测低频信号或直流信号。此外，由于第三信号端子通过分歧电路的 低通滤波器连接到分歧点，所以可以防止分歧电路侧成为对于第一和第二信号端子之间的 信号线(例如，高频信号线)的短截线。因此，例如，可以防止半导体继电器的高频特性被 破坏。在第四架构中，优选的是，分歧电路的低通滤波器是表面安装器件，并被直接安装 在分歧点上。在该架构中，可以去除能够形成短截线的导电图案。在第四架构中，优选的是，在第一和第二信号图案之一中具有分歧点的部分的宽 度比没有分歧点的部分的宽度更窄。在该架构中，可以抑制分歧点中的阻抗减小。在第二和第三架构中的一种架构中，半导体继电器还可以包括第三信号端子、分 歧电路和第二开关电路。分歧电路包括连接到第一和第二信号图案之一中的分歧点的复合 滤波器。第二开关电路包括半导体开关，用于形成或中断复合滤波器和第三信号端子之间 的连接，由此形成或中断第三信号端子和分歧点之间的连接。复合滤波器由高截止滤波器 和低截止滤波器形成。在该架构(以下称为“第五架构”)中，可以扩展在第三信号端子和 分歧电路之间流动的信号的频带。在第五架构中，优选的是，低截止滤波器连接到分歧点，高截止滤波器连接在低截 止滤波器和第二开关电路之间。在该架构中，低截止滤波器侧变为从分歧点伸出的短截线，并可能发生谐振。但是，即使发生谐振，高截止滤波器也会衰减谐振频率，并且因此可以改 善半导体的高频特性。


现在将对本发明的优选实施例进行更加详细的描述。根据以下详细描述和附图， 本发明的其它特征和优点将变得更加容易理解，其中图1是根据本发明的第一实施例的半导体继电器的示意图；图2是半导体继电器的电路框图；图3示出了半导体继电器的表面结构的一部分；图4示出了现有技术和第一实施例的继电器的插入损耗的分析结果；图5示出了图3的架构中的实际测量的插入损耗，以及没有复合滤波器的相应架 构中的实际测量的插入损耗；图6是根据本发明的第二实施例的半导体继电器的电路框图；图7示出了半导体继电器的表面结构的一部分；图8示出了现有技术和第二实施例的继电器的插入损耗的分析结果；图9示出了根据本发明的第三实施例的半导体继电器的表面结构的一部分；以及图10是第三实施例中的复合滤波器的特征曲线。
具体实施例方式第一实施例图1-3示出了根据本发明的第一实施例的半导体继电器。该半导体继电器例如是 高频继电器，并具有信号端子11、12和13，基板2、分歧电路3、开关电路4和5以及控制电 路6和8。如图2和图3所示，基板2例如是电介质基板，并具有形成在基板2的表面上的多 个信号图案、多个布线图案和多个连接盘。例如，基板2包括信号图案201-203，用于形成信 号线(第一信号线)。信号图案201连接到信号端子11 (第一信号端子)。信号图案202连 接到信号端子12 (第二信号端子)。即，第一信号线的两端分别连接到信号端子11和12。 信号图案203位于信号图案201和202在第一信号线的中部(S卩，在第一信号线的两端之间 的部分)的末端之间，并与信号图案201和202中的每个分离指定的绝缘距离。在图2和 图3的实例中，信号图案为具有恒定宽度的直线的形状。这样，虽然信号图案201-203形成 在具有一定宽度的基板2的表面(上表面)上，但是接地图案(未示出)例如沿信号图案 201-203形成在基板2的下表面。即，信号图案201-203、接地图案和基板2构成微带线。如图2所示，基板2还包括信号图案211-213，用于形成第二信号线。信号图案211 连接到信号端子13 (第三信号端子)。信号图案212连接到分歧电路3。即，第二信号线的 两端分别连接到信号端子13和分歧电路3。信号图案213位于信号图案211和212在第二 信号线的中部(即，第二信号线的两端之间的部分)的末端之间，并与信号图案211和212 中的每个分离指定的绝缘距离。稍后对多个布线图案和多个连接盘进行描述。分歧电路3包括LPF (低通滤波器)31，LPF 31连接到信号图案201和202的一个 (在图2的实例中，信号图案202)中的分歧点30。LPF 31的第一和第二端分别连接到信号
9图案212和202。优选地，分歧点30被包含在信号图案201和201 (在图2的实例中，信号 图案202)的一个中，LPF 31的第二端直接连接到分歧点30。如图2和图3所示，开关电路4 (第一开关电路)包括半导体开关41和42，用于形 成或中断信号端子11和12之间的连接。例如，半导体开关41 (第一半导体开关)是具有 漏极(D)、源极(S)和栅极(G)的表面安装N沟道M0SFET，并用于形成或中断信号图案201 和203之间的连接。类似地，半导体开关42 (第二半导体开关)是具有漏极(D)、源极(S) 和栅极(G)的表面安装N沟道N0SFET，并用于形成或中断信号图案202和203之间的连接。 具体来说，开关电路4中的每个MOSFET具有位于其下表面的漏极(d)，以及位于其上表面的 源极(S)和栅极(G)。半导体开关41和42通过芯片键合分别安装在上述信号图案201和 202的末端，并且由此，它们的两个漏极分别直接连接到信号图案201和202的末端。半导 体开关41的源极(S)通过至少一个键合线(在图3中，导线411和411)连接到信号图案 203。半导体开关42的源极(S)也通过至少一个键合线(在图3中，导线421和421)连接 到信号图案203。开关电路4中的每个MOSFET具有体二极管，并且电流可以从其自身的源 极流到漏极，而半导体开关41和42的源极相互连接，由此两个体二极管的阳极相互连接。 因此，开关电路4可以被用作交流开关(例如，高频传输开关)。类似地，如图2所示，开关电路5(第二开关电路)包括半导体开关51和52，用于形 成或中断信号端子13和分歧电路3之间的连接。例如，半导体开关51 (第一半导体开关) 是具有漏极(D)、源极(S)和栅极(G)的表面安装N沟道M0SFET，并用于形成或中断信号图 案211和213之间的连接。半导体开关52 (第二半导体开关)是具有漏极(D)、源极(S)和 栅极(G)的表面安装N沟道M0SFET，并用于形成或中断信号图案212和213之间的连接。 具体来说，半导体开关51和52中的每个具有位于其下表面的漏极(d)，以及位于其上表面 的源极(S)和栅极(G)。半导体开关51和52通过芯片键合而被分别安装到上述信号图案 211和212的末端，由此，它们的两个漏极分别直接连接到信号图案211和212的末端。半 导体开关51的源极(S)通过至少一个键合线(未示出)连接到信号图案213。半导体开关 52的源极(S)也通过至少一个键合线(未示出)连接到信号图案213。半导体开关51和 52的源极相互连接，因此，开关电路5也可以被用作交流开关(例如，低频传输开关)。控制电路6 (第一控制电路)具有控制IC 60，控制IC 60被配置成控制开关电路 4以形成或中断信号端子11和12之间的连接。在图2和图3的实例中，控制电路6由覆盖 有透明树脂元件(未示出)以便以光学方式彼此耦合的光发射电路7和控制IC 60形成。 透明树脂元件还被具有光阻效应的薄膜覆盖，以防止干扰光进入透明树脂元件。光发射电路7包括控制输入端子701和702 (第一和第二控制输入端子)，复合滤 波器73和74 (第一和第二复合滤波器)以及光发射元件70。控制输入端子701和702分 别连接到布线图案221和231的第一端。复合滤波器73是第一低通滤波器，其被配置成衰减比预定截止频率更高的频率， 该复合滤波器73例如由彼此具有不同截止频率的LPF (低通滤波器)731和732形成。LPF 731的第一和第二端分别连接到布线图案221的第二端(连接盘)以及布线图案222的第 一端(连接盘)。LPF 732的第一和第二端分别连接到布线图案222的第二端(连接盘) 以及布线图案223的第一端(连接盘)。复合滤波器74是第二低通滤波器，其被配置成衰减比预定截止频率更高的频率，该复合滤波器74例如由彼此具有不同截止频率的LPF (低通滤波器)741和742形成。LPF 741的第一和第二端分别连接到布线图案231的第二端(连接盘)以及布线图案232的第 一端(连接盘)。LPF 742的第一和第二端分别连接到布线图案232的第二端(连接盘) 以及布线图案233的第一端(连接盘)。光发射元件70例如是LED (发光二极管)，其响应于来自控制输入端子701和702 的输入信号(电流信号)而发光。在图3的实例中，光发射元件70是表面安装器件，光发 射元件70的阳极和阴极分别位于器件的下表面和上表面。光发射元件70通过芯片键合而 被安装在形成于布线图案223的第二端的连接盘224上，由此光发射元件70的阳极直接连 接到连接盘224。光发射元件70的阴极例如通过键合线700连接到布线图案233的第二 端。布线图案223和233 (尤其是连接盘224)被定位于接近控制IC 60。控制IC 60被配置成控制半导体开关41和42以形成或中断信号端子11和12之 间的连接。例如，控制IC 60包括光接收元件(例如，光电二极管阵列)，用于通过从光发射 元件70接收光来获得输入信号，该控制IC 60被配置成响应于输入信号来控制半导体开关 41和42。优选地，光发射元件70和光接收元件被定位成使得光接收元件的光接收表面朝 向光发射元件70的光发射表面。在图3的实例中，控制IC 60具有第一控制输出端子601 和602，以及第二控制输出端子603。但是，不仅限于此，控制IC 60可以具有第一控制输出 端子。第一控制输出端子601和602通过键合线412和422分别连接到半导体41和42的 栅极。第二控制输出端子603通过键合线413连接到信号图案203。S卩，第二控制输出端 子603通过信号图案203电连接到半导体开关41和42的源极。例如，控制IC 60包括以 与现有技术的继电器同样的方式放在一个封装内的光电二极管阵列和充电和放电电路。如 果光电二极管阵列从光发射元件70接收光以便产生光电功率，则充电和放电电路将该光 电功率通过第一控制输出端子601和602以及第二控制输出端子603提供给每个半导体开 关41和42。因此，半导体开关41和42被接通。除非光电二极管阵列产生光电功率，否则 充电和放电电路对半导体开关41和42的每个栅极和源极之间的电荷进行放电。因此，半 导体开关被断开。控制电路8 (第二控制电路)具有控制IC 80，控制IC 80被配置成控制开关电路 5以形成或中断信号端子13和分歧电路3之间的连接。控制电路8由光发射电路9和控制 IC 80形成。光发射电路9包括控制输入端子901和90，以及光发射元件90。控制输入端子 901和902分别连接到布线图案261和271的第一端。光发射元件90例如是表面安装器件，该表面安装器件是被配置成响应于来自控 制输入端子901和902的输入信号而发光的LED (发光二极管)。光发射元件90的阳极和 阴极分别被定位于该器件的下表面和上表面。光发射元件90通过芯片键合而被安装在形 成于布线图案261的第二端的连接盘上，并由此光发射元件90的阳极直接连接到连接盘。 光发射元件90的阴极例如通过键合线(未示出)连接到布线图案271的第二端。控制IC 80被配置成控制半导体开关51和52以形成或中断信号端子13和分歧 电路3之间的连接。例如，控制IC 80包括光接收元件(例如，光电二极管阵列)，用于通过 从光发射元件90接收光来获得来自控制输入端子901和902的输入信号，控制IC 80被配 置成响应于输入信号来控制半导体开关51和52。优选地，光发射元件90和光接收元件被定位成使得光接收元件的光接收表面朝向光发射元件90的光发射表面。控制IC 80具有 第一控制输出端子801和802以及第二控制输出端子803，该控制IC80例如与控制IC 60 类似由光电二极管阵列以及充电和放电电路形成。第一控制输出端子801和802分别通过 多个键合线连接到半导体开关51和52的栅极。第二控制输出端子803通过键合线连接到 信号图案213。即，第二控制输出端子803通过信号图案213电连接到半导体开关51和52 的源极。如果控制IC 80的光电二极管阵列从光发射元件90接收光以产生光电功率，则充 电和放电电路将该光电功率通过第一控制输出端子801和802以及第二控制输出端子803 提供给每个半导体开关51和52。在控制IC 80将半导体开关51和52断开的情况下，如果控制IC 60将半导体开 关41和42接通，则信号端子11和12电连接，并且第一信号线在信号端子11和12之间形 成。因此，例如，高频信号可以通过第一信号线传输。如果控制IC 60将半导体开关41和 52断开，则信号端子11和12之间的连接中断。在控制IC 80将半导体开关51和52接通的情况下，如果控制IC 60将半导体开 关41和42接通，则第二信号线在信号端子12和13之间形成。例如，如果低频信号或直流 信号被提供给信号端子13，则该低频信号或直流信号被提供给连接到信号端子12的装置。 如果连接到信号端子12的装置将低频信号或直流信号提供给信号端子12，则可以从信号 端子13接收到该低频信号或直流信号。在第一实施例的一个方面，如图3所示，控制IC 60通过芯片键合而被安装到连接 盘20上。连接盘20具有对应于控制IC 60的尺寸。连接盘20的一部分(其例如等于或 大于一半)被包含在信号图案201-203 (在图3中为信号图案203)的一部分中，连接盘20 的其余部分20R从信号图案203的侧部伸出。但是，不限于此，连接盘20的全部可以被包 含在信号图案203中。对第一实施例的操作进行了说明。如果输入信号被提供给控制输入端子701和 702，则光发射元件70发光。控制IC 60的光电二极管阵列从光发射元件70接收光，然后 产生光电功率。控制IC 60的充电和放电电路然后通过第一控制输出端子601和602以及 第二控制输出端子603将光电功率提供给每个半导体开关41和42。由此，半导体开关41 和42被接通，从而信号端子11和12被电连接。除非输入信号被提供给控制输入端子701和702，否则光发射元件70不发光，并且 因此控制IC 60的光电二极管阵列不产生光电功率。在这种情况下，控制IC 60的充电和 放电电路对半导体开关41和42的每个栅极和源极之间的电荷进行放电。由此，由于半导 体开关41和42被断开，信号端子11和12之间的连接被中断。如果输入信号被提供给控制输入端子901和902，则光发射元件90发光，并且控制 IC 80的光电二极管阵列产生光电功率。控制IC 80的充电和放电电路然后通过第一控制 输出端子801和802以及第二控制输出端子803将该光电功率提供给每个半导体开关51 和52。由此，由于半导体开关51和52被接通，所以信号端子13和分歧电路3电连接。即， 信号端子13通过分歧电路3而电连接到信号图案202和信号端子12。因此，仅低频信号或 直流信号可以被提供给信号端子13，并且也可以从信号端子13获得。除非输入信号被提供到控制输入端子901和902，否则光发射元件90不发光，并且 因此控制IC 80的光电二极管阵列不产生光电功率。在这种情况下，控制IC 80的充电和放电电路对半导体开关51和52的每个栅极和源极之间的电荷进行放电。由此，由于半导 体开关51和52被断开，所以信号端子12和13之间的连接被中断。在第一实施例中，由于控制IC 60被安装在具有与控制IC 60对应的尺寸的连接 盘20上并且连接盘20的一部分被包含在信号图案203中，所以可以防止连接盘20的全部 变为短截线。因此，与具有其连接盘的全部变为短截线的现有技术的继电器相比，可以改善 半导体继电器的高频特性。图4示出了现有技术和第一实施例的继电器的插入损耗的分析结果。在图4中， “A”为第一实施例中的第一信号线的插入损耗的分析结果，“B”为现有技术的继电器中在第 一和第二信号端子之间的信号线的插入损耗的分析结果。在仅具有相应的信号线和控制IC 的架构中执行每种分析。在现有技术的继电器中，由于安装有光接收芯片的连接盘的全部 变为短截线，所以发生图4中所示的谐振，并且插入损耗在谐振频率附近上升。因此，可用 频带减小。在第一实施例中，由于连接盘20的一部分被包含在信号图案203中，所以避免 了如图4所示的谐振的发生。因此，第一实施例可以具有比现有技术的继电器的可用频带 更宽的可用频带。图5示出了图3的架构中的真实测量的插入损耗“C”以及在没有复合滤波器的相 应架构中的真实测量的插入损耗“D”。第一实施例的半导体继电器除了信号图案201-203 以及控制IC 60之外还包括光发射电路7，信号图案201-203以及布线图案223和233形成 在电介质基板上。因此，杂散电容存在于信号图案和布线图案之间。如果信号图案和布线 图案通过杂散电容耦合，然后发生谐振，则可用频带如图4那样减小。在第一实施例中，由 于提供了复合滤波器73和74，所以谐振的影响被抑制，如图4中的“C”所示。因此，可以减 小插入损耗，并且可以改善半导体继电器的高频特性。此外，信号图案211-213的第二信号线通过分歧电路3而连接到信号图案201-203 的第一信号线，因此，可以防止第二信号线(例如，低频信号线)变为短截线。第二实施例图6和图7示出了根据本发明第二实施例的半导体开关。半导体继电器的特征在 于基板2、开关电路4和控制电路6，像第一实施例那样，其还包括信号端子11、12和13，分 歧电路3、开关电路5以及控制电路8。为了清楚起见，如在第一实施例中描述的那样，相同 种类的元件被赋予相同的附图标记。基板2例如是电介质基板，如第一实施例中那样，其包括信号图案211-213、布线 图案261和271、用于光发射元件90的连接盘、用于控制IC 80的连接盘，以及微带线。基 板2还包括用于开关电路4和控制电路6的多个信号图案、多个布线图案和多个连接盘。例 如，基板2包括用于形成第一信号线的信号图案201-203。信号图案201连接到信号端子 11(第一信号端子)。信号图案202连接到信号端子12 (第二信号端子)。即，第一信号线 的两端分别连接到信号端子11和12。信号图案203被定位于信号图案201和202在第一 信号线的中部(即，第一信号线的两端之间的部分)的末端之间，并与信号图案201和202 中的每个分离指定的绝缘距离。在图6和图7的实例中，信号图案201-203为具有恒定宽 度的直线的形状。稍后对用于控制电路6的多个布线图案和多个连接盘进行描述。开关电路4 (第一开关电路)包括半导体开关41和42，用于形成或中断信号端子 11和12之间的连接。例如，半导体41(第一半导体开关)是具有漏极(D)、源极(S)和栅极(G)的表面安装N沟道M0SFET，并用于形成或中断信号图案201和203之间的连接。类 似地，半导体42 (第二半导体开关)是具有漏极(D)、源极(S)和栅极(G)的表面安装N沟 道MOSFET，并用于形成或中断信号图案202和203之间的连接。具体来说，开关电路4中的 每个MOSFET具有位于其下表面的漏极(D)，以及位于其上表面的源极(S)和栅极(G)。半 导体开关41和42通过芯片键合分别安装在上述信号图案203的末端，并且由此，它们的两 个漏极分别直接连接到信号图案203的末端。半导体开关41的源极(S)通过至少一个键 合线411连接到信号图案201。半导体开关42的源极(S)也通过至少一个键合线421连接 到信号图案202。半导体开关41和42的漏极相互连接，由此开关电路4可以被用作交流开 关(例如，高频传输开关)。控制电路6 (第一控制电路)包括控制IC 61和62 (第一和第二控制IC)。在图6 和图7的实例中，控制电路6由光发射电路7和控制IC 61和62形成。光发射电路7包括控制输入端子701_704(第一到第四控制输入端子)、复合滤波 器73-76 (第一到第四复合滤波器)，以及光发射元件71和72 (第一和第二光发射元件)。 控制输入端子701、702、703和704分别连接到布线图案221、231、241和251的第一端。控 制IC 61和光发射电路71被透明树脂元件(未示出)覆盖以便以光学方式彼此耦合，并且 该透明树脂元件被具有光阻效应的薄膜覆盖。类似地，控制IC 62和光发射电路72被透 明树脂元件覆盖以便以光学方式彼此耦合，并且该透明树脂元件被具有光阻效应的薄膜覆
至
ΓΤΠ ο复合滤波器73是第一低通滤波器，其被配置成衰减比预定截止频率更高的频率， 该复合滤波器73例如由彼此具有不同截止频率的LPF (低通滤波器)731和732形成。LPF 731的第一和第二端分别连接到布线图案221的第二端(连接盘)以及布线图案222的第 一端(连接盘)。LPF 732的第一和第二端分别连接到布线图案222的第二端(连接盘) 以及布线图案223的第一端(连接盘)。复合滤波器74是第二低通滤波器，其被配置成衰减比预定截止频率更高的频率， 该复合滤波器74例如由彼此具有不同截止频率的LPF (低通滤波器)741和742形成。LPF 741的第一和第二端分别连接到布线图案231的第二端(连接盘)以及布线图案232的第 一端(连接盘)。LPF 742的第一和第二端分别连接到布线图案232的第二端(连接盘) 以及布线图案233的第一端(连接盘)。复合滤波器54是第三低通滤波器，其被配置成衰减比预定截止频率更高的频率， 该复合滤波器例如由彼此具有不同截止频率的LPF (低通滤波器)751和752形成。LPF 751 的第一和第二端分别连接到布线图案241的第二端(连接盘)以及布线图案242的第一端 (连接盘)。LPF 752的第一和第二端分别连接到布线图案242的第二端(连接盘)以及布 线图案243的第一端(连接盘)。复合滤波器76是第四低通滤波器，其被配置成衰减比预定截止频率更高的频率， 该复合滤波器例如由彼此具有不同截止频率的LPF (低通滤波器)761和762形成。LPF 761 的第一和第二端分别连接到布线图案251的第二端(连接盘)以及布线图案252的第一端 (连接盘)。LPF 762的第一和第二端分别连接到布线图案252的第二端(连接盘)以及布 线图案253的第一端(连接盘)。光发射元件71例如是LED (发光二极管)，其响应于来自控制输入端子701和702
14的第一输入信号(电流信号)而发光。在图7的实例中，光发射元件71是表面安装器件， 光发射元件71的阳极和阴极分别被定位于器件的下表面和上表面。光发射元件71通过芯 片键合而被安装在形成于布线图案223的第二端的连接盘224上，并且由此，光发射元件71 的阳极直接连接到连接盘224。光发射元件71的阴极例如通过键合线710连接到布线图案 233的第二端。布线图案223和233 (尤其是连接盘224)被定位成接近控制IC 61。光发射元件72例如是LED (发光二极管)，其响应于来自控制输入端子703和704 的第二输入信号(电流信号)而发光。在图7的实例中，光发射元件72是表面安装器件， 光发射元件72的阳极和阴极分别位于器件的下表面和上表面。光发射元件72通过芯片键 合而被安装在形成于布线图案243的第二端的连接盘244上，并且由此，光发射元件72的 阳极直接连接到连接盘244。光发射元件72的阴极例如通过键合线720连接到布线图案 253的第二端。布线图案243和253 (尤其是连接盘244)被定位成接近控制IC 62。控制IC 61和62被配置成控制半导体开关41和42以形成或中断信号端子11和 12之间的连接。控制IC 61例如包括光接收元件，用于通过从光发射元件71接收光来获得来自控 制输入端子701和702的第一输入信号。该控制IC 61被配置成响应于第一输入信号来控 制半导体开关41以形成或中断信号图案201和203之间的连接。优选地，光发射元件71和 光接收元件被定位成使得光接收元件的光接收表面朝向光发射元件71的光发射表面。在 图7的实例中，控制IC 61具有第一和第二控制输出端子611和613。第一控制输出端子 611通过键合线412连接到半导体开关41的栅极。第二控制输出端子613通过键合线413 连接到信号图案201。控制IC 62例如包括光接收元件，用于通过从光发射元件72接收光来获得来自控 制输入端子703和704的第二输入信号。该控制IC 61被配置成响应于第二输入信号来控 制半导体开关42以形成或中断信号图案202和203之间的连接。优选地，光发射元件72和 光接收元件被定位成使得光接收元件的光接收表面朝向光发射元件72的光发射表面。在 图7的实例中，控制IC 62具有第一和第二控制输出端子621和623。第一控制输出端子 621通过键合线422连接到半导体开关42的栅极。第二控制输出端子623通过键合线423 连接到信号图案202。例如，控制IC 61和62像现有技术的继电器那样，包括放在一个封装内的光电二 极管阵列以及充电和放电电路。如果控制IC 61的光电二极管阵列从光发射元件71接收 光然后产生光电功率，则控制IC 61的充电和放电电路将该光电功率通过第一和第二输出 端子611和613提供给半导体开关41。类似地，如果控制IC 62的光电二极管阵列从光发 射元件72接收光然后产生光电功率，则控制IC 62的充电和放电电路将该光电功率通过第 一和第二输出端子621和623提供给半导体开关42。因此，半导体开关41和42被接通。 除非控制电路6的每个光电二极管阵列产生光电功率，否则控制电路6的每个充电和放电 电路对半导体开关41和42的每个栅极和源极之间的电荷进行放电。因此，半导体开关41 和42被断开。在第二实施例的一方面，如图7所示，控制IC 61和62通过芯片键合而被安装在 连接盘21和22上。连接盘21和22分别具有与控制IC 61和62对应的尺寸。连接盘21 的一部分(其例如等于或大于一半)被包含在信号图案201-203(在图7中为信号图案201)的一部分中，连接盘21的其余部分21R从信号图案201的侧部伸出。但是，不限于此，连接 盘21的全部可以被包含在信号图案201中。连接盘22的一部分(其例如等于或大于一 半)被包含在信号图案201-203 (在图7中为信号图案202)的一部分中，连接盘22的其余 部分22R从信号图案202的侧部伸出。但是，不限于此，连接盘22的全部可以被包含在信 号图案202中。对第二实施例的操作进行了说明。如果第一和第二输入信号分别被提供给控制输 入端子701和702以及控制输入端子703和704，则光发射元件71和72均发光。控制IC 61的光电二极管阵列从光发射元件71接收光，然后产生光电功率。控制IC 62的光电二极 管阵列从光发射元件72接收光，然后产生光电功率。控制IC 61的充电和放电电路通过第 一和第二控制输出端子611和623将来自于相应光电二极管阵列的光电功率提供给半导体 开关41。控制IC 62的充电和放电电路也通过第一和第二控制输出端子621和623将来自 于相应光电二极管阵列的光电功率提供给半导体开关42。由此，半导体开关41和42被接 通，从而信号端子11和12电连接。除非第一和第二输入信号被提供给控制输入端子701和702以及控制输入端子 703和704，否则光发射元件71和72中的每个不发光，并且因此控制IC 61和62的每个光 电二极管不产生光电功率。在这种情况下，控制IC 61的充电和放电电路对半导体开关41 的栅极和源极之间的电荷进行放电。控制IC 62的充电和放电电路也对半导体开关42的 栅极和源极之间的电荷进行放电。由此，半导体开关41和42被断开，从而信号端子11和 12之间的连接被中断。在第二实施例中，控制IC 61被安装在具有与控制IC 61对应的尺寸的连接盘21 上，并且连接盘21的一部分(其例如等于或大于一半)被包含在信号图案201中。类似地， 控制IC 62被安装在具有与控制IC 62对应的尺寸的连接盘22上，并且连接盘22的一部 分(其例如等于或大于一半)被包含在信号图案202中。所以可以防止连接盘21和22的 全部变为短截线。并且，与具有其连接盘全部变为短截线的现有技术的继电器相比，可以改 善半导体继电器的高频特性。图8示出了现有技术和第二实施例的继电器的插入损耗的分析结果。在图8中， “E”为第二实施例中的第一信号线的插入损耗的分析结果，“F”为现有技术的继电器中在 第一和第二信号端子之间的信号线的插入损耗的分析结果。在仅具有相应的信号线和控制 IC的架构中执行每种分析。在现有技术的继电器中，由于安装有光接收芯片的连接盘的全 部变为短截线，所以发生图8中所示的谐振，并且插入损耗在谐振频率附近上升。因此，可 用频带减小。在第二实施例中，由于连接盘21的一部分被包含在信号图案201中并且连接 盘22的一部分被包含在信号图案202中，所以避免了如图8所示的谐振的发生。因此，第 二实施例可以具有比现有技术的继电器的可用频带更宽的可用频带。此外，由于提供了复合滤波器73-76，所以如第一实施例那样，谐振的影响被抑制。 结果，可以减小插入损耗，并且可以改善半导体继电器的高频特性。第三实施例图9示出了根据本发明的第三实施例的半导体继电器。半导体继电器的特征在于 分歧电路3，像第一实施例那样，其还包括信号端子11、12和13，基板2，开关电路4和5以 及控制电路6和8。为了清楚起见，如在第一实施例中描述的那样，相同种类的元件被赋予相同的附图标记。但是，不仅限于此，第三实施例的这方面(即分歧电路3和切口 200)可 以应用于第二实施例。开关电路5的半导体开关51和52分别安装在信号图案211和212的末端(连接 盘215和216)，它们的两个漏极分别连接到连接盘215和216。半导体开关51的源极(S) 例如通过至少一个键合线(在图9中为多个导线511和511)连接到信号图案213。半导体 开关52的源极(S)例如通过至少一个键合线(在图9中为多个导线521和521)连接到信 号图案213。控制电路8由光发射电路9和控制IC 80形成。光发射电路9包括控制输入端子 901和902 (图2)，以及光发射元件90。光发射元件90通过芯片键合而被安装在布线图案 261的连接盘262上，由此，光发射元件90的阳极直接连接到连接盘262。如控制电路6那 样，连接盘262被定位成接近控制IC 80。光发射元件90的阴极例如通过键合线900连接 到布线图案271。控制IC 80如控制IC 60那样具有第一控制输出端子801和802以及第 二控制输出803。第一控制输出端子801和802分别通过键合线512和522连接到半导体 开关51和52的栅极(G)。第二控制输出端子803通过键合线513连接到信号图案213。分歧电路3包括复合滤波器75，其连接到信号图案201和202 (在图9的实例中为 信号图案201)中的一个的分歧点30。基板2还包括信号图案214，其定位于信号图案201 和202之间，并与信号图案201和212的每个分离。信号图案211 (至少连接盘215侧)的 一部分以及信号图案212-214被布置在同一直线上。复合滤波器75包括构成宽带滤波器的高截止滤波器751和低截止滤波器752。滤 波器751和752中的每个是表面安装器件。高截止滤波器751的第一和第二端分别连接到 信号图案212和214的连接盘。低截止滤波器752的第一和第二端分别连接到信号图案214 和201的连接盘。例如，高截止滤波器751和低截止滤波器752被设置成使得低截止滤波 器752 (高通滤波器)的传输频带为高截止滤波器751 (低通滤波器)的截止频率的1. 5-3 倍。在图9的实例的信号图案201中，具有分歧点30的部分的宽度“W1”比没有分歧点30 的部分的宽度“W2”更窄。切口 200形成在分歧点30的相对侧，用以将信号图案201的宽 度“W2”减小到宽度“W1”。这样，由于低截止滤波器752直接连接到信号图案201的分歧点30，所以可以去除 能够形成短截线的导电图案。因此，可以改善半导体继电器的高频特性。在信号图案201 中具有分歧点30的部分的阻抗由于低截止滤波器752的影响而减小，但是形成切口 200，因 此可以抑制信号图案201中的阻抗的失配。通过由高截止滤波器751和低截止滤波器752形成复合滤波器75，半导体继电器 可以具有宽频带，如图10所示。在图10中，“G”、“H”和“I”分别示出了高截止滤波器751、 低截止滤波器752和复合滤波器75的滤波器特性。如果低截止滤波器752和高截止滤波器751分别连接到信号图案212和214以及 信号图案214和201，则高截止滤波器751和信号图案214变为短截线，然后发生谐振。在 这种情况下，谐振频率高于低截止滤波器752的截止频率，因此，低截止滤波器752不能衰 减谐振频率。在第三实施例中，高截止滤波器751和低截止滤波器752分别连接到信号图案212 和214以及信号图案214和201。因此，如果低截止滤波器752和信号图案214变为短截线
17并且然后发生谐振，则高截止滤波器751可以衰减谐振频率。从而，可以改善半导体继电器 的高频特性。在实施例中，开关电路4由一个半导体开关形成。例如，在图3的架构中，去除半 导体开关41和42中的一个，并且对应于去除的半导体开关的两个信号图案相互结合。在 这种情况下，这一个半导体开关可以是例如双极晶体管，而不限于M0SFET。类似地，开关电 路5可以由一个半导体开关形成。虽然已经结合某些优选实施例对本发明进行了描述，但是本领域技术人员可以进 行各种修改和变化而不脱离本发明的真实精神和范围。
权利要求
一种半导体继电器，包括第一信号端子和第二信号端子；基板，包括用于形成信号线的多个信号图案以及连接盘，所述多个信号图案位于所述第一信号端子和所述第二信号端子之间并彼此分离；第一开关电路，包括半导体开关，所述半导体开关用于形成或中断所述多个信号图案之间的连接，以及由此形成或中断所述第一信号端子和所述第二信号端子之间的连接；以及控制电路，包括控制IC，所述控制IC被配置成控制所述第一开关电路以形成或中断所述第一信号端子和所述第二信号端子之间的连接；其中，所述控制IC安装在所述连接盘上，所述连接盘具有与所述控制IC对应的尺寸，所述连接盘的部分或全部被包含在所述多个信号图案的一部分中。
2.根据权利要求1所述的半导体继电器，其中，所述多个信号图案包括第一信号图案，其连接到所述第一信号端子；第二信号 图案，其连接到所述第二信号端子；以及第三信号图案，其位于在所述信号线中部的所述第 一信号图案和所述第二信号图案的末端之间，并与所述第一信号图案和所述第二信号图案 中的每个分离，其中，所述第一开关电路包括第一半导体开关，其用于形成或中断所述第一信号图案 和所述第三信号图案之间的连接；以及第二半导体开关，其用于形成或中断所述第二信号 图案和所述第三信号图案之间的连接，其中，所述控制IC被配置成控制所述第一半导体开关和所述第二半导体开关以形成 或中断所述第一信号端子和所述第二信号端子之间的连接，其中，所述连接盘的部分被包含在所述第三信号图案中，而所述连接盘的其余部分从 所述第三信号图案的侧部伸出。
3.根据权利要求2所述的半导体继电器，其中，所述控制IC包括第一控制输出端子和通过导线连接到所述第三信号图案的第 二控制输出端子，其中，所述第一半导体开关和所述第二半导体开关分别安装在所述第一信号图案和所 述第二信号图案的所述末端，所述第一半导体开关和所述第二半导体开关中的每个是具有漏极、源极和栅极的表面 安装N沟道M0SFET，所述第一半导体开关和所述第二半导体开关的漏极分别直接连接到所述第一信号图 案和所述第二信号图案的所述末端，所述第一半导体开关和所述第二半导体开关的源极通过多个导线连接到所述第三信 号图案，所述第一半导体开关和所述第二半导体开关的栅极通过多个导线连接到所述第一控 制输出端。
4.根据权利要求2所述的半导体继电器，还包括 第一控制输入端子和第二控制输入端子；光发射元件，其响应于来自所述第一控制输入端子和所 述第二控制输入端子的输入信 号而发光；第一低通滤波器，连接在所述第一控制输入端子和所述光发射元件的一端之间；以及 第二低通滤波器，连接在所述第二控制输入端子和所述光发射元件的另一端之间； 其中，所述控制IC包括用于通过从所述光发射元件接收光来获得所述输入信号的光 接收元件，并且所述控制IC被配置成响应于所述输入信号来控制所述第一半导体开关和 所述第二半导体开关。
5.根据权利要求1所述的半导体继电器，其中，所述信号图案包括第一信号图案，其连接到所述第一信号端子；第二信号图 案，其连接到所述第二信号端子；以及第三信号图案，位于在所述信号线中部的所述第一信 号图案和所述第二信号图案的末端之间，并与所述第一信号图案和所述第二信号图案中的 每个分离，其中，所述第一开关电路包括第一半导体开关，其用于形成或中断所述第一信号图案 和所述第三信号图案之间的连接；第二半导体开关，其用于形成或中断所述第二信号图案 和所述第三信号图案之间的连接，其中，所述控制电路包括第一控制IC和第二控制IC，并被配置成控制所述第一半导体 开关和所述第二半导体开关以形成或中断所述第一信号端子和所述第二信号端子之间的 连接，所述第一控制IC被配置成控制所述第一半导体开关以形成或中断所述第一信号图案 和所述第三信号图案之间的连接，所述第二控制IC被配置成控制所述第二半导体开关以形成或中断所述第二信号图案 和所述第三信号图案之间的连接，其中，所述基板包括第一连接盘，所述第一控制IC安装在其上；以及第二连接盘，所 述第二控制IC安装在其上，所述第一连接盘的一部分被包含在所述第一信号图案中， 所述第一连接盘的其余部分从所述第一信号图案的侧部伸出， 所述第二连接盘的一部分被包含在所述第二信号图案中， 所述第二连接盘的其余部分从所述第二信号图案的侧部伸出。
6.根据权利要求5所述的半导体继电器，其中，所述第一控制IC和所述第二控制IC中的每个包括第一和第二控制输出端子， 所述第一控制IC和所述第二控制IC的所述第二控制输出端子分别通过多个导线连接 到所述第一信号图案和所述第二信号图案，其中，所述第一半导体开关和所述第二半导体开关安装在所述第三信号图案的两端， 所述第一半导体开关和所述第二半导体开关中的每个是具有漏极、源极和栅极的表面 安装N沟道M0SFET，所述第一半导体开关和所述第二半导体开关的漏极直接连接到所述第三信号图案， 所述第一半导体开关和所述第二半导体开关的源极分别通过导线连接到所述第一信 号图案和所述第二信号图案，所述第一半导体开关和所述第二半导体开关的栅极分别通过导线连接到所述第一控制IC和所述第二控制IC的所述第一控制输出端子。
7.根据权利要求5所述的半导体继电器，还包括第一、第二、第三和第四控制输入端子；第一光发射元件，其响应于来自所述第一控制输入端子和所述第二控制输入端子的第 一输入信号而发光；第二光发射元件，其响应于来自所述第三控制输入端子和所述第四控制输入端子的第 二输入信号而发光；第一低通滤波器，其连接在所述第一控制输入端子和所述第一光发射元件的一端之间；第二低通滤波器，其连接在所述第二控制输入端子和所述第一光发射元件的另一端之间；第三低通滤波器，其连接在所述第三控制输入端子和所述第二光发射元件的一端之 间；以及第四低通滤波器，其连接在所述第四控制输入端子和所述第二光发射元件的另一端之间；其中，所述第一控制IC包括用于通过从所述第一光发射元件接收光来获得所述第一 输入信号的第一光接收元件，并且所述第一控制IC被配置成响应于所述第一输入信号来 控制所述第一半导体开关，而所述第二控制IC包括用于通过从所述第二光发射元件接收光来获得所述第二输入 信号的第二光接收元件，并且所述第二控制IC被配置成响应于所述第二输入信号来控制 所述第二半导体开关。
8.根据权利要求2-7中的任一权利要求所述的半导体继电器，还包括 第三信号端子；分歧电路，包括低通滤波器，该低通滤波器连接到所述第一信号图案和所述第二信号 图案之一中的分歧点；以及第二开关电路，包括半导体开关，其用于形成或中断所述分歧电路的所述低通滤波器 和所述第三信号端子之间的连接，由此形成或中断所述第三信号端子和所述分歧点之间的 连接。
9.根据权利要求8所述的半导体继电器，其中所述分歧电路的所述低通滤波器是表面 安装器件，并被直接安装在所述分歧点上。
10.根据权利要求9所述的半导体继电器，其中，在所述第一信号图案和所述第二信号 图案之一中具有所述分歧点的部分的宽度比没有所述分歧点的部分的宽度更窄。
11.根据权利要求2-7中的任一权利要求所述的半导体继电器，还包括 第三信号端子；分歧电路，包括连接到所述第一信号图案和所述第二信号图案之一中的分歧点的复合 滤波器；以及第二开关电路，包括半导体开关，其用于形成或中断所述复合滤波器和所述第三信号 端子之间的连接，由此形成或中断所述第三信号端子和所述分歧点之间的连接， 其中，所述复合滤波器由高截止滤波器和低截止滤波器形成。
12.根据权利要求11所述的半导体继电器，其中 所述低截止滤波器连接到所述分歧点；以及所述高截止滤波器连接在所述低截止滤波器和所述第二开关电路之间。
全文摘要
文档编号H03K17/78GK101953074SQ20098010559
公开日2011年1月19日 申请日期2009年1月15日 优先权日2008年1月18日
发明者Hoshino Narutoshi, Niimura Yuichi, Taka Shinsuke, Mugiuda Sachiko 申请人:Panasonic Elec Works Co Ltd