专利名称：一种恒流驱动芯片上电复位电路的制作方法
技术领域：
本发明涉及集成电路设计领域，尤其涉及的是一种恒流驱动芯片上电复位电路。
背景技术：
对于一般的电路系统而言，在上电初期，电源电压还未达到稳定的预期状态，因 此，许多电路元器件(例如半导体器件等)以及电路节点的电压和逻辑状态是不稳定的。如 果在上电初期电器元器件或电路节点的电压或逻辑状态发生改变，那么电路系统很可能产 生不期望的错误，影响上电后的正常运行。为了使电路系统在每次上电后都能从设计者所 期望的状态开始操作，一般的做法是利用一个专门的上电复位电路在上电初期产生一个复 位信号(一般称之为“P0R”信号)，在电源稳定后的一段时间内，该复位信号可强制电路系 统处在设计者所期望的初始状态，待复位信号的有效期结束后，电路系统再从所期望的初 始状态开始运行。图1揭示了一种现有上电复位电路，其包括由电阻R1、电容Cl组成的延迟电路 100以及方波整形电路101。电阻Rl的输入端接电源VDD，其输出节点102分别接电容Cl 与方波整形电路101。方波整形电路101可以是业界习知电路，在此不做赘述。图1揭示的上电复位电路有如下两个缺点第一，由于电源VDD的上升速度取决于诸多因素，例如，所使用电源的瞬态响应和 输出阻抗，电源和电路系统之间连接线的电阻，电源和地之间的电容的大小，电路系统初始 耗电电流的大小等等，当电源VDD的上升时间比电阻R1、电容Cl的延迟时间还长的情况下， 将不存在Tl时间段，S卩，在电源VDD处于稳定状态时，PORl信号已经处于高电平状态，此时， 高电平电压即为电源VDD的实际输出电压，二者沿斜线同步上升，因此，上电复位信号PORl 也就没能在预期的时间内有效地产生；如果要在集成电路中保证延迟电路100的延迟时间 远大于电源VDD的上升时间，仅仅依靠集成电路内部的电阻Rl和电容Cl很难实现，除非在 集成电路外围使用兆欧姆级的电阻和微法拉级的电容，这样就会占用一个集成电路管脚， 增加集成电路外围元件的数量，而且，由于电源VDD上升速度的不确定性，并不能保证电路 系统在所有情形下上电复位信号都能有效地产生。第二，如果电源VDD突然掉电，电容Cl储存的电荷需经电阻Rl泄放到电源VDD，由 于电阻Ri与电容Cl的值都较大，因此，电容C 1储存的电荷需要较长时间才能放完。如果 电源VDD掉电后很快再次上电，则由于电容Cl储存的电荷来不及放完，所以节点102的电 压较高，使得方波整形电路100始终输出高电平，上电复位信号PORl也不能有效地产生。图2揭示了另外一种较为常见的上电复位电路，其包括电压监测器200、延时电路 201以及逻辑运算器202。电压监测器200用于监测电源VDD，当电源VDD的电压低于电压 监测器200的门限值Vg时，其输出P0R2为零(低电平)，当电源VDD高于电压监测器200 的门限值Vg时，P0R2为电源VDD的电压(高电平)。P0R2在延时电路201中产生延时信 号P0R3(延时时间为T3)，P0R2和P0R3均输入至逻辑运算器202中进行“与”运算，最终产 生出真正的复位信号P0R4。在第一次上电、掉电、再上电等过程中，P0R4都可以有效产生。但是，此类上电复位电路也有一些问题第一，电压监测器200的内部结构比较复杂，一般包括参考电压产生电路、电源分 压电路、比较器等，这些电路都会消耗静态电源电流，从而在一定程度上增加电路系统的功 耗，尤其是当电路系统待机状态时，这部分增加的功耗可能较为突出。第二，电压监测器200的门限值Vg较难选择设置过高，电路系统运行过程中一旦 电源VDD产生波动，就可能触发电压监测器200，使电路系统发生错误复位，带来严重的后 果，而且，在大多数情况下，设计者的初衷是希望电路系统在较宽的电源电压范围内都能够 正常工作；如果把电压监测器200的门限值Vg设置过低，在很多情况下又不能起到对电路 系统进行强制复位的作用。因此，图2中揭示的上电复位电路不仅功耗大，而且其性能也不稳定。综上所述，提供一种性能可靠、功耗较低的上电复位电路实属必要。
发明内容
本发明所要解决的技术问题是提供一种性能稳定，复位电压范围可调节的、功耗 较低的上电复位电路。本发明的技术方案如下一种恒流驱动芯片上电复位电路，包括电源跟随控制模块、施密特触发模块和反 相模块；所述电源跟随控制模块，用于在电源电压VDD波动时，控制所述施密特触发模块的 触发端电压跟随电源电压VDD变化；所述施密特触发模块，用于根据所述触发端电压输出 上电复位信号；所述反相模块，用于将所述上电复位信号反相输出。应用于上例，所述电源跟随控制模块包括第一 NMOS管和第一镜像电路，第一 PMOS 管和第二镜像电路，所述第一 NMOS管的漏极与恒流源Vbias连接，所述第一 PMOS管的漏极 与所述第一镜像电路的漏极连接；所述第一镜像电路用于形成所述第一 NMOS管的镜像电 流，所述第二镜像电路用于形成第一 PMOS管的镜像电流；还包括一电容，所述第二镜像电 路的漏极分别与所述电容的一端、所述施密特触发模块的触发端连接，所述电容另外一端 接地。应用于上述各例，所述电容由至少一个N型MOS管等效形成。应用于上述各例，所述电容由至少两个N型MOS管并联形成。应用于上述各例，所述第一镜像电路为一 N型MOS管，或由至少两个N型MOS管并 联形成。应用于上述各例，所述第二镜像电路为一 P型MOS管，或由至少两个P型MOS管并 联形成。应用于上述各例，所述第一镜像电路为一 N型MOS管，所述第二镜像电路为一 P型 MOS管，或由至少两个P型MOS管并联形成。 应用于上述各例，所述第一镜像电路由至少两个N型MOS管并联形成，所述第二镜 像电路为一 P型MOS管，或由至少两个P型MOS管并联形成。 应用于上述各例，所述施密特触发模块包括第二 PMOS管、第三PMOS管、第四PMOS 管、第二匪OS管、第三匪OS管和第四匪OS管，所述第三PMOS管、第二 PMOS管、第二匪OS 管、第三NMOS管依次串联，所述第二 PMOS管的漏极和所述第二 NMOS管的漏极连接，所述第三PMOS管的源极连接电源电压，所述第三NMOS管的源极接地，所述第四PMOS管的源极 连接所述第三PMOS管的漏极，所述第四PMOS管的漏极接地，所述第四PMOS管的栅极连接 所述第二 PMOS管的漏极，所述第四NMOS管的源极连接所述第三NMOS管的漏极，所述第四 NMOS管的漏极连接电源电压，所述第四NMOS管的栅极连接所述第二 NMOS管的漏极。应用于上述各例，所述反相模块包括串联的第五PMOS管和第五NMOS管。采用上述方案，本发明通过电源跟随控制电路使施密特触发器的触发端电压跟随 电源电压在一定范围内变化，其与电源电压VDD的差值可以通过调节恒流源Vbias进行调 控，同时也可以通过调节镜像MOS管的宽长比来获得较为合适的跟随电压，避免电路系统 发生错误复位。
图1为一种现有技术的示意图；图2为另一种现有技术的示意图；图3是本发明上电复位电路的电路原理图；图4是本发明上电复位电路电源初上电的仿真波形图；图5是本发明上电复位电路电源出现噪声的仿真波形图；图4、图5波形说明由下而上波形依次为电源VDD、复位信号Reset、触发端电压。
具体实施例方式以下结合附图和具体实施例，对本发明进行详细说明。如图3所示，本实施例提供一种恒流驱动芯片上电复位电路，包括电源跟随控制 电路、施密特触发器和反相器；所述电源跟随控制电路，用于在电源电压VDD波动时，控制所述施密特触发器的 触发端电压跟随电源电压VDD变化；图3所示为一种电源跟随控制电路的具体实施方式
，包括第一 NMOS管m和第一 镜像NMOS管m ’，第一 PMOS管和第二镜像PMOS管P1’，所述第一 NMOS的漏极与外部恒流源 Vbias连接，该恒流源能够给电源跟随控制电路提供恒定电流，所述第一 PMOS的漏极与所 述第一镜像NMOS的漏极连接；所述第一镜像NMOS用于形成所述第一 NMOS的镜像电流，所 述第二镜像PMOS用于形成第一 PMOS的镜像电流；还包括至少一电容，所述第二镜像PMOS 的漏极与所述电容的一端、所述施密特触发器的触发端连接，所述电容另外一端接地。调节 该电容的电容值，可以调节充电速度，进而调节施密特触发器的触发端电压变化速度。该电 容的电容值根据实际情况确定即可，本实施例对此并无限制。所述施密特触发器，用于根据所述触发端电压输出上电复位信号；所述反相器，用 于将所述上电复位信号反相输出。例如，所述电容由一 NMOS等效形成，调节该NMOS的宽长比，可以改变其充电速度。例如，所述第一镜像MOS由两个以上N型MOS管并联形成，所述第二镜像MOS由两 个以上P型MOS并联形成。例如，所述施密特触发模块包括第二 P型MOS管、第三P型MOS管、第四P型MOS 管、第二 N型MOS管、第三N型MOS管和第四N型MOS管，所述第三P型MOS管、第二 P型MOS管、第二 N型MOS管、第三N型MOS管依次串联，所述第二 P型MOS管的漏极和所述第二 N型MOS管的漏极连接，所述第三P型MOS管的源极连接电源电压，所述第三N型MOS管的 源极接地，所述第四P型MOS管的源极连接所述第三P型MOS管的漏极，所述第四P型MOS 管的漏极接地，所述第四P型MOS管的栅极连接所述第二 P型MOS管的漏极，所述第四N型 MOS管的源极连接所述第三N型MOS管的漏极，所述第四N型MOS管的漏极连接电源电压， 所述第四N型MOS管的栅极连接所述第二 N型MOS管的漏极。例如，所述反相模块包括串联的第五PMOS管和第五NMOS管。如图4所示，系统上电初期，VDD从0开始逐渐上升，电源通过第一镜像PMOS管 ΡΓ向NMOS管NO充电，施密特触发器触发端电压开始上升，至施密特触发器翻转阈值电压 时，施密特触发器输出高电平的复位信号，经过反相器反相后输出低电平有效地复位信号， 在电源电压VDD达到稳定时，施密特触发器触发端电压也稳定，触发器不再翻转，电路进入 稳定工作状态。如图5所示，电路系统运行过程中，电源VDD产生波动时，电源跟随控制电路可以 使施密特触发器的触发端电压跟随电源电压在一定范围内变化，其与电源电压VDD的差值 可以通过调节恒流源Vbias进行调控，同时也可以通过调节镜像MOS管的宽长比来获得较 为合适的跟随电压，避免电路系统发生错误复位，而且，在大多数情况下，不同使用者对电 路系统的工作电源电压范围要求不同，而本发明上述各实施例的复位电路刚好可以满足这 一要求，即通过调节Vbias获得理想的复位电压波动范围，另外当电路系统待机状态时，本 发明的上述各实施例，上电复位电路功耗很低。应当理解，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所 有这些改进和变换都应属于本发明所附权利要求的保护范围。
权利要求
一种恒流驱动芯片上电复位电路，其特征在于，包括电源跟随控制模块、施密特触发模块和反相模块；所述电源跟随控制模块，用于在电源电压VDD波动时，控制所述施密特触发模块的触发端电压跟随电源电压VDD变化；所述施密特触发模块，用于根据所述触发端电压输出上电复位信号；所述反相模块，用于将所述上电复位信号反相输出。
2.根据权利要求1所述的上电复位电路，其特征在于，所述电源跟随控制模块包括第 一 NMOS管和第一镜像电路，第一 PMOS管和第二镜像电路，所述第一 NMOS管的漏极与恒流 源Vbias连接，所述第一 PMOS管的漏极与所述第一镜像电路的漏极连接；所述第一镜像电 路用于形成所述第一 NMOS管的镜像电流，所述第二镜像电路用于形成第一 PMOS管的镜像 电流；还包括一电容，所述第二镜像电路的漏极分别与所述电容的一端、所述施密特触发模 块的触发端连接，所述电容另外一端接地。
3.根据权利要求2所述的上电复位电路，其特征在于，所述电容由至少一个N型MOS管 等效形成。
4.根据权利要求3所述的上电复位电路，其特征在于，所述电容由至少两个N型MOS管 并联形成。
5.根据权利要求3或4所述的上电复位电路，其特征在于，所述第一镜像电路为一N型 MOS管，或由至少两个N型MOS管并联形成。
6.根据权利要求3或4所述的上电复位电路，其特征在于，所述第二镜像电路为一P型 MOS管，或由至少两个P型MOS管并联形成。
7.根据权利要求3或4所述的上电复位电路，其特征在于，所述第一镜像电路为一N型 MOS管，所述第二镜像电路为一 P型MOS管，或由至少两个P型MOS管并联形成。
8.根据权利要求3或4所述的上电复位电路，其特征在于，所述第一镜像电路由至少两 个N型MOS管并联形成，所述第二镜像电路为一 P型MOS管，或由至少两个P型MOS管并联 形成。
9.根据权利要求1所述的上电复位电路，其特征在于，所述施密特触发模块包括第二 PMOS管、第三PMOS管、第四PMOS管、第二 NMOS管、第三NMOS管和第四匪OS管，所述第三 PMOS管、第二 PMOS管、第二 NMOS管、第三NMOS管依次串联，所述第二 PMOS管的漏极和所述 第二 NMOS管的漏极连接，所述第三PMOS管的源极连接电源电压，所述第三NMOS管的源极 接地，所述第四PMOS管的源极连接所述第三PMOS管的漏极，所述第四PMOS管的漏极接地， 所述第四PMOS管的栅极连接所述第二 PMOS管的漏极，所述第四NMOS管的源极连接所述第 三NMOS管的漏极，所述第四NMOS管的漏极连接电源电压，所述第四NMOS管的栅极连接所 述第二 NMOS管的漏极。
10.根据权利要求1所述的上电复位电路，其特征在于，所述反相模块包括串联的第五 PMOS管和第五NMOS管。
全文摘要
本发明公开了一种恒流驱动芯片上电复位电路，包括电源跟随控制模块、施密特触发模块和反相模块；所述电源跟随控制模块，用于在电源电压VDD波动时，控制所述施密特触发模块的触发端电压跟随电源电压VDD变化；所述施密特触发模块，用于根据所述触发端电压输出上电复位信号；所述反相模块，用于将所述上电复位信号反相输出。
文档编号H03K17/22GK101882926SQ20101021802
公开日2010年11月10日 申请日期2010年6月24日 优先权日2010年6月24日
发明者徐微, 邵寅亮, 阮为 申请人:北京巨数数字技术开发有限公司